JPS6072355A - オンライン・オフライン検出方式 - Google Patents

オンライン・オフライン検出方式

Info

Publication number
JPS6072355A
JPS6072355A JP58178199A JP17819983A JPS6072355A JP S6072355 A JPS6072355 A JP S6072355A JP 58178199 A JP58178199 A JP 58178199A JP 17819983 A JP17819983 A JP 17819983A JP S6072355 A JPS6072355 A JP S6072355A
Authority
JP
Japan
Prior art keywords
clock signal
clock
received
line
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58178199A
Other languages
English (en)
Other versions
JPH0630508B2 (ja
Inventor
Yoshinori Ogura
小倉 良則
Keiichiro Igata
井形 啓一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fuji Facom Corp
Original Assignee
Fujitsu Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fuji Facom Corp filed Critical Fujitsu Ltd
Priority to JP58178199A priority Critical patent/JPH0630508B2/ja
Publication of JPS6072355A publication Critical patent/JPS6072355A/ja
Publication of JPH0630508B2 publication Critical patent/JPH0630508B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks

Landscapes

  • Small-Scale Networks (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 : 発明の技術分野 本発明は、データと共にクロック信号を伝送するデータ
伝送システムに於いて、伝送系が正電状態であるオンラ
インと伝送系が界雷状態であるオフラインとを検出する
オンライン・オフライン検出方式に関するものである。
従来技術と問題点 親局と複数の子局との間でデータを伝送するシステムに
於いて、データ線とクロック線とにより親局と複数の子
局との間をループ状に接続或いはいもづる式に接続する
方式があり、データの伝送形式としてはシリアル伝送と
パラレル伝送とがある。親局は各子局に於けるデータ受
信又はデータ送慣の同期の為のクロック信号をクロック
線を介して送出するものであり、親局がら子局宛のデー
タは、子局を指定するアドレスと書込み要求コマンドと
を付加して送出し、子局はアドレスを解読して自局が指
定され、且つコマンドを解読してデータ書込み要求であ
ることを識別すると、データを取込み、自局宛でないデ
ータは次位の局へ送出し、父親局が塁局からのデータを
要求する場合は、子局を指定ず:るアドレスと続出し要
求コマンドとを送出し、字:局はアドレスを解読して自
局が指定され、且つコニマントを解読してデータ読出し
要求であることを□識別すると、受信したクロック信号
に同期してデ:−タを送出するものである。
このようなデータ伝送システムに於いては、伝送路11
1iや途中の子局の障害等による伝送系の界雷状態が発
生ずると、クロック信りを受信できなくなるか、又は受
信クロック信号が界雷となるので、クロック信号を監視
することにより正常であるか界雷であるか、即ちオンラ
インであるかオフラインであるかを検出することができ
る。このオンライン・オフライン検出手段としては、従
来は、受信クロック信号の周期を測定するのが一般的で
あった。このクロック信号の周期測定は、クロック信号
の周波数より高い周波数のクロック信号を用いるもので
あり、従って高速クロック信号の発生手段を設けなりれ
ばならない欠点があった。又周期の測定精度を高くする
為には、71111定用の高速クロック信号の周波数を
更に高くしなければならず、その1「11速クロック借
りの発生1段及び周11JI /1ill定手段が複雑
且つ1’II(illiになる欠点があった。
又クロック信号の周期が、所定の周期であることにより
オンラインと判定し、所定の周期でないごとによりオフ
ラインと判定するものであったから、ノイズの混入等に
より誤判定する可能性が大きく、特に電源投入等のシス
テムセットアツプ時には、クロック信号が安定して伝送
される保証がなく、ノイズ等による影響が大きいので、
オンライン・オフライン検出手段の立上げが最後になる
ように、各部の立上げの順序を設定しなりればならない
欠点があった。
発明の目的 本発明は、受信クロック信号を所定期間毎に基準クロッ
ク信号と比較して、オフラインは直ちに検出し、オンラ
インは複数回の比較により検出し、オフライン検出とオ
ンライン検出とにヒステリシス特性を持たせて、システ
ムセットアツプ時に於けるノイズ等によるオンライン 
オフラインの娯検出を防止できるようにすることを目的
とするものである。
発明の構成 本発明は、受信クロック信号と同一周波数の基準クロッ
ク信号と前記受信クロック信号とを所定期間毎に比較す
る比較手段と、該比較手段により前記受信クロック信号
が所定期間内に所定数以下であることを識別した時にオ
フラインと判定し、前記受信クロック信号が継続して複
数回所定期間内に所定数以上到来したことを識別した時
にオンラインと判定することを特徴とするものであり、
以−1・実施例につい′ζ詳細に説明する。
発明の実施例 第1図は、本発明の実施例の要部ブロック図であり、1
は親局、2a、2b、2cは子局、3はクロック線、4
はデータ線、5はクロック送信部、6はクロック受信部
、7はオンラインとオフラインとの検出を行う検出部で
ある。クロック線3及びデータ線4は親局1から順次子
局2a、2b、2Cを介してループ状に構成され、デー
タ線4により伝送されるデータは、例えば第2図に示す
ように、Iハイドの子局アドレスAtと1ハイ1〜の子
局内の端末アドレスA2と1バイトのコマンドCとデー
タDATA或いは1バイトのコマンドCとパリティPと
からなるもので、1バイト並列に伝送される場合は、パ
リティ■)は水平パリティを用いるものである。
又親局lのクロック送信部5からクロック線3を介して
クロック信号が送出され、各子局2a。
2b、2cは、クロック信号のタイミングでデータ線4
を介して伝送されるデータを識別し、子局アドレスAI
により白子局発であり且つコマンドを解読してデータ包
込み要求であることを識別すると、データDATAを取
込み、白子局発でない場合は、次位の子局へ送出する。
父親局1が子局のデータを要求する場合は、データDA
TAを伴わないで送出され、子局ア)・レスA1で指定
された子局は、コマンドを解読して、データ読出し要求
であることを識別すると、白子局のデータを受信クロッ
ク信号に同期して、白子局のアドレスを先頭に付加し、
且つパリティPもイス1加して送出するものである。
クロック線3により伝送され各子局を介したクロック信
裾を親局1のクロック受信部6で受信し、この受信クロ
ック信号と、親局1のクロック送信部5からの送信クロ
ック信号とを検出部7に加え、送信クロック信号を基準
クロック信号とし、所定期間毎の受信クロック信号が所
定数到来しているか否かを比較する。例えば、送信クロ
ック信号を8カウントした期間内に受信クロック信号を
8カウント以上できれば、伝送系が正雷であり、受信ク
ロック信号を8カウントできない場合は、伝送系の界雷
であって、この界雷の場合は直ちにオフラインと判定し
、受信クロック信号を8カウントできた場合は、所定回
数連続して8カウントできた時にのみオンラインと判定
するものである。即ちオフラインは直ちに検出し、オン
ラインは所定回数の識別により検出するものである。
第3図は、本発明の実施例の検出部の要部プロツタ図で
あり、CTR1、CTR2ばカウンタ、SRGはシフト
レジスタで、CKはクロック端子、Rはリセット硝子、
PEはロード端子、A、B、D、Dはロード端子PEが
“0″の時、カランタCTR1、CTR2の出力に、ク
ロック端子CKの“0”から“1”への立上りでセット
するデータ人力端子で、この実施例では総て“0”に固
定している。又Q1、Q2.Q3は出力端子、Eはカウ
ントイネーブル端子である。又G1はオア回路、G2.
G3はアンド回路、DLは遅延回路.INV1、INV
2はインバータ、0NSTはオンライン信号の出力端子
であり、“1”の時オンライン、“0”の時オフライン
を示す。又*SCLKは送信クロック信号、*RCLK
は受信クロック信号、*SRはシステムリセット信号を
示し、このシステムリセット信号*SRはシステムリセ
ット時に“0”となり、當時は“1”となる信号である
電源投入等によるシステムセットアツプ時に、“0”の
システムリセット信号*SRが加えられるので、カウン
タCTR1、CTR2,シフトレジスタSRGのリセッ
ト端子Rに“0”が加えられてリセットされるものであ
る。又遅延回路DLは、カウンタCTR2のクロック端
子GKの立上りに対するイネーブル端子Eのセットアツ
プ時間だりカウンタCTR1の出力信号を遅延させる為
のものであり、例えば10nSの遅延時間を有するもの
で、原理的には省略することができるものである。
送信クロック信号*SCLKを8カウントすることによ
り、カウンタCTR1の出力端子Q1が“1”となり、
受信クロック信号*RCLKにより“1”を順次シフト
し、その受信クロック信号*RCLKが8個以上受信さ
れることによりシフトレジスタSRGの出力端子Q3が
“1″となる構成とし、カウンタCTR2はnカウンタ
(nは2以上の任意数でハード的或いはソフト的に設定
される)の構成の場合について以下説明する。
第4図は動作説明図であり、*SCLKは送信クロック
信号、*RCLKは受信クロック信号、(Q1)はカウ
ンタCTR1の出力端子Q1からの出力信号、(G2)
ばカウンタCTR2の出力端子Q2からの出力信号、(
G3)はビットレジスタSRGの出力端子Q3からの出
力精号、(DL)は遅延回路DLの出力信号を示し、時
刻t0からt21.時刻t43からt63までの信号を
上下に分離して示すものである。
時刻t0でシステムリセットによりカウンタCTR1、
CTR2及びシフトレジスタSRGがそれぞれリセット
され、時刻t1−t3までの送信クロック信号*SCL
Kをカウントすると、カウンタCTR1の出力端子Q1
は“1”となり、インパークINV1の出力信号は“0
”となる。その時点で送信クロック信号*SCLKが“
0”となることによりオア回路G1の出力信号が“0”
となり、アンド回路G2の出力信号も“0”となるので
、シフトレジスタSRGはリセットされる。又カウンタ
CTR1のロード端子PRに“0”が加えられるので、
送信クロック信号*SCLKの“0”から“1”への立
上りでカウンタCTR1に入力端子A〜Dの“0″がロ
ードされて、出力端子Q1は“0”となる。
伝送系が圧密であると、受信クロック信号*RCLKが
正電に受信されるが、時刻t8に於いて、送信クロック
信号*SCLKをカウントするカウンタCTR1の出力
信号(Q1)が“1”になるごとによって遅延回路DL
の出力信号(DL)が” o ”から“1”へ立上った
時、受信クロック信号)kRCLKが未だ8個到来して
いないので、シフトレジスタSRGの出力α1;1子Q
3は0″であり、カウンタCTR2のロードαlii子
PEには、“′0”′が加えられ、クロック端子CKに
加えられる遅延回路DLの出力信号(DL)の0”がら
“1′への立」二り時点では、アンド回路G3の出力信
冒も“′0゛であるので、カウンタCTR2は入力端子
A−Dに加えられている0°゛がロードされ、出力端子
Q2は“0″のままとなる。そして、受信クロック信号
*RCLKが8個到来した時、シフトレジスタSRGの
出力信号(Q3)は“′1”となるが、次の送信クロッ
ク信号*5CLlくの゛タイミングで、アンド回路G2
の出力信号が“O゛となるのでリセットされる。
時刻t9に於イテカウンタCTRI、CTR2及びシフ
1〜レジスタSRGがリセットされることになり、その
後時刻tl’o−t17まで送信クロック信号*S C
L Kを8カウントすると、カウンタCTR1の出力信
号(Ql)は′l”となり、前述と同様な動作によりカ
ウンタCTRIとシフトレジスタSRGはリセットされ
る。このシフトレジスタSRGがリセットされる前に、
受信クロック信号*RCLKが時刻t17に於いて81
11i1到来しているので、シフトレジスタSRGの出
力信号(Q3)は“′1″となる。又カウンタCTR2
の出力信号(Q2)は“′0゛のままであるから、イン
バータINV2の出力信号は“°1”であり、アンド回
路G3の出力信号はl”となる。従ってカウンタCTR
2のイネーブル端子Eに1″が加えられ、遅延回路DL
の出力信号(DL)。
即ちカウンタCTRlの出力信号(Ql)をカウントす
ることになる。
時刻t18以後、伝送系が正電であると、カウンタCT
R2がオンライン検出の為のカウントを行うことになり
、n回(本実施例ではn−4)連続してカラン1−を行
うことにより、時刻t44に於いて出力信号(Q2)が
“1°゛となる。即ちカンウタCTR2の出力端子Q2
からオンライン状jQを示す“1 ”のオンライン信q
 ON S Tが出力される。
オンライン信号0NSTが“′1゛となると、インバー
タINV2の出力信号が“0”となり、アンド回路G3
の出力信号が“0”となるがら、イネーブル端子Eに0
″が人力され、カウンタCTl1はその状態を維持する
ごとになる。即ち、送信クロック信号*5CLKを8カ
ウンI・する毎に、受信クロック信号*RcLKを8カ
ウントしている限り、オンライン信月ONs′rはl”
のままとなる。
又例えば、時刻t57以後に受信クロック信号*RCL
Kが伝送路障害等により到来しなくなると、時刻t、6
2に於いてカウンタCTR1の出力信号(Ql)が1”
となっても、シフトレジスタSRGの出力信′+(Q3
)が’ o ” ノままとなるので、カウンタCTR2
には入力端子A−Dに加えられている“′O”がロード
され、カウンタC1’ R2の出力信号(Q2)は“0
”となる。Elちオンライン信号0NSTが“0″とな
ることにより、オフライン状態を示すものとなる。
前述のように、シフトレジスタSRGの出力信号(Q3
)が“1′となり、又インバータINV2の出力信号が
“1”となると、カウンタCTR2のイネーブル端子E
に“1”が入力され、遅延回路DLを介したカウンタC
TR1の出力信号(Ql)をカウンタCTR2がカウン
トし、連続してnカウントすると、その出力端子Q2が
“1“となり、オンライン状態を検出することになる。
第5し1は、遅延回路DLの遅延を無視したカウンタC
TR1の出力信号(Ql)と、カウンタCTR2の出力
信号(Q2)と、シフトレジスタSRGの出力信号(Q
3)との−例を示すものであり、カウンタCTR2がシ
フトレジスタSRGの出力信号を4カウン!−(n=4
の場合)した時に、その出力端子Q2が“l”となる場
合についてのものである。即ち時刻tQに於いてシステ
ムリセットやオフライン検出によって、カウンタCTR
2がクリアされ、オンライン信号が“0”の場合に、カ
ウンタCTR1の出力端子Q1が4回連続して“l”と
なると、カウンタCTR2の出力端子Q2が“1′とな
り、オンライン状態を示すことになる。即ち受信クロッ
ク信号が正常であることを4回連続したことを判定した
時に、オンライン信号0NSTが′1″となる。
又1回カウント中に一度でも送信クロック信号*5CL
Kを8カウントし′た時に受信クロック信号*RCLK
を8カウントできないような伝送系の異常が起きると、
カウンタCTR2のクロック端子CKに加えられるカウ
ンタCT R’1の出力信号(Ql)の“0″から“l
”への立上り時に、ロード端子PEにシフトレジスタS
RGの出力信号(Q3)のθ″が加えられて、カウンタ
CTR2には“θ″がロートされ、出力信号(Q2)は
wO″となる。従って受信クロック信号*RCLKをn
回連続して正常に受信したことを判定しないと、オンラ
イン信号0NSTは1”にならないものである。このよ
うに、送信クロック信号*5CLKの8カウント時に、
受信クロック信号*RCLKを8個受信していない場合
は、オフライン検出が前述のように行われ、゛カウンタ
CTR2がクリアされて、オンライン信号0NSTはオ
フライン状態を示すaO″となる。
前述の実施例は、送信クロック信号*5CLKを基準ク
ロック信号として8カウントし、そのカウント期間中に
於ける受信クロック信号*RCLKが少なくとも8個到
来ず・ることを識別し、4回連続して識別できた時にオ
ンライン検出を行い、1回でも受信クロック信号*RC
LKが8個到来しない時は、直ちにオフライン検出を行
うものであるが、カウンタCTRI、CTR2のカウン
ト数及びシフトレジスタSRGのシフト数は、更に多く
することも勿論可能である。又カウンタCTR1、シフ
トレジスタSRGから構成された比較手段により、所定
期間内に所定数の受信クロック信号が到来したか否かを
比較する構成以外に、他の構成により比較手段を構成す
ることも可能である。例えば、リトリガ・マルチバイブ
レークやフリップフロップ等により構成し、送信クロッ
ク信号の所定数の期間のマルチバイブレークの出力信号
と、受信クロック信号によりトリガされるリトリガ・マ
ルチバイブレークの出力信号とを比較する回路構成とす
ることができるものである。
父親局と子局とをループ状に接続した伝送系のみでなく
、親局に対して子局をいもづる式に接続した伝送系に対
してもの適用することができるものである。このような
伝送系に°於いて、任意の子局に於いて、送信クロック
信号と同一周波数の基準クロック発生器を設け、この基
準クロック発生器からの基準クロック信号を所定数カウ
ントし、そのカウント期間中に於ける受信クロック信号
をカウントし、所定数のカウントが行われたか否かを識
別して、オンライン・オフラインの検出を行うことも可
能である。
第6図は、・前述のように、いもづる式の伝送系に適用
した本発明の実施(I)の要部ブロック図であり、10
は親局、lla〜Ilnは子局、12は親局10のクロ
ック送信部、13ば子局のクロック受信部、14は親局
からのクロック信号と同一周波数の基準クロック信号を
発生ずる基準クロック発生部、15は検出部、16はデ
ータ線、17はクロック線である。親局10のクロック
送信部12からクロック線17で伝送されたクロック信
号を子局11nのクロック受信部13で受信し、受信し
たクロック信号と基準クロック発生部14からの基準ク
ロック信号とを検出部15に加えて、前述のようにオン
ライン・オフラインの検出を行わせるものである。この
検出部15は、第3図に示す構成とすることができるも
ので、その場合、基準クロック発生部14からの基準ク
ロック信号を第3図に於ける送信クロック信号*5CL
Kとし、クロック受信部13で受信したクロック信号を
第3図に於iする受信クロック信号*RCLKとするこ
とによ→、オンライン・オフライン検出を行うことかで
基る。
このようなオンライン・オフライン検出機能を任意の位
置の子趣に於いて行うことができるもの□ であり、オフライン検出信号を親局へ警報として送出す
ることが↑きることは勿論である。
発明の詳細 な説明したように、本発明は、受信クロツク信号と同一
周波数の送信クロック信号等の基準クロック信号と、受
信クロック信号とを所定期間毎に比較する比較手段と、
該比較手段により前記受信クロック信号が所定期間内に
所定数到来しないことを識別した時に直ちにオフライン
と判定し、前記受信クロック信号が継続し”ζ複数回所
定期間内に所定数以上到来したことを識別した時にオン
ラインと判定し、オンライン検出とオフライン検出とに
ヒステリシスを持たせたものであり、従って、システム
セットアツプ時に、検出1B7 、45を同時に立上げ
ても、オンライン・オフラインの検出に誤りを生じるこ
とがなくなる利点がある。
又基準クロック信号と受信クロック信号とを比較する所
定期間を長くする程検出精度を向」−することができる
ものでる。又受信クロック信号にノイズが重畳したよう
な場合を検出するには、受信クロック信号を所定数受信
した時に、基準クロック信号が所定数であるか否かを比
較する構成とすれば良いことになる。
【図面の簡単な説明】
第1図は本発明の一実施例の要部ブロック図、第2図は
伝送データの構成の一例の説明図、第3図は本発明の実
施例の検出部のブロック図、第4図及び第5図は動作説
明図、第6図は本発明の他の実施例の要部ブロック図で
ある。 ■は親局、2a、2b、2cは子局、3はクロック線、
4はデータ線、5はクロック送信部、6はクロック受信
部、7はオンラインとオフラインとの検出を行う検出部
、CTRI、、CTR2はカウンタ、SRGはシフトレ
ジスタ、CKはクロック端子、Rはリセット端子、PR
はロート端子、A、B、C,Dはロード時のデータ入力
端子、Ql、G2.G3は出力端子、Eはカウントイネ
ーブル端子、G1はオア回路、G2.G3はアンド回路
、DLは遅延回路、INVl、INV、2はインパーク
、0NSTはオンライン信号、*5CLKは送信クロッ
ク信号、*RCLKは受信クロック信号、*SRはシス
テムリセット信号、10は親局、11a〜11nは子局
、12は親局10のクロック送信部、13は子局のクロ
ック受信部、14は親局からのクロック信号とlff1
J−周波数の基Y(リロツク信号を発生する基準クロ・
ンク発生f?lζ、15は検出部、16はデータ線、1
7番より口・ンク綿である。 特許出願人 冨士ファコム制御株式会社特許出願人 富
士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第1図 第2図 第3図 第5図 第6図

Claims (1)

  1. 【特許請求の範囲】 受信クロ・3夕信号と同一周波数の基準クロック信号と
    前記央信クロック信号とを所定期間色に比較する比較手
    段と、該比較手段により前記受信クロック信号力1所定
    期間内に所定数以下であることを識別した蒔にオフライ
    ンと判定し、前記受信クロック信号力i継続して複数回
    所定期間内に前記所定数以上到巣した。とを識別した時
    、オ7.イ。 と判定するととを特徴とするオンライン・オフライン検
    出方昏。
JP58178199A 1983-09-28 1983-09-28 オンライン・オフライン検出方式 Expired - Lifetime JPH0630508B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58178199A JPH0630508B2 (ja) 1983-09-28 1983-09-28 オンライン・オフライン検出方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58178199A JPH0630508B2 (ja) 1983-09-28 1983-09-28 オンライン・オフライン検出方式

Publications (2)

Publication Number Publication Date
JPS6072355A true JPS6072355A (ja) 1985-04-24
JPH0630508B2 JPH0630508B2 (ja) 1994-04-20

Family

ID=16044312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58178199A Expired - Lifetime JPH0630508B2 (ja) 1983-09-28 1983-09-28 オンライン・オフライン検出方式

Country Status (1)

Country Link
JP (1) JPH0630508B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009280030A (ja) * 2008-05-21 2009-12-03 Senyo Kiko Kk 乗物装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5082926A (ja) * 1973-11-26 1975-07-04
JPS5235504A (en) * 1975-09-12 1977-03-18 Nakagawa Denki Kogyo Kk Safety unit built-in train approach informing broadcast equipment
JPS573153A (en) * 1980-06-06 1982-01-08 Fujitsu Ltd Fault detection system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5082926A (ja) * 1973-11-26 1975-07-04
JPS5235504A (en) * 1975-09-12 1977-03-18 Nakagawa Denki Kogyo Kk Safety unit built-in train approach informing broadcast equipment
JPS573153A (en) * 1980-06-06 1982-01-08 Fujitsu Ltd Fault detection system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009280030A (ja) * 2008-05-21 2009-12-03 Senyo Kiko Kk 乗物装置

Also Published As

Publication number Publication date
JPH0630508B2 (ja) 1994-04-20

Similar Documents

Publication Publication Date Title
US4271507A (en) Communication broadcast channel interface
US4689740A (en) Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations
EP0051332B1 (en) Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations
US4009469A (en) Loop communications system with method and apparatus for switch to secondary loop
US4630265A (en) Method and apparatus for selecting for use between data buses in a redundant bus communication system
US5884101A (en) Apparatus for detecting data buffer faults
US4799052A (en) Method for communicating data on a communication network by token passing
EP0123507B1 (en) Data communication system and apparatus
US4827477A (en) Bus interface unit
US5046074A (en) Synchronization method and synchronization recovery devices for half-duplex communication
US5539725A (en) Port address resolution device
US6195769B1 (en) Failsafe asynchronous data transfer corruption indicator
JPS6072355A (ja) オンライン・オフライン検出方式
US4835773A (en) Duplicated equipment
US6178177B1 (en) Data-processing network having non-deterministic access, but having deterministic access time
CA2052811C (en) Framing bit sequence detection in digital data communication systems
CA2088210A1 (en) Procedure for synchronizing circuit elements of a telecommunications system
JPH02177643A (ja) 超動信号検出装置
JP2692338B2 (ja) 通信装置の障害検出装置
JPS63108828A (ja) デイジタル回線の監視方法
JPS61133499A (ja) 複数住戸の相互監視装置
JPS6040224B2 (ja) 同期方式の通信制御装置における異常検出装置
JPS6248831A (ja) 通信制御装置
JP2619939B2 (ja) 同期パターン検出回路
JPH0495426A (ja) Crc誤り検出回路