JPS6072239A - 半導体デバイスの試験方法 - Google Patents
半導体デバイスの試験方法Info
- Publication number
- JPS6072239A JPS6072239A JP17808283A JP17808283A JPS6072239A JP S6072239 A JPS6072239 A JP S6072239A JP 17808283 A JP17808283 A JP 17808283A JP 17808283 A JP17808283 A JP 17808283A JP S6072239 A JPS6072239 A JP S6072239A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- tester
- testing
- model
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は少蓋多品棟又は多品種混合ウェハを自動的（二
試験する半導体デバイスの試験方法に関する。本発明の
方法は例えばゲートアレー構造にて製造された多品種混
合の集積回路ウェハ（ＩＣウェハ）の試験に用いられる
。
試験する半導体デバイスの試験方法に関する。本発明の
方法は例えばゲートアレー構造にて製造された多品種混
合の集積回路ウェハ（ＩＣウェハ）の試験に用いられる
。
従来技術と問題点
近年ＩＣの多様化と共にセミカスタムＩＣの需要が多く
なってきた。これらの多くはゲートアレーを用いて生産
されているが多様化に伴う少量多品種生産のため製造工
程Ｉ：於ける作業能率は必ずし良くはない。特に電気的
特性の検査工程に於いては試験項目の増大と共Ｃ″−１
品種毎に検査内容が変わるためその都度集積回路テスタ
ー（ＩＣテスター）へのプログラム登録、呼出し等の操
作に時間を要しＩＣテスターの稼動率を低下させてきた
。
なってきた。これらの多くはゲートアレーを用いて生産
されているが多様化に伴う少量多品種生産のため製造工
程Ｉ：於ける作業能率は必ずし良くはない。特に電気的
特性の検査工程に於いては試験項目の増大と共Ｃ″−１
品種毎に検査内容が変わるためその都度集積回路テスタ
ー（ＩＣテスター）へのプログラム登録、呼出し等の操
作に時間を要しＩＣテスターの稼動率を低下させてきた
。
云うまでもなく少量多品種のゲートアレーではロット構
成が小規模となり極端な場合ではロットの最小単位がウ
ェハの４分の１になることもあるが、一般的Ｃ：は数枚
のウェハで１品種が構成される場合、試験装置である全
自動ウェハブローバにおいてロード／アンロード等の機
能を充分に活用しきれない面があった。一方、第１図（
ａ）、ら）（二示すように１枚のウェハｌ内に多品種の
回路を製造することは既に行われているが、この場合の
試験は、ウェハの製造に際して図（二矢印で示すような
品種配列（Ａ、Ｂ）の制限全段けておき、ウェハプロー
バの制御可能な配列によって試験を行つてきた。
成が小規模となり極端な場合ではロットの最小単位がウ
ェハの４分の１になることもあるが、一般的Ｃ：は数枚
のウェハで１品種が構成される場合、試験装置である全
自動ウェハブローバにおいてロード／アンロード等の機
能を充分に活用しきれない面があった。一方、第１図（
ａ）、ら）（二示すように１枚のウェハｌ内に多品種の
回路を製造することは既に行われているが、この場合の
試験は、ウェハの製造に際して図（二矢印で示すような
品種配列（Ａ、Ｂ）の制限全段けておき、ウェハプロー
バの制御可能な配列によって試験を行つてきた。
しかしながら、このように品種配列全行ってもそれぞれ
の品種（Ａ又はＢ）毎の試験プログラムの呼び出し、ウ
エハプローバの送りピッチ、方向等（二おいて依然とし
て人手の介入を必要としてきた。
の品種（Ａ又はＢ）毎の試験プログラムの呼び出し、ウ
エハプローバの送りピッチ、方向等（二おいて依然とし
て人手の介入を必要としてきた。
発明の目的
本発明の目的は少量多品種又は多品種混合ウェハの製造
工程における試験においてウェハに設けられた品種を示
すマークを利用して多品種を自動的に試験し作業能率の
向上を図る半導体デバイスの試験方法を提供することに
ある。
工程における試験においてウェハに設けられた品種を示
すマークを利用して多品種を自動的に試験し作業能率の
向上を図る半導体デバイスの試験方法を提供することに
ある。
発明の構成
この目的は、本発明によれば、少量多品覆着くは多品種
混合のウェハ全試験する半導体デバイスの試験方法にお
いて、ウェハ上に設けられた種別を示す品種コードを光
学的手段を有する品種識別装置を用いて読取り、読取ら
れた信号Ｃ二基づいて集積回路テスタよりホスト計算機
へ予め用意された該当する品種を試験するための試験プ
ログラムを呼出し、該試験プログラムが該集積回路テス
タにロードされると該集積回路テスタよりウェハブロー
バ仁スタート信号金送出しウェハの試験を開始すること
を特徴とする半導体デバイスの試験方法、を提供するこ
とに↓って達成される。
混合のウェハ全試験する半導体デバイスの試験方法にお
いて、ウェハ上に設けられた種別を示す品種コードを光
学的手段を有する品種識別装置を用いて読取り、読取ら
れた信号Ｃ二基づいて集積回路テスタよりホスト計算機
へ予め用意された該当する品種を試験するための試験プ
ログラムを呼出し、該試験プログラムが該集積回路テス
タにロードされると該集積回路テスタよりウェハブロー
バ仁スタート信号金送出しウェハの試験を開始すること
を特徴とする半導体デバイスの試験方法、を提供するこ
とに↓って達成される。
実施例
第２図は種々の品種（Ａ−Ｅ）？！ｌ−有するウェハ１
の収納されたカセットケースを示す。この場合にはｌウ
ェハ１品種の場合であるが、このカセットケース２に第
１図（ａ） 、 （ｂｌに示すような１ウエハ内に種々
の品種の含まれる多品種混合ウェハが収納される場合も
ある。
の収納されたカセットケースを示す。この場合にはｌウ
ェハ１品種の場合であるが、このカセットケース２に第
１図（ａ） 、 （ｂｌに示すような１ウエハ内に種々
の品種の含まれる多品種混合ウェハが収納される場合も
ある。
第３図は本発明による試験方法を実施する装置を示すブ
ロック図である。これらの装置はホストコンピユータラ
除いてブローパステーション（図示せず）内に組込まれ
る。第３図において、１゜は試験装置としてのウェハプ
ローバであってウェハプローバには集積回路用として数
１０本のマルチプローブとＸ、Ｙおよび回転方向の位置
合せと自動送９が可能な送り機構を有し、さらＣ二各集
積回路を選別するためのインカーの取付けも可能である
。試験段階のウェハ上の各回路にはまだ端子を有してい
ないので試験に必要な数のプローブを回路のアルミニウ
ム電極のパッドに接触させる。
ロック図である。これらの装置はホストコンピユータラ
除いてブローパステーション（図示せず）内に組込まれ
る。第３図において、１゜は試験装置としてのウェハプ
ローバであってウェハプローバには集積回路用として数
１０本のマルチプローブとＸ、Ｙおよび回転方向の位置
合せと自動送９が可能な送り機構を有し、さらＣ二各集
積回路を選別するためのインカーの取付けも可能である
。試験段階のウェハ上の各回路にはまだ端子を有してい
ないので試験に必要な数のプローブを回路のアルミニウ
ム電極のパッドに接触させる。
これらのプローブは従来はＩＣテスター３０に連結され
品種ごとに設けられた試験プログラムを人手によりセッ
トしこのプログラムに従って回路の特性が試験されるが
、本発明においてはウェハブローバｌＯの後に品種識別
装置２０が設けられる。
品種ごとに設けられた試験プログラムを人手によりセッ
トしこのプログラムに従って回路の特性が試験されるが
、本発明においてはウェハブローバｌＯの後に品種識別
装置２０が設けられる。
品種識別装＠２０Ｌ第１図（ｃ）に示す如くチップ３上
に設けられた品種コードＳｔ読取る丸めの光学的手段を
有し読取られた品種コード信号をデジタル信号に変換し
てＩＣテスター３０に送出する。
に設けられた品種コードＳｔ読取る丸めの光学的手段を
有し読取られた品種コード信号をデジタル信号に変換し
てＩＣテスター３０に送出する。
品種コード信号を受信したＩＣテスター３０は複数のＩ
Ｃテスターを群管理するホストコンピュータ４０の外部
記憶装＠５０、例えば磁気ディスク、磁気チーブエフそ
の品種に腰当する試験プログラムラ呼び出しＩＣテスタ
ー３０（二ロードするＯＩＣテスター３０にプログラム
がロード京れるとウェハブローバ１ （＋にテストベク
トルを示すスタート信号を送出しＩＣの測定を開始１−
・る。１枚のウェハの測定が終了すると再び同様の作業
を繰り返し全ウェハカセットの測定を人手（ニよる試験
プログラムのセラトラ必要とせずに実施することができ
る。ｔＡ ｌ 図（ａ） 、 （ｂ）に示すような１枚
のウェハに多品種が存在する場合には規則的（二配列し
でいる場合はスケジューリングによる自動プログラムロ
ードが丁で（二存在するが、本発明では上述し１こよう
に品種コードの読取Ｖζ二よる方法である１こめ規則的
な配列でなくとも効率工〈測定することができ、予め数
１０枚ないし１００枚程度のウェハをウェハ万セットに
収納しておき自動的に試験することが可能である。尚ホ
ストコンピータ側には各品種ごとの試験プログラムが適
切な外部記憶装置５０に用意されている。ま１こ説明は
ウェハ段階での試験方法についてなされたがパッケージ
に封入された完成品の試験においてもパッケージＣ二記
載された品種コードを読取ること（＝Ｌつで同様に試験
し得る。
Ｃテスターを群管理するホストコンピュータ４０の外部
記憶装＠５０、例えば磁気ディスク、磁気チーブエフそ
の品種に腰当する試験プログラムラ呼び出しＩＣテスタ
ー３０（二ロードするＯＩＣテスター３０にプログラム
がロード京れるとウェハブローバ１ （＋にテストベク
トルを示すスタート信号を送出しＩＣの測定を開始１−
・る。１枚のウェハの測定が終了すると再び同様の作業
を繰り返し全ウェハカセットの測定を人手（ニよる試験
プログラムのセラトラ必要とせずに実施することができ
る。ｔＡ ｌ 図（ａ） 、 （ｂ）に示すような１枚
のウェハに多品種が存在する場合には規則的（二配列し
でいる場合はスケジューリングによる自動プログラムロ
ードが丁で（二存在するが、本発明では上述し１こよう
に品種コードの読取Ｖζ二よる方法である１こめ規則的
な配列でなくとも効率工〈測定することができ、予め数
１０枚ないし１００枚程度のウェハをウェハ万セットに
収納しておき自動的に試験することが可能である。尚ホ
ストコンピータ側には各品種ごとの試験プログラムが適
切な外部記憶装置５０に用意されている。ま１こ説明は
ウェハ段階での試験方法についてなされたがパッケージ
に封入された完成品の試験においてもパッケージＣ二記
載された品種コードを読取ること（＝Ｌつで同様に試験
し得る。
発明の効果
本発明の方法Ｃ二よれば少量多品種又は多品種混合のウ
ェハを製造工程において人手を介さずに効率↓く試験す
ることができる。
ェハを製造工程において人手を介さずに効率↓く試験す
ることができる。
第１図（ａ） 、 （ｂ）は多品種混合ウニノ１を示テ
図、Ｉｎ図１（ｃ）社チップ内に設けられ１ｒ、、品種
コードを示テ図、 第２図は多品種が収納され１こウェハカセットヲ示す図
、お工ひ 第３図は本発明１ニよる試験方法を実施する装置を示す
ブロック図である。 （符号の説明） １０・・・・・・ウェハフローバ、２０・・・・・・品
種識別装置ｔ、３０・・・・・・ＩＣテスター、４０・
・・・・・ホストコンヒーータ、５０・・・・・・外部
記憶装＠Ｃ第１図 Ａ〈−−〉Ｂ 第２図 第３図
図、Ｉｎ図１（ｃ）社チップ内に設けられ１ｒ、、品種
コードを示テ図、 第２図は多品種が収納され１こウェハカセットヲ示す図
、お工ひ 第３図は本発明１ニよる試験方法を実施する装置を示す
ブロック図である。 （符号の説明） １０・・・・・・ウェハフローバ、２０・・・・・・品
種識別装置ｔ、３０・・・・・・ＩＣテスター、４０・
・・・・・ホストコンヒーータ、５０・・・・・・外部
記憶装＠Ｃ第１図 Ａ〈−−〉Ｂ 第２図 第３図
Claims (1)
- １、少量多品積着くは多品種混合のウェハを試験する半
導体デバイスの試験方法において、ウェハ上シニ設けら
れ７ｃａ別を示す品種コードを光学的手段を有する品種
識別装置を用いて読取り、読取うｔＬ７ｃ信号（二基づ
いて集積回路テスタよりホスト計算機へ予め用意された
該当する品種を試験するための試験プログラムを呼出し
、咳試験プログラムが該集積回路テスタにロードされる
と該集積回路テスタよりウエハブローパにスタートＣａ
号ｆ送出しウェハの試験を開始する仁と？！−特徴とす
る半導体デバイスの試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17808283A JPS6072239A (ja) | 1983-09-28 | 1983-09-28 | 半導体デバイスの試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17808283A JPS6072239A (ja) | 1983-09-28 | 1983-09-28 | 半導体デバイスの試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6072239A true JPS6072239A (ja) | 1985-04-24 |
Family
ID=16042306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17808283A Pending JPS6072239A (ja) | 1983-09-28 | 1983-09-28 | 半導体デバイスの試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6072239A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250448A (ja) * | 1988-08-12 | 1990-02-20 | Nec Kyushu Ltd | 半導体集積回路測定装置 |
| US20150127986A1 (en) * | 2012-08-30 | 2015-05-07 | Advantest Corporation | Test program and test system |
-
1983
- 1983-09-28 JP JP17808283A patent/JPS6072239A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250448A (ja) * | 1988-08-12 | 1990-02-20 | Nec Kyushu Ltd | 半導体集積回路測定装置 |
| US20150127986A1 (en) * | 2012-08-30 | 2015-05-07 | Advantest Corporation | Test program and test system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009743B2 (ja) | 半導体デバイス搬送処理装置 | |
| US4985676A (en) | Method and apparatus of performing probing test for electrically and sequentially testing semiconductor device patterns | |
| KR19980042525A (ko) | 반도체 제조 공정중에 정보를 저장하는 시스템, 방법 및 장치 | |
| CN108807212A (zh) | 晶圆测试方法及晶圆测试装置 | |
| CN102928761B (zh) | 晶圆测试系统及晶圆测试方法 | |
| US7719301B2 (en) | Testing method of semiconductor integrated circuit and information recording medium | |
| US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
| JP2765771B2 (ja) | 半導体記憶装置の試験方法 | |
| US6974710B2 (en) | Fabrication method of semiconductor integrated circuit device and testing method | |
| JPS6072239A (ja) | 半導体デバイスの試験方法 | |
| JP2951166B2 (ja) | 半導体テスト装置、半導体テスト回路チップ及びプローブカード | |
| JPS59202652A (ja) | 半導体装置の製造方法 | |
| JP4409687B2 (ja) | 電子部品試験装置および電子部品の試験方法 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| CN117476082A (zh) | 多芯片集成测试方法及系统 | |
| TW562929B (en) | Wafer level board/card assembly method and equipment thereof | |
| TW562947B (en) | Analysis method for memory repair | |
| JP2549085B2 (ja) | 半導体試験装置 | |
| JP2002156404A (ja) | 半導体測定方法及び半導体測定装置 | |
| JPS604234A (ja) | 集積回路装置 | |
| JPH02119235A (ja) | プローブ装置 | |
| CN117409842A (zh) | 多项目晶圆测试系统及方法 | |
| JPS5918864B2 (ja) | 半導体ウエハ−検査装置 | |
| JPH06102311A (ja) | 半導体パッケージのテスト方法およびその装置 | |
| JPS5994817A (ja) | 半導体素子の検査装置 |