JPS6071964U - デユアルポ−トｒａｍ - Google Patents
デユアルポ−トｒａｍInfo
- Publication number
- JPS6071964U JPS6071964U JP16436483U JP16436483U JPS6071964U JP S6071964 U JPS6071964 U JP S6071964U JP 16436483 U JP16436483 U JP 16436483U JP 16436483 U JP16436483 U JP 16436483U JP S6071964 U JPS6071964 U JP S6071964U
- Authority
- JP
- Japan
- Prior art keywords
- dual port
- cpus
- port ram
- register
- allows
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は、従来の各ＣＰＵ間のコミュニケーションの方
法を示した図、第２図は本考案の動作を示す図、第３図
は本考案におけるアドレス関係を示す図である。 ９・・・・・・スレーブＣＰＵ、１０・・・・・・デュ
アルポートＲＡＭ、１１・・・・・・レジスタ、１２・
・・・・・バッファ、１３・・・・・・一致検出回路、
１４・・・・・・システムバスを表わす。
法を示した図、第２図は本考案の動作を示す図、第３図
は本考案におけるアドレス関係を示す図である。 ９・・・・・・スレーブＣＰＵ、１０・・・・・・デュ
アルポートＲＡＭ、１１・・・・・・レジスタ、１２・
・・・・・バッファ、１３・・・・・・一致検出回路、
１４・・・・・・システムバスを表わす。
Claims (1)
- 複数のＣＰＵを持つコンピュータシステムにおいて、ス
レーブＣＰＵボード内にあって、他のＣＰＵとのコミュ
ニケーションを行なうために、他のＣＰＵが、その内容
を読み出し、書き込みができるデュアルポートＲＡＭで
、他のＣＰＵに対するアドレスを設定するレジスタとそ
のレジスタと、他のＣＰＵからのアドレス信号との一致
検出回路を持ち、その出力信号によりデュアルポートＲ
ＡＭを付勢にすることを特徴とするデュアルポートＲＡ
Ｍ０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16436483U JPS6071964U (ja) | 1983-10-24 | 1983-10-24 | デユアルポ−トｒａｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16436483U JPS6071964U (ja) | 1983-10-24 | 1983-10-24 | デユアルポ−トｒａｍ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6071964U true JPS6071964U (ja) | 1985-05-21 |
Family
ID=30360373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16436483U Pending JPS6071964U (ja) | 1983-10-24 | 1983-10-24 | デユアルポ−トｒａｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6071964U (ja) |
-
1983
- 1983-10-24 JP JP16436483U patent/JPS6071964U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6071964U (ja) | デユアルポ−トｒａｍ | |
| JPS6010349U (ja) | メモリ共有装置 | |
| JPS59113837U (ja) | 図形出力装置 | |
| JPS5851333U (ja) | プログラム処理装置 | |
| JPS6071962U (ja) | 動作モ−ド設定装置 | |
| JPS6065843U (ja) | メモリアドレス拡張回路 | |
| JPS59147236U (ja) | インタ−フエイス制御装置 | |
| JPS59100346U (ja) | マイクロプログラム動作記憶装置 | |
| JPS58138147U (ja) | 中央処理装置誤動作時の内部状態退避装置 | |
| JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
| JPS59134838U (ja) | メモリアクセス記録装置 | |
| JPS6124900U (ja) | 選択回路 | |
| JPS5881654U (ja) | 演算処理装置 | |
| JPS6035290U (ja) | カレンダ−時計のシステムバス結合装置 | |
| JPS6312242U (ja) | ||
| JPS5953455U (ja) | 表示コントロ−ラ | |
| JPS6010308U (ja) | リレ−出力回路 | |
| JPS59182762U (ja) | 情報処理装置 | |
| JPS5992929U (ja) | Ｄｍａ装置のメモリ監視装置 | |
| JPS6151548U (ja) | ||
| JPS58174733U (ja) | プロセス入出力制御方式 | |
| JPH0447759U (ja) | ||
| JPS5851359U (ja) | 出力回路 | |
| JPS6039139U (ja) | 磁気カ−ドリ−ダのインタフェ−ス回路 | |
| JPS60144148U (ja) | 記憶装置 |