JPS607144A - ダイコレツトの位置調整方法 - Google Patents
ダイコレツトの位置調整方法Info
- Publication number
- JPS607144A JPS607144A JP11465183A JP11465183A JPS607144A JP S607144 A JPS607144 A JP S607144A JP 11465183 A JP11465183 A JP 11465183A JP 11465183 A JP11465183 A JP 11465183A JP S607144 A JPS607144 A JP S607144A
- Authority
- JP
- Japan
- Prior art keywords
- collet
- trace
- chip
- end surface
- recognition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はグイコレットの位置調整方法に係り、特に、
その認識位置の調整に関する。
その認識位置の調整に関する。
第１図は集積回路素子の製造過程で用いられるダイボン
ダを示している。コレット２は、その下端面に開口４が
形成され、その開口４にはＩＣチップ６を吸着、保持す
るために矢印への方向に負圧を作用させである。このコ
レット２の下部には、（１） エクスパンドフィルム８に張り付けられて複数のＩＣチ
ップ６が臨ませられている。即ち、各ＩＣチップ６はエ
クスパンドフィルム８の引延しによって間隔が形成され
ている。このエクスパンドフィルム８の裏面部には突上
台１０が設置され、透孔１２から出入自在に突上針１４
が設けられている。
ダを示している。コレット２は、その下端面に開口４が
形成され、その開口４にはＩＣチップ６を吸着、保持す
るために矢印への方向に負圧を作用させである。このコ
レット２の下部には、（１） エクスパンドフィルム８に張り付けられて複数のＩＣチ
ップ６が臨ませられている。即ち、各ＩＣチップ６はエ
クスパンドフィルム８の引延しによって間隔が形成され
ている。このエクスパンドフィルム８の裏面部には突上
台１０が設置され、透孔１２から出入自在に突上針１４
が設けられている。
コレット２にＩＣチップ６を吸着、保持させるには、第
１図に示すように、突上台１０の上面部に所望のＩＣチ
ップ６を臨ませるとともに、突上台１０を矢印Ｂの方向
に移動し、第２図に示すように、ＩＣチップ６の裏面部
に突上台１０の上面部を当て突上針１４を突出させ、エ
クスパンドフィルム８からＩＣチップ６を剥離させ、コ
レット２の開口４に移す。この結果、ＩＣチップ６をコ
レット２に吸着、保持させることができる。
１図に示すように、突上台１０の上面部に所望のＩＣチ
ップ６を臨ませるとともに、突上台１０を矢印Ｂの方向
に移動し、第２図に示すように、ＩＣチップ６の裏面部
に突上台１０の上面部を当て突上針１４を突出させ、エ
クスパンドフィルム８からＩＣチップ６を剥離させ、コ
レット２の開口４に移す。この結果、ＩＣチップ６をコ
レット２に吸着、保持させることができる。
このようなダイボンダにおいて、ＩＣチップを取り上げ
保持するためのグイコレットのパターン認識位置と、コ
レット位置とを合致させる場合、水平方向から顕微鏡に
より観察し、そのピックア（２） ツブ状態を見てコレット端面と、チップ下面が水平に成
るように調整する。
保持するためのグイコレットのパターン認識位置と、コ
レット位置とを合致させる場合、水平方向から顕微鏡に
より観察し、そのピックア（２） ツブ状態を見てコレット端面と、チップ下面が水平に成
るように調整する。
このような調整では、コレット位置と、その認識位置と
の変位、即ち、そのずれの大きさは推定する他はなく、
その調整は面倒で時間を要する作業である。しかも、Ｉ
Ｃチップを突き上げる突上針、コレットの摩耗等の要因
が介在し、非常に熟練を要するとともに、精度の高い調
整を行うことは困難であった。
の変位、即ち、そのずれの大きさは推定する他はなく、
その調整は面倒で時間を要する作業である。しかも、Ｉ
Ｃチップを突き上げる突上針、コレットの摩耗等の要因
が介在し、非常に熟練を要するとともに、精度の高い調
整を行うことは困難であった。
この発明は、コレット位置の調整を容易にするとともに
、精度の高い調整を可能にしたダイコレットの位置調整
方法の提供を目的とする。
、精度の高い調整を可能にしたダイコレットの位置調整
方法の提供を目的とする。
この発明は、ＩＣチップを張り付けたフィルムの裏面か
らＩＣチップを突き上げる突上針の突上台に、コレット
跡を形成する素材を張り付け、この素材上にコレット面
を押し付けてコレット跡を形成し、このコレット跡から
得られる実際の位置と、コレットの認識位置とを映像上
で比較し、認識位置を変更することを特徴とする。
らＩＣチップを突き上げる突上針の突上台に、コレット
跡を形成する素材を張り付け、この素材上にコレット面
を押し付けてコレット跡を形成し、このコレット跡から
得られる実際の位置と、コレットの認識位置とを映像上
で比較し、認識位置を変更することを特徴とする。
以下、この発明を図面に示した実施例を参照しく３）
て詳細に説明する。
第３図ないし第７図はこの発明のグイコレットの位置調
整方法の実施例を示し、第１図及び第２図に示す装置と
同一部分には同一符号を付しである。
整方法の実施例を示し、第１図及び第２図に示す装置と
同一部分には同一符号を付しである。
第３図に示すように、突上台１０の透孔１２を覆う形で
その上面にコレット２の開口面の跡を形成する素材１６
を張り付ける。この素材１６は、例えば、感熱紙又は低
融点塗料を塗り付けた紙等で構成される。
その上面にコレット２の開口面の跡を形成する素材１６
を張り付ける。この素材１６は、例えば、感熱紙又は低
融点塗料を塗り付けた紙等で構成される。
突上台１０の上部にはテレビカメラ１８が設置され、こ
のテレビカメラ１日の出力は映像回路２０を経て映像表
示装置２２のブラウン管面２４上に表示されるように成
っている。
のテレビカメラ１日の出力は映像回路２０を経て映像表
示装置２２のブラウン管面２４上に表示されるように成
っている。
そして、素材１６を張り付けた突上台１０をコレラｌ−
２の開口端面に向けて、第４図に示すように、矢印Ｃの
方向に移動し、素材１６の上面にコレット２の下端面を
押し付けるものとする。即ち、素材１６にコレット２の
下端面を押し当てることにより、第５図に示すように、
素材１６の表面に（４） はコレット２の開口端面ｖｌＦ２６が形成されることに
なる。
２の開口端面に向けて、第４図に示すように、矢印Ｃの
方向に移動し、素材１６の上面にコレット２の下端面を
押し付けるものとする。即ち、素材１６にコレット２の
下端面を押し当てることにより、第５図に示すように、
素材１６の表面に（４） はコレット２の開口端面ｖｌＦ２６が形成されることに
なる。
次に、第６図に示すように、素材１６の表面に形成され
たコレット跡２６はテレビカメラ１Ｂによって検知され
、テレビカメラ１８の検出映像信号は映像回路２０によ
って処理された後、映像表示装置２２のブラウン管面２
４上に実際のコレット跡２８として表示される。
たコレット跡２６はテレビカメラ１Ｂによって検知され
、テレビカメラ１８の検出映像信号は映像回路２０によ
って処理された後、映像表示装置２２のブラウン管面２
４上に実際のコレット跡２８として表示される。
一方、この映像表示装置２２のブラウン管面２４上には
、パターン認識位置を同時に表示し、第７図に示すよう
に、実際のコレット跡２８と認識位置３０とのずれを検
知し、矢印りの方向に認識位置３０を移動させることに
より、コレット２の位置を調整することができる。
、パターン認識位置を同時に表示し、第７図に示すよう
に、実際のコレット跡２８と認識位置３０とのずれを検
知し、矢印りの方向に認識位置３０を移動させることに
より、コレット２の位置を調整することができる。
このようにすれば、ｔＣチップ６の大きさに対応してコ
レット２を交換した場合でもその位置の調整を短時間に
行うことができ、生産性を向上することができる。また
、コレット２の位置を精度良く調整し、ＩＣチップ６と
の接合が平均化できるため、従来の調整不良によるＩＣ
チップ６の割（５） れや欠は等の発生を防止することができ、歩留りの向上
を図ることができる。
レット２を交換した場合でもその位置の調整を短時間に
行うことができ、生産性を向上することができる。また
、コレット２の位置を精度良く調整し、ＩＣチップ６と
の接合が平均化できるため、従来の調整不良によるＩＣ
チップ６の割（５） れや欠は等の発生を防止することができ、歩留りの向上
を図ることができる。
以上説明したようにこの発明によれば、コレット２の位
置を容易に調整することができるとともに、その位置を
高精度に設定することができる。
置を容易に調整することができるとともに、その位置を
高精度に設定することができる。
第１図はダイボンダの構成を示す説明図、第２図はＩＣ
チップのピックアップを示す説明図、第３図ないし第７
図はこの発明のグイコレットの位置調整方法の実施例を
示す説明図である。 ２・・・コレット、６・・・ＩＣチップ、１０・・・突
上台、Ｉ４・・・突上針。 （６）
チップのピックアップを示す説明図、第３図ないし第７
図はこの発明のグイコレットの位置調整方法の実施例を
示す説明図である。 ２・・・コレット、６・・・ＩＣチップ、１０・・・突
上台、Ｉ４・・・突上針。 （６）
Claims (1)
- ＩＣチップを張り付けたフィルムの裏面からＩＣチップ
を突き上げる突上針の突上台に、コレット跡を形成する
素材を張り付け、この素材上にコレット面を押し付けて
コレット跡を形成し、このコレット跡から得られる実際
の位置と、コレットの認識位置とを映像上で比較し、認
識位置を変更することを特徴とするグイコレットの位置
調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11465183A JPS607144A (ja) | 1983-06-25 | 1983-06-25 | ダイコレツトの位置調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11465183A JPS607144A (ja) | 1983-06-25 | 1983-06-25 | ダイコレツトの位置調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS607144A true JPS607144A (ja) | 1985-01-14 |
| JPH0432543B2 JPH0432543B2 (ja) | 1992-05-29 |
Family
ID=14643136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11465183A Granted JPS607144A (ja) | 1983-06-25 | 1983-06-25 | ダイコレツトの位置調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607144A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9664733B2 (en) | 2013-02-27 | 2017-05-30 | Tokyo Seimitsu Co., Ltd. | Probe device for testing electrical characteristics of semiconductor element |
-
1983
- 1983-06-25 JP JP11465183A patent/JPS607144A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9664733B2 (en) | 2013-02-27 | 2017-05-30 | Tokyo Seimitsu Co., Ltd. | Probe device for testing electrical characteristics of semiconductor element |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0432543B2 (ja) | 1992-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7033842B2 (en) | Electronic component mounting apparatus and electronic component mounting method | |
| JPH07509351A (ja) | 回路ダイスをウエーハから分離するための方法および装置 | |
| KR101970401B1 (ko) | 반도체 제조 장치 및 반도체 장치의 제조 방법 | |
| US6277711B1 (en) | Semiconductor matrix formation | |
| GB2056766A (en) | Systems for bonding pellets, for example semiconductor chips, to supports | |
| CN109524313B (zh) | 半导体制造装置、半导体器件的制造方法及筒夹 | |
| US6354480B2 (en) | Apparatus for positioning a thin plate | |
| KR20180088261A (ko) | 반도체 제조 장치 및 반도체 장치의 제조 방법 | |
| JPS57167651A (en) | Inspecting device for surface of semiconductor wafer | |
| JP2002118153A (ja) | 電子部品の製造方法及び実装装置 | |
| JPS607144A (ja) | ダイコレツトの位置調整方法 | |
| US6185816B1 (en) | Alignment method | |
| JP3484936B2 (ja) | チップ状部品の取扱方法および装置 | |
| JP3153699B2 (ja) | 電子部品のボンディング方法 | |
| JP2000012571A (ja) | 半導体チップのダイボンディング装置における位置決め方法 | |
| JP2001246299A (ja) | ぺースト塗布方法および実装装置 | |
| JP2881743B2 (ja) | 電子部品の実装装置及び電子部品の実装方法、認識装置及び認識方法 | |
| JP2633631B2 (ja) | 電子部品の実装装置 | |
| JP3208580B2 (ja) | ダイボンディング方法及び半導体装置の製造方法 | |
| JP2802871B2 (ja) | 半導体チップのピックアップ装置およびこれを用いる半導体チップのピックアップ方法 | |
| JPH0945728A (ja) | チップの実装装置および実装方法 | |
| JPH07176533A (ja) | コンタクトマスキング装置及びその方法並びに整合装置 | |
| JP2701174B2 (ja) | バンプ付け方法 | |
| JPS61148828A (ja) | ワイヤボンデイングの検査方法 | |
| JP2779245B2 (ja) | バンプ付きｔａｂテープの製造方法 |