JPS6070849A - 情報変換方式 - Google Patents

情報変換方式

Info

Publication number
JPS6070849A
JPS6070849A JP17869283A JP17869283A JPS6070849A JP S6070849 A JPS6070849 A JP S6070849A JP 17869283 A JP17869283 A JP 17869283A JP 17869283 A JP17869283 A JP 17869283A JP S6070849 A JPS6070849 A JP S6070849A
Authority
JP
Japan
Prior art keywords
conversion
code
information
output
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17869283A
Other languages
English (en)
Inventor
Shinichi Fukuda
伸一 福田
Yuichi Kojima
雄一 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17869283A priority Critical patent/JPS6070849A/ja
Publication of JPS6070849A publication Critical patent/JPS6070849A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は情報変換方式(、竹にディジタル信号を記録
又は伝送する際に、その記録系又は伝送系に適した信号
に変換する場合等に用い゛ζ好適な情(・シ変換方式に
関する。
l−?反技術とその問題点 例えば音声4’g JFjfをPCM化し、回転−\ノ
ドを用い′(ゴー1−ハンドを形成しないυ(態こ・拐
気記録を行うような装置では、磁気比Mの微うi出力特
+I+や隣接(ランクからの低域りjコス(−一りに加
えて;−2−クリトランスにより低域成分か遮ltJ+
されるのぐ、低域の忠実な再生ができない間hフ1かあ
る。
従って、このような記録411月−周波数帯域が狭く、
低域成分が少ないことを要求さ1・1.る装置ごは、低
域成分や直流成5)のfjQ域にI!、1波数スペク1
−形成うjの少ない変調方式によ/)記録信冒を変調−
」ることカイJ−リノであり、いわゆるNR7,lとI
ll! L;lれる変Alhlノjf(もその−例であ
る。これはデータ(Fiす中の“′1゛で信号を反転さ
−1、“Oパご反転さ−U4覧い、1つにするもの(あ
る。
とごろが、ごのNl?ZIの変1!d 7J Jすごお
い(、υ゛が連続すると、その間変Jld伯り(,1反
1υ、されなくな〃)、周波数が低トし−(、直流成う
1や]11.酸成分が増大する不都合がある。
そこでPCMによる情報を仕、W、 9.のLノ1−づ
”つに分解し、そのそれぞれを、t、O多数のじノドに
変換し′ζ、“0°゛が多数連続しないようにすること
が行われている。
例えば8ビットの情報を10ビットめ情報に変換するい
わゆるMIO変換方式もその一例である。
ところが、このような8/10変換方式の場合、1変橡
当りのビット数が多い、つまり拘束ビット長が長いため
、これを処理する回路の規模が大きくなる等の欠点があ
る。
そごで、8/10変換を3/4変換と5/6変換の2回
の変換に分りで行い、結果とし゛ζ8/10変換を達成
する方式が考えられる。
この方式は、lOヒツトの情報をNRZ+変調後の(g
号で次の第1表及び第2表で夫々ボずような4ビツトコ
ートと6ビノ!・コードに分割する。
第1表 コート DCロー1” r)C 第 2 表 ロー1−〇C:+−V’ l)C なお、十記第1表及び第2表におい〔、DCは各コート
の有する直流の給積を表わし、そのローI゛のiilの
波形がローレベルで終った時のそのコートのハイレベル
のビット数とローレベルのヒツト数の差である。固めに
例えは“oiooio″゛で云えば、最初の1ピント“
0”がローレベルで次の;3ビツト“’ 100 ”が
ハイレベル、史に次の2ビツト°“10゛がローレベル
となるので、ハイレベルのビット数3 、ローレベルの
ヒソI・数3.その差0で結局DC= 0となる。
ぞし゛(、ごの第1表及び第2表より、人々3ビット情
+112’−8通り及び5ビツト情報25=32JIn
りに1対■で対1芯才るコートを選ふわiJでJ〕るが
、それには”rma×/ T min = 4 (T 
maxは最大反転幅、 Tm1nは最小反転1M)とす
るためNRZI表現ご′0”の連続A−る数が3個以1
・、すなわち変調後の信号で同じレベルの連続が4ピノ
l−以1・となるごとを条件とし、しかも直流に性質の
良いもの、オなわlうDC−0やl) C−±2のもの
を選択する。
七のようにして選択された8辿りの4ヒノ1.、I−ト
と、;32通りの6ビノト二l−1を人々υ(の第:3
表及び第4表にボす。
第13表 \ \ ゞ1、 \ 第4表 Q’−−I Q’=1 21−ド DCQ コード DCQ なお、十記第3表及び第71表においど、Q′はその変
換の前までの直流浩積量、(λL、1その変換4)含め
た部分までの直流#I積!;1.’ir、次の変換にと
−2(の直流の蓄積量Q′、・つまりil′J流の1悟
槓111r報となる。また、これ等直流の蓄積1’i’
)Q、Q’ 4;I対象とする最後のヒツトかローレベ
ル(+)とし7にものとする。従って、実際の波形がハ
イレベルご終って、直流の?¥積が止のときはけ−−−
1となる。
また、上記第3表及び第4表において、I) C−0の
コートは、本来直流成分が少なく好ましいコードと名え
られているが、直流のW目V情<−Hch ′ の値の
選択の仕力により、直流的にI!1ノhの良いものに成
ったり、或いは逆に直流的に121ηの+lliいもの
になったりする。そごで、I) C−= 0の−J−1
−は、直流の蓄積が0に固定されたコーf” (k/ 
I−1これを第1コートと75つ)と、直流の蓄積がO
であり、′(直流成分を低減する方向にニノン1−1ノ
ール)1J能tに!−ト (以1・、これを第2コーI
−と7<i )とに区別されて使用される。因めに、第
:(表ごj、<えは、1−より第1〜第4番目のコード
か第■コー1、第5番目のコーl−が第2コー1に人々
」「1し、−力第4表でムえは上より第1〜第18番目
のコートが91S 1コード、第19番目のコードが第
2コートに夫々類する。
1) C−±2のコードは、その先即ピッ1−を反転ず
れはその直流の蓄積の符号が反転して直流の薄槓呈をコ
ンロフールできるコート (以1・、これを第3コード
と1;う)から成り、第3表及び第4表におlる残りの
コートがこれに類する。そしζ、この第3コードが現わ
れる度に、直流の蓄積量が11−1負交J1になるよう
に先頭ビットを変換する。
ごれによって±2の直流の蓄積が生してb、次の第3コ
ートでこれが相殺され、どのような二I−ドの連続で4
)直流成分か0になる。
第1図は」二連の方式に従っ(変換を行う装:19:の
−例である。図において、il+は大力端子、(2)は
入力用の8ヒ、トソソトレソスタ、(3)は十l+X 
3 ヒノI・シフトレジスタ、(4)は−ト位5ピッ]
・シフトレジスタ、t5+、 t6+はこれ等各ンソ1
−レンスタに対応して設置Jられた変換−コノツク、(
7)は出力相10ビソトンソ1−レジスタでJ)っで、
−1−位4ピッ1−シフトレシス9 (7a) Blひ
−[位6ヒノ(−ジットし・ソスタ(7b)から成る。
そして入力端子(1)に供給される情報がクロック端子
(81にデーク!−)j−レー+−(+−+r加される
パルスにより8ピツt1’つノフトレ・シンζ夕(2)
の中を転送され、8ヒフ1−(△へ11)の情報がシフ
トレジスタ(3)及び(4+’(?3ヒ、I−及び5ヒ
1−に分割され゛(、夫々変換u′シック(5)及iJ
’ f(ilにイ」(給される。これ等の変換1:コノ
ツク(5)及びf(il’l−述の1対lの変換が行わ
れ、変換された4ヒノ[・(a = d )及び6ヒソ
ト(Cへ・」)の情(弔か人々シソトレンスタ(7a)
及び(7b)に供給される。
また変換後の信号の反転回数が検出される。ここでj又
転回故は:2−ドことにr・め刊っ(いるの(、例えば
変換iロジック(5)及び(ら)を構成−Jイ、リ−1
」ンリーメモリから反転回数の情(・μ(反転回数が奇
数か偶数かのめでよ(、例えは61数のとき1′″)に
対応した出力を同時に出力J4+ごとがごさる。
変換l」シック(5)の出力Q 4;i:変喚!、1ノ
ック(G+−直流M M t/7 ffy o、 ’ 
とし゛C供給され、変19覗−1ノック(ωの出力Qは
、ランチ回1溶(9)に4共給さhl、二のラノナ出力
Q′が変換ロジック(5)に直流蓄積情報として(j(
給される。さらにクロ・7り端子(8)にデークビ。
トレードで供給されるパルスのタイミングがタイミング
検出回路00)で検出され、このタイミング信号がデー
タ8ビツトごとにシフトレジスタ(7)のロート一端子
L l)及びラッチ回178 (9)のラッチ端子に供
給される。
そして、」一連の第1コードに変換されるときは、変換
ロジック(5)の出力4ビ・ノド及び変換ロジ・ツク(
5)の出力5ビツトは夫々そのま)1′、シフトレジス
タ(7d)及び(7b)に出力されると共に、出力され
た第1 二I −1”の反転回数1〕と変換ロジ・ツク
(5)及びランチ回路(9)からの人力Q′に応して次
の表5のよつに直流の蓄積の情報とし°ζ出力Qが変換
ロジック(6)及び(5)より取り出される。つまり、
直流の蓄積がOの時は、反転回数Pが偶数(” O” 
)であれば、変換ロジック(5)及びラッチ回路(9)
からの人力Q′の値がそのまま変換ロジック(6)及び
(5)の出力Qとし′ζ取り出され、夫々ラッチ回路(
9)及び変換l」シック(6)に供給され、次のコート
に伝送される。また、このとき、1又ね4回数1)か自
−i(”I”)であれば、変換ロジン外5)及びフ5・
子回路(9)かりの人力Q′の値がその極I11を逆に
されC変換しJノック(6)及び(5)の出力のとして
11yり出され、人々ラッチ回1洛(9)及び変換ロジ
ック(ωにIJI給され、次の−1−I−に伝達される
なお、この出力Qは次式に、」、り而q、1.にめるこ
とができる。
Q= (Q’ +DC)X (−+)”表 5 また、第2コートに変換されるときは、変換ロジック(
5)及び(6)の各出力4ビツト及び6ヒ、トはラッチ
回路(9)及び変換l」シック(5)からの人力Q′の
極性に応じて、先頭ビットが“1′叉は0゛に変換され
ると共に、その反転回数P等に基づい゛C1上記表5に
>1<ずよ−)に、第1コー1−同様に、直流のm 粘
情(弔とし−C各出力Qが取り出される。
また、第3コートに変換されるときは、変換ロジック(
5)及び(6)の各出力4ビツト及び6ビy l・はラ
ッチ回@(9)及び変換ロジック(5)からの人力Q′
の極性に応じ′ζ、先頭ビットが“■゛又は0°゛に変
換されると共に、その反転回数1)等に基−1几)て、
−1−記表5にボ゛3゛ように直流のfri積のll1
f報とし7て各出力Qが取り出される5ただし、この場
合、人力Q′が−1の時直流の蓄積が+2の二+ −l
jのみが使用され、1の時は直流蓄積が−2のコートの
めが使用される。
ずなわら、ラッチ回路へ9)及び変換ロジック(5)か
らの人力Q′がIごあれば、それまでの直流言4W[迂
が少くとも1以」−であるので、現在のコードの直流の
蓄積を負の方向にmlンI・LJ−ルした力が好ましく
、そこでその先頭ビットを反転しζ“1゛とする。従っ
て、この時シフトレシノ、ク (’la)及び(7b)
にはその先頭ヒ゛ノドのIノか“1゛にj又IJ’l;
された情報が(lu給されることに’+1<1゜また、
ランチ回路(9)及び変換11ノツク(5)かりの人力
Q′が一工であれは、そ’h :4−(の偵d1の語む
゛ゴ卸が少くとも一1見1−eあるので、現杓の:+−
1の直流の蓄積を正の方向にごIント1.ノールしたツ
ノが好ましく、そごでその先頭ピッ1−をj丈転しζ“
1″″と1−る。この時、直流の蓄積の111目・1に
は次のよりにして伝達される。−4’ !、にねlハ 
1記表り1.lA;い(、直流の蓄積が+2の時は、)
又1ヒ回数)〕がl、Qi数(”0”)であ才已31、
ラッチ回路(9)及び変換IJシ/り(5)からの人力
Q′のイコ(に夫々+2を加勢した値を、また、反転同
数Pが曲数じ1°゛)ごあれば、ラッチ回路(9)及び
変換IIノック(5)からの人力Q′の値に夫々+2を
加算してその極性を逆にしノこ値を、各出力(λとし゛
(取り出U7C変1免l−1ノック(6)及’0’ ラ
ンチ回IM (Q+ ?、、:イj(給し、’Ji、 
* 0) 蓄積(1)情t′Ifとして次のコー1に伝
達ターる。−力、直流のhy積が−2の時は、反転回数
Pが偶数であれば、ランチ回路(9)及び変換りノック
(5)からの人力Q′のイ11°1に夫々−2を加算し
た値を、また反転回数Pが61数であれば、ラッチ回路
(9)及び変換しJシック(5)からの人力Q′の値に
夫々−2を加旅してその極性を逆にした4iftを各出
力Qとし−で取り出して夫々変j灸Dシック(6)及び
ラッチ回路(9)に(Iξ給し、直流の蓄積のIr’?
 (弔として次のコートに伝達する。
つまり、この場合も上記式に基づいて出力Qが17られ
る。
従−2゛ζ、第3コードは、そのiii+の二l−1・
までの直流の蓄積の1+!■・lを受り、曲流の蓄fi
’lをOに近づりるようにその先頭ビットをコントロー
ルする働きをする。
再度第1図に仄り、上述の如く4ヒツト及び6ビノトに
変換されシフトレジスフ(7a)及び(?b)にとり込
まれた内容は、り11ツク端子(11)より供給される
入力信号のクロックの5l4倍の周波数のりI−1ツク
信号により、順次、痛み出される。この読め出された信
号が、Jl〈ノリノプソロノゾ回路(12)に供給され
、このフリノプソ1」ノゾ回1/8(12)のクロック
端子に印加される能1イ (11)がらのり1ノック伯
号により、フリノプソ117プ同銘(I2)からはN1
1ZI変m1idされた侶゛・コカ出力端子(13)に
取り出される。
ごのよっにし−ζ第1図の回路Cは、 8/1o変換を
3/4変換と5/6変換に分り(1夏うごとがごきる。
しかしながら、この回路におりる変換ごはTmax−5
T’ (T’ =(1,8Tごi’ 4;l被変x15
1データ1ビット相当の++、7間又は波jつ)、つま
りN +1 Z 1表現で“O゛が4つ連続する、1g
!呂4れは同しレー\ルの連続が5ビツト存71する。
例えば、第3kにおりる第6番目の4ヒツト:I−1“
01 tl (1”又は” I I OO″゛と第4表
におりる第1 :3dILJの6ヒノトニフード″0O
IOIJI”、第1 !’J +−:I O) Fiヒ
ノ1− ml −ト” (1Fl 1011 ”又は第
1 ’l?Fj l: l C2) (i Uノトニ1
−ト′璽) 01110 ”とが8111合わき−i’
c10’=ノトコー1を形成jる時はそのt(3界に才
几1(、“0゛か4つ連続することになる。
従って、′r mdx = 5 T’ となる上述の方
式では、低域成分や直流成分が増大し′(、ヒソ1呉り
率が多くなると共にいわゆる1−りシフトをろLする可
能1!1が+G+ <なり、また口旧18的にも構成が
複雑となる等の不都合がある。
発明の目的 この発明は斯る点に鑑み、構成簡単にし°(低域成分や
直流成分を低域して変換効率のすくれた情報変換方式を
1に供するものQある。
発明の楯要 この発明では、Inビットの情報をIllよりも人なる
nピッI・の情報に変換するに当り、]−記1〕ビット
のI’+’7 S’旧よ、NIIZI変i+1.l後の
信号において、同しレー、ルの連続がL個以(・となる
第1の情4’ll 2+1’と第2の情報群に分別され
、1−記mヒツトの情報が−に記条件で選ばれた情()
5群と1幻1でり1応されると共Gこ十記情(・μ71
1’内でヒ記同じレベルの連続が+、 1l)11とな
るものはこのl/ヘルの連続がL−1117i1となる
」二うに1−記第1又は第2の情報I1丁を選択して変
換するようにすることにより、ピッl ip4り率やピ
ークシフトが低減されて信頼PLの、lJ、いt+’i
 (弔変換をirうごとがごきるとともに回路構成も簡
111h化される。
実施例 以−1・、この発明の一実施例を第21:J、1〜第5
図に基づいてR’rL、 <説明する。
−に記第3表及び第4表におりc、′I’ m、+x 
5 T′を含むコー1が現われるのIJ、上述の011
<、4ピッ1−コートで最浅の2ビットが”璽)″ご終
わる二1−トの次にらビット1−1c先1111の2ヒ
ノj−が−(じc糸3わる二l−1−が続< 11.’
1cL−1’lV!ら才1−8 、Lとがわかる。
そご(、このう℃明では、上述の組合ゎUの場合のhT
 max−5T’ を含まない」−1、例えはTtna
x −4T′ の二J−1・に変え(\)る。
この’l” max = 5 T′を含まない−j−日
こ変んる一例とし−(例えは第2表におりるらヒノl−
:TI −1・のうら、DC=+4のml −,1;を
使用−4“る場合にイ;jいC説明する。
先ず、第3表に、Iりする第6?ttIIの4l−)l
−、:I −ド(Q’=−1>と第4表における第13
番l」、第15番1」及び第17番目の6ビソトコード
が以1・の如く連続するIJ+f合 これ等の4ビツトコード及び6ヒソl<1−1・に対応
して例えば以下の如きコードを選択しやる。
この場合6ビソ1−コー1゛にD C= 4−4のコー
ドを使用し°(いるのでそのi(1の4ヒノl−:J−
ドはQ=−3のものを使用する。一方、DC=4のコー
ドを使用した場合ば4ピツI・コートはQ−+3のもの
を使用すればよい。つまり、この場合4ビツトコートは
、Q−+3を満足する限り任意の4ビツトコードでよい
また、第3表におりる6番目の4ピツI・二!−](Q
’=1)と第4表にお番ノる第13番F」、第15?P
t目及び第17番目のらピッ(−コートが以下の如く連
続する場合、 これ等の4ビツトコート及び6ビノI・コートに対応し
て以下の如きコートを選択してやる。
この場合も6ビソトコードにDG−+4のコートを使用
しているのでその前の4ヒノlコー1ばQ=−3のもの
を使用する。勿論この場合も4ビツトコードは、上述の
条件を満足すれは仕、ゾのものでよい。
このようにしてTmax−5T’を含むような’4.1
殊なコートが存在する場合には、T max −4T’
を含むコード、つまりNRZI表現でバえは′O゛が3
つ連続する(同しレベルが4ピノ1一連続する)コート
を選択してやれは、°“0゛の4つの連続をさりること
かできる。
第21ン1はこの発明の方式に従−2′C変換を行・う
装置6:の−例であゲ(、同図において、第1図と対応
Jる部分には同一符号を(;t L、そのd゛C細説明
は省1略J−る。
本例では、ンフトレジスタ(3)及び(4)の出力側に
識別回113(14)を設りる。そしζ、上述の如き”
Fmax −5T ’ を含むような特殊なコート′力
く存ンLしない時は一識別回路(14)はその出力例え
は“O゛の出力を変換l−lジ・ツク(5)及び(6)
にりえて、これ等を第1図で説明したと同様の通當動作
を行わせ、−力、勃妹コートか存在j゛る時は識別1可
路(14)はその出力例えば1”の出力を変換に1シッ
ク(川及び(6)にLJえて、これ等をその勉殊二+−
1”の種類に応し゛ζ十述したようなT’max = 
5 ”I”を需まないコー1を選択してやるように′4
る。
その他の9tl+作は第1図1で説明した動作と同様゛
e1+)るので省咄する。
また第3し1は上述の特殊コートにD C−+4の6ヒ
ノトニ+ −1−を使用した場合の復j1MのためQ)
装:1qの一例を4くずものご、同図にA?いζ、入力
端子(21)からの儲けかN11Z]ノ復Ill!d 
II!+ 178 (22)をjj1ノLで10ヒソト
シソトレノスタ(23) に供給され、クロック端子(
24)からの二1−トヒノトし・−1・のパルスによt
910ヒツトずつノン1−レンスタ(23)の中を転送
される。そしてごのシフ;レシノ、り(23)からの(
a −d )及び<C−LJtの1(11報か”k 橡
”シック(25)及び(26)に供給される。宅しC1
述の1対1の逆変換によるi夏へIM )J’ irわ
れ、f、u l11Mされた(A=C)及び(1〕へ1
1)の情(・)jか一/ソ11/シスタ(27)の1−
位3Lソ1−ノソ1し・ノスタ (21a)及び1位5
ビソトシフトレソノ、り(27b)に供給され、り1−
1ツク端子(24)のパルス31、リタイ1、/グ検出
回(洛(2B)で検出されたターイミンク(−昂(ブI
」ツク毎のバルン、)かソノ1−レ、スタ (27)の
U−)端子1− Dに141加される4」」にとり込)
Lれる。
ぞしてシフトレノスタ(27)の自若(,1りIIJ 
7り)ン(1,1子(29) 4こデータピットレー1
−ご印加されるパルスによりシフトされ、出力%^−J
’ t3o)r、こ)Wり出される。なお十J杢の第2
及び第3−1−1による1(]1ニノ[−が供給された
ときは、先頭ビットを無視し゛ζ逆変換が行われるよう
にされる。
このようにして変調及び復調を9]うことができる。
また、DC−±4の6ヒノトコートの代りにDC−±2
の6ビソトコードを使用してもよい。
すなわち、」−述の如く のコートが存在゛J−る場合、これ等の4ピノ1−及び
6ビソトに対応しζ例えば以−1・の如きコードを選4
1シしてやる。
この場合6ヒノ1−コートにD C−+ 2のコードを
使用しているので、その前の4ピットコ−1′はQ=−
1のものを使用する。−力、DC=−2のコードを使用
した場合は4ビツトコードはQ=十↓のものを使用すれ
ばよい。勿論この+4;、合4)、4にソトコードはQ
−±1をl晶足する1;尺り(1セ、の))のを1史川
しζよい。
また、上述の如く のコートが存在する場合は、これ等の4ビット及び6ヒ
ソl−、J −1にス(応して例んG、1以(の如へト
I−ドを選択してやる。
この場合も6ビノトコードに1)C−12の:1−1−
を使用しているのでその曲の4. +−ノl 二+ −
l・はQ=−1のものを使用しこおり、勿論dの場合も
ごの4ビツトコードには、−1一連の条(4を満足すれ
ば、任意のものでよい。
このようにし°(,6ヒソト:I−1にIJ C−l 
2のコートを使用した場合も、T max−51” ’
 を會む二r −FをI除去することができる。
なお、この際の変換装置は第2121と同様のものを用
いて行えばよい。
一力、この場合の復8R11は、選択されるコート” 
x ] 00 ” 、”xiio−“X0II”が通電
の変換コードとし−ども使用されているので、これ等の
コートか扱われる時、通電の変換か、或いは特殊な変換
かを識別する必要があり、従って、その場合次の6ビノ
]・コードが100010 ”であるか否かで判別する
ようにする。また、同様に後半の6ヒノトコートが“I
 00010 ”の時、それがどのデータにijt l
tjされるかは前半の4ビットコードが“’X100″
、“’ X 110 ”又は“×011 ”の31!東
1丁1のうち、と才しに対;厄、するかを識別′4るよ
うにする。
第4図はこのための復調装置の一例を不ずもので、同図
において〜第3図と対応する部分には同一符号をイ」シ
、そのH’f、細説明は省略′J−るっご\では、ノッ
トレジスタ(3)の−)u):l’、4ビツト(a −
d )が供給される識別回路(31)及び1へ位らビッ
ト (0−j)が供給される識別回178<:32)を
設け、識別回路(31)では供給された4ヒツトコード
が」−述の3種tnのコーj以夕1の0のごあれば変換
ロジック (26)に通孔′の変換を41つよつに(旨
ボするも、七、述の3411!i11の−1−l ごc
l)れは変1更ロジック(26)に特殊な変換才なわら
“I O(l O10゛のコートを選択して変換゛4る
ように詣小−4る。
また識別回路(32) は供給された6ヒノ1−二l−
トが“100010””以外の二1−1であれは変換l
」ソック (25) Lこ通i’rVの変換を初っ、I
−っに詣小゛4るも、” 100010 ’“のコート
ごあれは、変換ロジック(25)に上述の3種ヂ」1の
コー1を選択して変換するように指示する。
また、変換表とじ(は1述の第r号表及び第4表の代り
に別な変換表を用いてもよい。例えは第4表におIJる
第13番目及び第14番11の−1−lの代V)に を用いるようにする。
そしてこの場合、 と夫々選択し゛ζ変換するよっに4れはよい。
なお、この時の変換!l!i通′は第21ズ1と同様の
ものを用いて行えばよい。
また、この場合の(夏Nli、l装置6“は、第5図に
ボーづように、識別回路(32)により【jヒソl−Z
l −1−が” 000010 ”であれ4J特殊二I
−F”C&〕るので、変換ロンツク(25) に」−述
の如き特殊7.(変換をトJうように指爪し′(やれば
よい。
応用例 なお、上述の実施例では、この発明を8/1o変換の場
合を例にとり発明したが、これに限定されることなく、
その他の変換の場合には同様に適用可能である。た\し
nビット情(・シはI)が偶数であることが好ましい。
発明の効果 上述の如くこの発明によれば、 8/■0変換を3/4
変換と 5/6変漠の2回に分けζ行う如くmビット情
報のnLノド情報への変換を2回に分けて行うようにす
ると共にその分割の際に条件としたTmaxの条件を更
にこれより小さな値に制限し′Cやる、上述の実施例で
云えばT max −5’r″を′I″maχ−4T’
 することにより、簡単な回路構成で低域成分等が低減
され゛ζζピットり率やピークシフトが改善され、変換
効率が向」二される。
【図面の簡単な説明】
第1図は従来回路の一例を、、り−J’構成図、第2ジ
1はこの発明で用いられる変換装置の一例をボず構成し
1、第3図はこの発明で用いられるiU !lld装置
の一例を71<ず構成図、第4図及び第5図は人々この
発明で用いられる1夏HIIII装置ヴの一例を月〜ず
構成し1である。 +21. +31. +41. (71はシフトレジス
ク、(51、(61は変換ロジック、(9)はラッチ回
路、00)はタイミング検出回路、(12)はフリップ
フロップ回路(ある。

Claims (1)

    【特許請求の範囲】
  1. +nビットの情報をrnよりも大なるnビットの情報に
    変換するに当り、上記nビットの情報は、NRZI変咽
    後の信号においζ、同しレベルの連続がL個以−ドとな
    る第1の情報群と第2の情報群に分割され、」1記ff
    lビットの情報が」−記条件で選ばれた情報群と1対1
    で対応されると共に上記情報群内で上記間しレーAルの
    連続がL 111+1となるものは該レベルの連続力月
    、−1+11i+となるように上記第1又は第2の情報
    群を選択して変換するようにした情報変換方式。
JP17869283A 1983-09-27 1983-09-27 情報変換方式 Pending JPS6070849A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17869283A JPS6070849A (ja) 1983-09-27 1983-09-27 情報変換方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17869283A JPS6070849A (ja) 1983-09-27 1983-09-27 情報変換方式

Publications (1)

Publication Number Publication Date
JPS6070849A true JPS6070849A (ja) 1985-04-22

Family

ID=16052876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17869283A Pending JPS6070849A (ja) 1983-09-27 1983-09-27 情報変換方式

Country Status (1)

Country Link
JP (1) JPS6070849A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55129916A (en) * 1979-03-26 1980-10-08 Mitsubishi Electric Corp Binary information recording and reproducing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55129916A (en) * 1979-03-26 1980-10-08 Mitsubishi Electric Corp Binary information recording and reproducing system

Similar Documents

Publication Publication Date Title
JPH0548016B2 (ja)
US3962647A (en) Biphase waveform generator using shift registers
JPS6070849A (ja) 情報変換方式
US6040709A (en) Ternary signal input circuit
US4020362A (en) Counter using an inverter and shift registers
JPS5910057A (ja) Ami符号化擬似ランダムパタ−ン発生装置
KR880011802A (ko) 반도체장치
GB1412156A (en) Pulse amplitude-modulated signal transmission systems
KR940020213A (ko) 데이타 변환 방법 및 이를 수행하는 회로
RU1790030C (ru) Цифроаналоговый преобразователь
SU1580555A1 (ru) След щий аналого-цифровой преобразователь
SU799148A1 (ru) Счетчик с последовательным переносом
SU1434547A1 (ru) Устройство дл преобразовани сигналов с импульсно-кодовой модул цией в сигналы с дельта-сигма-модул цией
SU1432526A1 (ru) Устройство дл последовательной передачи цифровой информации
SU1711159A1 (ru) Генератор псевдослучайных сигналов
SU843224A2 (ru) Формирователь квазитроичного кода
SU1001092A1 (ru) Цифровой функциональный преобразователь
SU427458A1 (ru) Регенератор двоичных символов
SU1493994A1 (ru) Генератор функций Хаара
SU733109A1 (ru) Троичный реверсивный п-разр дный счетчик импульсов
SU1160561A1 (ru) ТРОИЧНЫЙ РЕВЕРСИВНЫЙ СЧЕТЧИК импульсов
SU807492A1 (ru) Троичный реверсивный -разр дныйСчЕТчиК иМпульСОВ
SU1251100A1 (ru) Устройство дл определени оптимального дерева графа
SU1748141A1 (ru) Устройство дл коррекции шкалы времени
JPS593759B2 (ja) 波形メモリ読み出し方式