JPS60680B2 - 電子時打回路 - Google Patents
電子時打回路Info
- Publication number
- JPS60680B2 JPS60680B2 JP8351777A JP8351777A JPS60680B2 JP S60680 B2 JPS60680 B2 JP S60680B2 JP 8351777 A JP8351777 A JP 8351777A JP 8351777 A JP8351777 A JP 8351777A JP S60680 B2 JPS60680 B2 JP S60680B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- transfer gate
- input terminal
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G13/00—Producing acoustic time signals
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromechanical Clocks (AREA)
Description
【発明の詳細な説明】
本発明は電子時打回路、詳しくはデジタル時計の時報出
力によって駆動され、時打音を発生する回路に関する。
力によって駆動され、時打音を発生する回路に関する。
従来の電子時打回路は、第４図に示した如く、デジタル
時計の時報パルスが、インバータ１，と、直流電源ＶＢ
′を供給したトランスファーゲート○，′とで構成され
る回路に与えられ、前記トランスファーゲート○，′の
出力は、第２のインバーター２′、トランスファーゲー
トＣ２′の入力端子に与えられる。前記のトランスファ
ーゲートＧ２′の一方の制御入力端子には、ィンバータ
１３′，１４′，１５′，抵抗Ｒ２′、コンデンサＣ２
′でなるクロックパルス発生回路の出力が与えられ、他
方の制御入力端子には該クロックパルスの出力がィンバ
ータ１２′を介して与えられている。さらに前記トラン
スファーゲートＧ２」の出力が抵抗Ｒ３′を介して、前
記直流電源ＶＢ′とアース間に挿入したスピーカＳＰ′
、トランジスタＴｒ２′，Ｔｒ３′でなる電力増幅回路
に供給され、電子時打音が得られる。しかしながら、従
釆の電子時打回路によって得られる時打音は、減衰特性
を具備しているが、自然音、例えばベル音等の音色に比
して単調な音色であり、又従来回路のままでは立ち上が
り特性及び振幅特性を制御出来ない等の欠点を有してい
た。
時計の時報パルスが、インバータ１，と、直流電源ＶＢ
′を供給したトランスファーゲート○，′とで構成され
る回路に与えられ、前記トランスファーゲート○，′の
出力は、第２のインバーター２′、トランスファーゲー
トＣ２′の入力端子に与えられる。前記のトランスファ
ーゲートＧ２′の一方の制御入力端子には、ィンバータ
１３′，１４′，１５′，抵抗Ｒ２′、コンデンサＣ２
′でなるクロックパルス発生回路の出力が与えられ、他
方の制御入力端子には該クロックパルスの出力がィンバ
ータ１２′を介して与えられている。さらに前記トラン
スファーゲートＧ２」の出力が抵抗Ｒ３′を介して、前
記直流電源ＶＢ′とアース間に挿入したスピーカＳＰ′
、トランジスタＴｒ２′，Ｔｒ３′でなる電力増幅回路
に供給され、電子時打音が得られる。しかしながら、従
釆の電子時打回路によって得られる時打音は、減衰特性
を具備しているが、自然音、例えばベル音等の音色に比
して単調な音色であり、又従来回路のままでは立ち上が
り特性及び振幅特性を制御出来ない等の欠点を有してい
た。
本発明は、上記の欠点を除去し、単音にはない重厚さ、
深みを持つ自然音に近い時打音を発生でき、かつ立ち上
がり特性、振幅特性の制御が容易で種々の時打音が得ら
れる電子時打音を提供することを目的とする。
深みを持つ自然音に近い時打音を発生でき、かつ立ち上
がり特性、振幅特性の制御が容易で種々の時打音が得ら
れる電子時打音を提供することを目的とする。
以下第１図乃至第３図によって本発明を詳述する。
本発明の電子時打回路は、デューティ回路を備えた基本
時打回路が複数段並列に接続され、各段の出力が電力増
幅回路に混合して印加され、増幅され、複合時打音を発
生するよう構成されている。
時打回路が複数段並列に接続され、各段の出力が電力増
幅回路に混合して印加され、増幅され、複合時打音を発
生するよう構成されている。
第１図においては、前記の基本時打回路が電力増幅回路
に接続されており、ィンバータ１，の入力端子をトラン
スファーゲートＧ，の制御入力端子Ｐ，に、前記ィンバ
ータ１，の出力端子を前記トランスファーゲート○，の
制御入力端子Ｐ２に、それぞれ接続すると共に、直流電
源ＶＢの正極を抵抗Ｒ，を介して前記トランスファーゲ
ート○，の入力端子に接続し、前記トランスファーゲー
ト○，の出力端子を第２のトランスファーゲートＧ２の
入力端子に接続する。
に接続されており、ィンバータ１，の入力端子をトラン
スファーゲートＧ，の制御入力端子Ｐ，に、前記ィンバ
ータ１，の出力端子を前記トランスファーゲート○，の
制御入力端子Ｐ２に、それぞれ接続すると共に、直流電
源ＶＢの正極を抵抗Ｒ，を介して前記トランスファーゲ
ート○，の入力端子に接続し、前記トランスファーゲー
ト○，の出力端子を第２のトランスファーゲートＧ２の
入力端子に接続する。
なお、前記トランスファーゲートＣ，の出力端子は、抵
抗Ｒ２、コンデンサＣ，の並列回路を介して接地されて
いる。前記のィンバータ１，、トランスファーゲートＧ
，「 抵抗Ｒ，，Ｒ２、コンデンサＣ，は減衰回路を構
成しており、前記ィンバータ１，の入力端子に、デジタ
ル時計よりの時報出力パルスが印加されると、前記トラ
ンスファーゲートＧ，が開成ごれ、前記抵抗Ｒ２、コン
デンサＣ，の並列回路に、前記時報出力パルスの減衰パ
ルス出力が得られる。前記の抵抗Ｒ，を変化させれば、
前記減衰パルスの立ち上がり特性が制御できる。前記第
２のトランスファーゲートＧ２の制御入力端子Ｐ２′は
、第２のィンバータ１２の出力機に接続され、前記第２
のトランスファーゲート○２の制御入力端子Ｐ，′が、
前記第２のィンバータ１２の入力端子に接続されると共
に、クロツクパルス発生回路ＣＬＫの出力端子に接続さ
れる。前記のクロックパルス発生回路ＣＬＫは、インバ
ータ１３，１４，１５を継続し、前記ィンバータ１３の
入力端子を、抵抗Ｒ４を介して前記ィンバ−夕１４の入
力端子に接続すると共に、コンデンサＣ２を介して前記
ィンバータ１４の出力端子に接続して構成されている。
前記第２のトランスファーゲートＧ２の出力端子は、ト
ランジスタＴｒ２のベースに接続されている。なお、前
記トランジスタＴｒ２のベースは抵抗Ｒ３を介して接地
されている。前記トランスファーゲートＧ，の出力端子
より前記第２のトランスファーゲートＧ２の入力端子に
、前記の減衰パルスが印加されると、前記第２のトラン
スファーゲートＧ２が開成して前記のクロックパルス発
生回路ＣＬＫのクロックパルスの減衰波形、即ち次第に
減衰するクロックパルス列が前記トランジスタＴｒ２の
ベースに印加される。前記のトランジスタＴｒ２はェミ
ッタフオロアー接続されている。即ち、コレクタは抵抗
Ｒ５を介して前記直流電源Ｖｖの正極に接続され、ェミ
ッタが抵抗Ｒ６と可変抵抗Ｒｖの並列接続を介して接地
されている。従って前記トランジスタＴｒ２はバッファ
として動作し、前記トランスファーゲート○２の出力で
あるクロックパルスの減衰波形がインピーダンス変換さ
れ、前記可変抵抗Ｒｖ端に得られる。前記可変抵抗Ｒｖ
の可動接点端子は抵抗Ｒ７を介して電力増幅回路Ｐのト
ランジスタＴｒ３のベースに接続されている。なお、前
記トランジスタＴｒ３のベースは抵抗Ｒ８を介して接地
されている。前記電力増幅回路Ｐはダーリングトン接続
されたトランジスタＴｒ３，Ｔｒ４のコレクタが出力ト
ランスＴの入力端子、コンデンサＣ３の並列接続を介し
て前記直流電源ＶＢの正極に接続され、前記トランジス
タＴ【４のェミッタが抵抗Ｒ９を介して接地されている
。前記出力トランスＴの出力端子両端にはスピーカＳＰ
が接続され、前記可変抵抗Ｒｖで音量調整され、電力増
幅回路Ｐで電力増幅された時打音を放射する。第２図は
前記の基本時打回路の前段にデュープィ回路を付加した
回路を複数段並列接続し、各段の出力を混合して電力増
幅回路に印加し、スピーカを駆動して複合時打音を発生
するよう構成された本発明の電子時打回路を示すもので
あり、前記のデューティ回路はインバー夕１６の出力端
子が、コンデンサＣ４を介してインバータ１７の入力端
子に接続され、前記ィンバータ１７の出力端子がィンバ
ータ１８の入力端子に接続されている。
抗Ｒ２、コンデンサＣ，の並列回路を介して接地されて
いる。前記のィンバータ１，、トランスファーゲートＧ
，「 抵抗Ｒ，，Ｒ２、コンデンサＣ，は減衰回路を構
成しており、前記ィンバータ１，の入力端子に、デジタ
ル時計よりの時報出力パルスが印加されると、前記トラ
ンスファーゲートＧ，が開成ごれ、前記抵抗Ｒ２、コン
デンサＣ，の並列回路に、前記時報出力パルスの減衰パ
ルス出力が得られる。前記の抵抗Ｒ，を変化させれば、
前記減衰パルスの立ち上がり特性が制御できる。前記第
２のトランスファーゲートＧ２の制御入力端子Ｐ２′は
、第２のィンバータ１２の出力機に接続され、前記第２
のトランスファーゲート○２の制御入力端子Ｐ，′が、
前記第２のィンバータ１２の入力端子に接続されると共
に、クロツクパルス発生回路ＣＬＫの出力端子に接続さ
れる。前記のクロックパルス発生回路ＣＬＫは、インバ
ータ１３，１４，１５を継続し、前記ィンバータ１３の
入力端子を、抵抗Ｒ４を介して前記ィンバ−夕１４の入
力端子に接続すると共に、コンデンサＣ２を介して前記
ィンバータ１４の出力端子に接続して構成されている。
前記第２のトランスファーゲートＧ２の出力端子は、ト
ランジスタＴｒ２のベースに接続されている。なお、前
記トランジスタＴｒ２のベースは抵抗Ｒ３を介して接地
されている。前記トランスファーゲートＧ，の出力端子
より前記第２のトランスファーゲートＧ２の入力端子に
、前記の減衰パルスが印加されると、前記第２のトラン
スファーゲートＧ２が開成して前記のクロックパルス発
生回路ＣＬＫのクロックパルスの減衰波形、即ち次第に
減衰するクロックパルス列が前記トランジスタＴｒ２の
ベースに印加される。前記のトランジスタＴｒ２はェミ
ッタフオロアー接続されている。即ち、コレクタは抵抗
Ｒ５を介して前記直流電源Ｖｖの正極に接続され、ェミ
ッタが抵抗Ｒ６と可変抵抗Ｒｖの並列接続を介して接地
されている。従って前記トランジスタＴｒ２はバッファ
として動作し、前記トランスファーゲート○２の出力で
あるクロックパルスの減衰波形がインピーダンス変換さ
れ、前記可変抵抗Ｒｖ端に得られる。前記可変抵抗Ｒｖ
の可動接点端子は抵抗Ｒ７を介して電力増幅回路Ｐのト
ランジスタＴｒ３のベースに接続されている。なお、前
記トランジスタＴｒ３のベースは抵抗Ｒ８を介して接地
されている。前記電力増幅回路Ｐはダーリングトン接続
されたトランジスタＴｒ３，Ｔｒ４のコレクタが出力ト
ランスＴの入力端子、コンデンサＣ３の並列接続を介し
て前記直流電源ＶＢの正極に接続され、前記トランジス
タＴ【４のェミッタが抵抗Ｒ９を介して接地されている
。前記出力トランスＴの出力端子両端にはスピーカＳＰ
が接続され、前記可変抵抗Ｒｖで音量調整され、電力増
幅回路Ｐで電力増幅された時打音を放射する。第２図は
前記の基本時打回路の前段にデュープィ回路を付加した
回路を複数段並列接続し、各段の出力を混合して電力増
幅回路に印加し、スピーカを駆動して複合時打音を発生
するよう構成された本発明の電子時打回路を示すもので
あり、前記のデューティ回路はインバー夕１６の出力端
子が、コンデンサＣ４を介してインバータ１７の入力端
子に接続され、前記ィンバータ１７の出力端子がィンバ
ータ１８の入力端子に接続されている。
又前記ィンバータ１７の入力端子が抵抗Ｒ，ｏ、ダイオ
ードＤの逆並列接続を介して接地されて構成されている
。従って第３図イの如き時報パルスが本発明の電子時打
回路に印加されると、前記のデューティ回路において、
第３図口のようにパルス幅がせばめられる。前記抵抗Ｒ
，ｏを変化させればパルス幅を変更できる。このように
して得られたパルスは前記の如く減衰回路に印放されて
、第３図ハのような減衰波形に整形され、前記減衰波形
が前記トランスファーゲート○２に印加される。並列さ
れた各段において、前記の減衰波形が前記のトランスフ
ァーゲート○２も開成せしめ、第３図二に示したクロッ
クバルスが減衰され、前記のトランジスタＴｒ２のベー
スに与えられる。よって各段の前記ェミッタフオロア段
の前記可変抵抗Ｒｖ端には第３図木、へ、トに示した周
期の異なる波形が得られる。前記各段の出力波形は前記
電力増幅回路Ｐのベース端子に混合して印加され、第３
図チの如き複合時打音が前記スピーカＳＰを駆動して放
射音を発生する。本発明は、叙上のように複数の基本時
打回路を並設し、それぞれの基本時打回路の前段に、デ
ューティ回路を付加したので、前記の複合時打音は、従
来の単音と異なり、自然音に近い深みや重厚さを有して
おり、又前記の抵抗Ｒ，，Ｒ２，Ｒ４並びに抵抗Ｒ，ｏ
を調整することにより、立ち上がり特性、振幅特性が制
御でき、種々の時打音が得られる効果を有する。
ードＤの逆並列接続を介して接地されて構成されている
。従って第３図イの如き時報パルスが本発明の電子時打
回路に印加されると、前記のデューティ回路において、
第３図口のようにパルス幅がせばめられる。前記抵抗Ｒ
，ｏを変化させればパルス幅を変更できる。このように
して得られたパルスは前記の如く減衰回路に印放されて
、第３図ハのような減衰波形に整形され、前記減衰波形
が前記トランスファーゲート○２に印加される。並列さ
れた各段において、前記の減衰波形が前記のトランスフ
ァーゲート○２も開成せしめ、第３図二に示したクロッ
クバルスが減衰され、前記のトランジスタＴｒ２のベー
スに与えられる。よって各段の前記ェミッタフオロア段
の前記可変抵抗Ｒｖ端には第３図木、へ、トに示した周
期の異なる波形が得られる。前記各段の出力波形は前記
電力増幅回路Ｐのベース端子に混合して印加され、第３
図チの如き複合時打音が前記スピーカＳＰを駆動して放
射音を発生する。本発明は、叙上のように複数の基本時
打回路を並設し、それぞれの基本時打回路の前段に、デ
ューティ回路を付加したので、前記の複合時打音は、従
来の単音と異なり、自然音に近い深みや重厚さを有して
おり、又前記の抵抗Ｒ，，Ｒ２，Ｒ４並びに抵抗Ｒ，ｏ
を調整することにより、立ち上がり特性、振幅特性が制
御でき、種々の時打音が得られる効果を有する。
第１図は本発明の電子時打回路の基本時打回路、並びに
電力増幅回路を示す図、第２図は本発明の電子時打回路
図、第３図イ乃至チは本発明の電子時打回路の動作波形
図、第４図は従来の電子時打回路図を示す。 １，〜１３……インノゞータ、Ｔｒ２〜Ｔｒ４……トラ
ンジスタ、Ｇ，〜Ｇ２……トランスフアーゲート、Ｐ，
，Ｐ２，Ｐ，′，Ｐ２′……トランスファーゲートの制
御入力端子、Ｄ・・・・・・ダイオード、Ｒ，〜Ｒ，。 ・・・・・・抵抗、Ｃ，〜Ｃ４……コンデンサ、Ｔ…・
・・トランス、ＳＰ・・…・スピーカ、ＶＢ・・・・・
・直流電源、Ｒｖ・・・・・・可変抵抗、１，′〜１３
′……ィンバータ、Ｇ，′〜Ｇ２′・・…・トランスフ
ァーゲート、Ｔら′〜Ｔｒ３′……トランジスタ、Ｒ，
′〜Ｒ３′・・・・・・抵抗、Ｃ，′〜Ｃ２′……コン
デンサ、ＶＢ′・・・・・・直流電源。第１図 第２図 第３図 第３図 第４図
電力増幅回路を示す図、第２図は本発明の電子時打回路
図、第３図イ乃至チは本発明の電子時打回路の動作波形
図、第４図は従来の電子時打回路図を示す。 １，〜１３……インノゞータ、Ｔｒ２〜Ｔｒ４……トラ
ンジスタ、Ｇ，〜Ｇ２……トランスフアーゲート、Ｐ，
，Ｐ２，Ｐ，′，Ｐ２′……トランスファーゲートの制
御入力端子、Ｄ・・・・・・ダイオード、Ｒ，〜Ｒ，。 ・・・・・・抵抗、Ｃ，〜Ｃ４……コンデンサ、Ｔ…・
・・トランス、ＳＰ・・…・スピーカ、ＶＢ・・・・・
・直流電源、Ｒｖ・・・・・・可変抵抗、１，′〜１３
′……ィンバータ、Ｇ，′〜Ｇ２′・・…・トランスフ
ァーゲート、Ｔら′〜Ｔｒ３′……トランジスタ、Ｒ，
′〜Ｒ３′・・・・・・抵抗、Ｃ，′〜Ｃ２′……コン
デンサ、ＶＢ′・・・・・・直流電源。第１図 第２図 第３図 第３図 第４図
Claims (1)
- １ 入力パルスを減衰させる減衰回路の出力と、クロツ
クパルス発生回路の出力とをトランスフアーゲートに与
え、前記トランスフアーゲートの出力をバツフア増幅器
から取り出す基本時打回路の前段に、入力パルスのパル
ス巾をせばめたパルス出力が得られるデユーテイ回路を
付加した回路を複数段並列に接続し、各段の前記バツフ
ア出力を電力増幅回路に混合して印加することを特徴と
する電子時打回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8351777A JPS60680B2 (ja) | 1977-07-14 | 1977-07-14 | 電子時打回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8351777A JPS60680B2 (ja) | 1977-07-14 | 1977-07-14 | 電子時打回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5419785A JPS5419785A (en) | 1979-02-14 |
| JPS60680B2 true JPS60680B2 (ja) | 1985-01-09 |
Family
ID=13804666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8351777A Expired JPS60680B2 (ja) | 1977-07-14 | 1977-07-14 | 電子時打回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60680B2 (ja) |
-
1977
- 1977-07-14 JP JP8351777A patent/JPS60680B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5419785A (en) | 1979-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6211358B2 (ja) | ||
| US4248123A (en) | Electronic piano | |
| US4567806A (en) | Sound generator | |
| JPS54152846A (en) | Pulse duration modulating signal amplifier circuit | |
| JPS61245199A (ja) | 音声応答形擬似言語音発生装置 | |
| US3465088A (en) | Musical instrument percussive keyer with variable signal decay | |
| US3971283A (en) | Electronic Zimbelstern | |
| JPS60680B2 (ja) | 電子時打回路 | |
| JPS60679B2 (ja) | 電子時打回路 | |
| US3940635A (en) | Self-damping circuit | |
| KR900005732B1 (ko) | 음향신호 동기 구동장치 | |
| US4020729A (en) | Musical instrument with prerecorded tones on tape | |
| US4545279A (en) | Electronic music note generator | |
| US4924747A (en) | Wave forming circuit of an electronic tone generator | |
| JPS6250792B2 (ja) | ||
| JPS60678B2 (ja) | 電子時打回路 | |
| US4176579A (en) | Circuit for simulating reverberation in electronic organs | |
| JPS5812221Y2 (ja) | 自動リズム演奏装置 | |
| CN2287743Y (zh) | 一种乐器电声处理器 | |
| JPS61273595A (ja) | 発声玩具 | |
| JPS6111833Y2 (ja) | ||
| KR920000744Y1 (ko) | 뻐꾸기 발성음 시보회로 | |
| JP2863362B2 (ja) | 時差式音域調整装置 | |
| JPS63140982A (ja) | 電子メトロノ−ムの発音装置 | |
| JPS6491192A (en) | Musical sound signal generator |