JPS6066505A - バイアス発生回路 - Google Patents
バイアス発生回路Info
- Publication number
- JPS6066505A JPS6066505A JP58174111A JP17411183A JPS6066505A JP S6066505 A JPS6066505 A JP S6066505A JP 58174111 A JP58174111 A JP 58174111A JP 17411183 A JP17411183 A JP 17411183A JP S6066505 A JPS6066505 A JP S6066505A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- oscillator
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は半導体メモリなどの大規模集積回路に内蔵さ
れるバイアス発生回路に関する。
れるバイアス発生回路に関する。
（従来技術）
現在、半導体集積回路などで構成される電子機器に一般
に使用されている電源電圧は５ｖであり、したがって、
集積回路を構成するトランジスタは５Ｖで駆動されてい
る。
に使用されている電源電圧は５ｖであり、したがって、
集積回路を構成するトランジスタは５Ｖで駆動されてい
る。
しかしながら、半導体回路装置の高集積化にともないＭ
ＯＳ）ランジスタ素子の微細化が進むと、それまでに問
題とならなかった諸物理現象がトランジスタ・デバイス
の特性に影響を及ばずようになる。
ＯＳ）ランジスタ素子の微細化が進むと、それまでに問
題とならなかった諸物理現象がトランジスタ・デバイス
の特性に影響を及ばずようになる。
たとえば、ホットエレクトロンやインパクト・イオナイ
ゼーション効果、ショートチャネル効果などがあげられ
る。
ゼーション効果、ショートチャネル効果などがあげられ
る。
こハらの影響を防ぐための一つの手段として′Ｆｉｊ源
電圧全電圧させることが有効と考えられている。
電圧全電圧させることが有効と考えられている。
しかしながら、システム側において、従来からのＴＴＬ
レベルを保証させなければならないということや、電源
の種類金増やしたくないなどのシステム設計上の理由に
よυ、電源電圧は５■に制約されているのが現状である
。
レベルを保証させなければならないということや、電源
の種類金増やしたくないなどのシステム設計上の理由に
よυ、電源電圧は５■に制約されているのが現状である
。
したがって、外部電源電圧は従来の５ｖのままに保ち、
半導体回路装置内で電源電圧を減圧し、上述したような
諸物理現象が影響を及ぼさない程度の電圧で内部回路を
構成するトランジスタを駆動する新たなチップ内バイア
ス回路方式が要求される。
半導体回路装置内で電源電圧を減圧し、上述したような
諸物理現象が影響を及ぼさない程度の電圧で内部回路を
構成するトランジスタを駆動する新たなチップ内バイア
ス回路方式が要求される。
（発明の目的）
この発明は、上記の点に鑑みなされたもので、大規模集
積回路内にバイアス用の直流電圧を発生させることがで
きるとともに、出力電圧の変動に対して安定した出力電
圧が得られるバイアス発生回路を提供することを目的と
する。
積回路内にバイアス用の直流電圧を発生させることがで
きるとともに、出力電圧の変動に対して安定した出力電
圧が得られるバイアス発生回路を提供することを目的と
する。
（発明の構成）
この発明のバイアス発生回路は、オシレータの出力全反
転機能をもつ回路を通して平滑回路に加えて直流電圧を
取り出し、この直流電圧を直流駆動機能をもつ回路に加
え、この直流電圧に応じて反転機能をもつ回路を制御し
てオシレータの出力のデユーティサイクルに応じて平滑
回路が平滑動作を行うようにしたものである。
転機能をもつ回路を通して平滑回路に加えて直流電圧を
取り出し、この直流電圧を直流駆動機能をもつ回路に加
え、この直流電圧に応じて反転機能をもつ回路を制御し
てオシレータの出力のデユーティサイクルに応じて平滑
回路が平滑動作を行うようにしたものである。
（実施例）
以下、この発明のバイアス発生回路の実施レリについて
図面に基づき説明する。第１図はその一実施例の構成を
示す回路図である。この実施例で用いられるトランジス
タはすべてエンハンスメント型電界効果トランジスタで
あり、矢印がゲート側に向いているものはｎタイプ、反
対のものｔｉｐミルタイプわす。
図面に基づき説明する。第１図はその一実施例の構成を
示す回路図である。この実施例で用いられるトランジス
タはすべてエンハンスメント型電界効果トランジスタで
あり、矢印がゲート側に向いているものはｎタイプ、反
対のものｔｉｐミルタイプわす。
トランジスタＴ１．、Ｔ２から成るインバータｌの出力
点はトランジスタＴ３ 、Ｔ４からなるインバータ２の
入力に接続され、インバータ２の出力はトランジスタＴ
５．’Ｔ６からなるインバータ３０入力に接続される。
点はトランジスタＴ３ 、Ｔ４からなるインバータ２の
入力に接続され、インバータ２の出力はトランジスタＴ
５．’Ｔ６からなるインバータ３０入力に接続される。
さらに、インバータ３の出力はインバータ１の入力に接
続される。
続される。
上記インバータ１，２．３により発振回路であるリング
オシレータ７が構成され、Ｂ点はその出力点である。
オシレータ７が構成され、Ｂ点はその出力点である。
また、インバータ４．５はバッファ回路８を構成し、ト
ランジスタＴ７．Ｔ８からなるインバータ４の入力はＢ
点に接続され、出力はトランジスタＴ９’、ＴＩＯよシ
なるインバータ５の入力に接続されている。インバータ
５の出力は０点に接続される。
ランジスタＴ７．Ｔ８からなるインバータ４の入力はＢ
点に接続され、出力はトランジスタＴ９’、ＴＩＯよシ
なるインバータ５の入力に接続されている。インバータ
５の出力は０点に接続される。
トランジスタＴｌ１−Ｔ１４は電流制御機能を持つイン
バータ９を構成し、トランジスタＴｌｌは電源方向の電
流制御、トランジスタＴ１４は接地方向への電流制御機
能を持ち、トランジスタＴ１２゜Ｔ１３は反転機能をも
つ。
バータ９を構成し、トランジスタＴｌｌは電源方向の電
流制御、トランジスタＴ１４は接地方向への電流制御機
能を持ち、トランジスタＴ１２゜Ｔ１３は反転機能をも
つ。
トランジスタＴｌｌのソースはＡ点に接続され、ドレイ
ンはトランジスタＴ１２のソースに接続されている。ト
ランジスタＴ１２のドレインはトランジスタＴ１３のド
レインとともにＤ点に接続さハる。トランジスタＴ１３
のソースはトランジスタＴ１４のドレインに接続され、
トランジスタＴ１４のソースは接地される。
ンはトランジスタＴ１２のソースに接続されている。ト
ランジスタＴ１２のドレインはトランジスタＴ１３のド
レインとともにＤ点に接続さハる。トランジスタＴ１３
のソースはトランジスタＴ１４のドレインに接続され、
トランジスタＴ１４のソースは接地される。
トランジスタＴ １．２とＴ１３のゲートは０点に接続
され、トランジスタＴｌｌとＴ１４のゲートはＤ点に接
続されている。
され、トランジスタＴｌｌとＴ１４のゲートはＤ点に接
続されている。
さらに、Ｄ点と接地間には平滑回路であるコンデンサＣ
１が接続される。また、インバータ１゜２．３，４．５
およびトランジスタＴｌｌのソースはＡ点に接続されて
おり、Ａ点には外ｊ’、ｓｌｉからの電源（たとえば５
Ｖ）が供給されている。
１が接続される。また、インバータ１゜２．３，４．５
およびトランジスタＴｌｌのソースはＡ点に接続されて
おり、Ａ点には外ｊ’、ｓｌｉからの電源（たとえば５
Ｖ）が供給されている。
次に、以上のように構成された回路の動作を第２図に示
した各部の波形図を参照して説明する。
した各部の波形図を参照して説明する。
いま、リングオシレータ７により、Ｂ点に第２図（ａ）
に示されるような波形を持つ信号が出力さハているとす
る。
に示されるような波形を持つ信号が出力さハているとす
る。
この信号はインバータ４，５を経由し、０点に出力され
る（第２図（ｂ））。さらにインパーク機能を持つ安定
化回路６を経由し、Ｄ点に出力されるが、コンデンサＣ
１によって平滑されて、第２図（ｃ）に示されるような
直流となる。
る（第２図（ｂ））。さらにインパーク機能を持つ安定
化回路６を経由し、Ｄ点に出力されるが、コンデンサＣ
１によって平滑されて、第２図（ｃ）に示されるような
直流となる。
このときの電圧は、インバータ機能を持つ安疋化回路６
によ多出力され、コンデンサＣＩにより平滑される前の
信号のサイクルデユーティに依存し、このサイクルデユ
ーティはインバータ４，５およびインバータ機能を持つ
安定化回路６を構成するトランジスタＴ７〜Ｔ１４のデ
イメンジョンにより調整される。
によ多出力され、コンデンサＣＩにより平滑される前の
信号のサイクルデユーティに依存し、このサイクルデユ
ーティはインバータ４，５およびインバータ機能を持つ
安定化回路６を構成するトランジスタＴ７〜Ｔ１４のデ
イメンジョンにより調整される。
いま、Ｄ点の電位がＤ点に接続された負荷の変動により
下降したとすると、トランジスタＴｌｌの駆動能力は増
加し、トランジスタＴ１４の駆動能力は減少するため見
かけ上、トランジスタＴＩ２の２ｍは増加し、トランジ
スタＴ１３の２ｍは減少したとみなすことができる。こ
の結果、Ｄ点の電位は元の電位に復帰しようとする。
下降したとすると、トランジスタＴｌｌの駆動能力は増
加し、トランジスタＴ１４の駆動能力は減少するため見
かけ上、トランジスタＴＩ２の２ｍは増加し、トランジ
スタＴ１３の２ｍは減少したとみなすことができる。こ
の結果、Ｄ点の電位は元の電位に復帰しようとする。
逆に、Ｄ点の電位が上昇した場合、今度はトランジスタ
Ｔ１１の駆動能力は減少し、トランジスタＴ１４の駆動
能力は増加するため、同様に元の電位に復帰しようとす
る。このようにインバータ機能を持つ回路６は安定化回
路として動作する。
Ｔ１１の駆動能力は減少し、トランジスタＴ１４の駆動
能力は増加するため、同様に元の電位に復帰しようとす
る。このようにインバータ機能を持つ回路６は安定化回
路として動作する。
以上説明したように、上記実施例は発振回路であるオン
レータ７の発振波形を利用し、そｉ″Ｌを平滑すること
によって、バイアス用直流電圧金発生させることができ
る。またその電圧はバッファ回路８をイイク成するイン
バータ４，５の回路ディメンジョン全選択することによ
り任意に決定することができる。
レータ７の発振波形を利用し、そｉ″Ｌを平滑すること
によって、バイアス用直流電圧金発生させることができ
る。またその電圧はバッファ回路８をイイク成するイン
バータ４，５の回路ディメンジョン全選択することによ
り任意に決定することができる。
る電流制御機能を持つインバータ９を有するため安定し
た出力電圧を得ることができるものである。
た出力電圧を得ることができるものである。
ここで、発振回路であるオシレータ７の出力Ｂを直接電
流制御機能を持つインバータ９の入力Ｃに接続する回路
（すなわちバッファ回路８がない回路）でも減圧の目的
は達成できるか、このとき出力電圧りの電位はリングオ
シレータ７のデユーティサイクルによってのみ決定され
る。
流制御機能を持つインバータ９の入力Ｃに接続する回路
（すなわちバッファ回路８がない回路）でも減圧の目的
は達成できるか、このとき出力電圧りの電位はリングオ
シレータ７のデユーティサイクルによってのみ決定され
る。
また、同様に出力点りからのフィードバックによＱ電流
制御用トランジスタＴｌｌ、Ｔ１４が出力電圧安定化の
ための回路として動作する。
制御用トランジスタＴｌｌ、Ｔ１４が出力電圧安定化の
ための回路として動作する。
（発明の効果）
以上のように、この発明のバイアス発生回路によれば、
オシレータの出力を反転機能をもつ回路を通して平滑回
路に加えて平滑して直流電圧を発生させ、この直流電圧
を電流駆動機能をもつ回路に加え、この直流電圧に応じ
て反転機能？もつ回路を制御して、オシレータにより出
力される発振波形のデ；・−ティを調整するようにした
ので、電源電圧以下の直流電圧を得ることができる。
オシレータの出力を反転機能をもつ回路を通して平滑回
路に加えて平滑して直流電圧を発生させ、この直流電圧
を電流駆動機能をもつ回路に加え、この直流電圧に応じ
て反転機能？もつ回路を制御して、オシレータにより出
力される発振波形のデ；・−ティを調整するようにした
ので、電源電圧以下の直流電圧を得ることができる。
これにともない、低電圧発生回路を内蔵する大容量半導
体メモリや大容量論理回路装置などの電源バイアス回路
として利用することができる。
体メモリや大容量論理回路装置などの電源バイアス回路
として利用することができる。
第１図はこの発明のバイアス発生回路の一実施例を示す
回路図、第２図は第１図のバイアス発生回路の動作を説
明するための波形図である。 １．２，３，４．５・・・インバータ、６・・・安定化
回路、７・・・リングオシレータ、８・・・バッファ回
路、９・・・電流制御機能をもつインバータ、Ｔｌ〜Ｔ
４・・・トランジスタ、ＣＬ・・・平ｆｆｉ用コンデン
サ０手続補正書 昭和５解６月１２日 特許庁長官若 杉 和 夫殿 １、事件の表示 昭和５８年 特 許 願第１７４１１１ 号２、発明の
名称 バイアス発生回路 ３、補正をする者 事件との関係 特 許 出願人 （０２９）沖電気工業株式会社 ４、代理人 ５、補正命令の１４付 昭和 年 月 日（自発）６、
補正の対象 明細性のｔ侍許悄求の範囲、発明の詳細な説明および図
面の簡単な説明の各欄 ７、補正の内容 別紙の通り ７ 補正の内容 １）明細書の「２特許請求の範囲」全別紙の通シ訂正す
る。 ２）明細書３頁１７行および１８行「直流駆動」を「電
流制御」と訂正する。 ３）同３員１９行［制御してオシレータ」を「制御しこ
の反転機能をもつ回路」と訂正する。 ４）同８頁］０行ないし１２行「また、・・・・・・動
作する。」を削除する。 ５）同８頁１７行「駆動」ヲ「制御」と訂正する。 ６）同９頁１１行「Ｔ４」をｒＴＩ４Ｊと訂正する。 ２、特許請求の範囲 （１）オシレータと、このオシレータの出力を平滑する
反転機能をもつ回路と上記平滑回路の出力電圧を入力と
し上記反転機能をもつ回路の駆動制御全行い乎１１＃回
路の出力電圧を補正する電流駆動を回路。 （２１オシレータの出力は数段のインバータからなるバ
ッファ回路を介して上記反転機能をもつ回路に加えるこ
と全特徴とする特許請求の範囲第１項記載のバイアス発
生回路、
回路図、第２図は第１図のバイアス発生回路の動作を説
明するための波形図である。 １．２，３，４．５・・・インバータ、６・・・安定化
回路、７・・・リングオシレータ、８・・・バッファ回
路、９・・・電流制御機能をもつインバータ、Ｔｌ〜Ｔ
４・・・トランジスタ、ＣＬ・・・平ｆｆｉ用コンデン
サ０手続補正書 昭和５解６月１２日 特許庁長官若 杉 和 夫殿 １、事件の表示 昭和５８年 特 許 願第１７４１１１ 号２、発明の
名称 バイアス発生回路 ３、補正をする者 事件との関係 特 許 出願人 （０２９）沖電気工業株式会社 ４、代理人 ５、補正命令の１４付 昭和 年 月 日（自発）６、
補正の対象 明細性のｔ侍許悄求の範囲、発明の詳細な説明および図
面の簡単な説明の各欄 ７、補正の内容 別紙の通り ７ 補正の内容 １）明細書の「２特許請求の範囲」全別紙の通シ訂正す
る。 ２）明細書３頁１７行および１８行「直流駆動」を「電
流制御」と訂正する。 ３）同３員１９行［制御してオシレータ」を「制御しこ
の反転機能をもつ回路」と訂正する。 ４）同８頁］０行ないし１２行「また、・・・・・・動
作する。」を削除する。 ５）同８頁１７行「駆動」ヲ「制御」と訂正する。 ６）同９頁１１行「Ｔ４」をｒＴＩ４Ｊと訂正する。 ２、特許請求の範囲 （１）オシレータと、このオシレータの出力を平滑する
反転機能をもつ回路と上記平滑回路の出力電圧を入力と
し上記反転機能をもつ回路の駆動制御全行い乎１１＃回
路の出力電圧を補正する電流駆動を回路。 （２１オシレータの出力は数段のインバータからなるバ
ッファ回路を介して上記反転機能をもつ回路に加えるこ
と全特徴とする特許請求の範囲第１項記載のバイアス発
生回路、
Claims (2)
- （１）オシレータと、このオシレータの出力全平滑して
直流電圧を得る平滑回路と、上記オシレータの出力を反
転する反転機能をもつ回路を有しかつ上記平滑回路の出
力電圧に応じてこの反転機能をもつ回路の駆動制御を行
って上記発振回路の出力のデユーティサイクルに依存し
て平滑回路の出力電圧を補正させる電流駆動を制御する
回路とを具備する電流制御機能をもつインバータとより
なるバイアス発生回路。 - （２）オシレータの出力は数段のインバータカラするバ
ッファ回路ケ介して上記反転機能をもつ回路に加えるこ
とｆ：特徴とする特許請求の範囲第１項記載のバイアス
発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58174111A JPS6066505A (ja) | 1983-09-22 | 1983-09-22 | バイアス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58174111A JPS6066505A (ja) | 1983-09-22 | 1983-09-22 | バイアス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6066505A true JPS6066505A (ja) | 1985-04-16 |
Family
ID=15972833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58174111A Pending JPS6066505A (ja) | 1983-09-22 | 1983-09-22 | バイアス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6066505A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63156413A (ja) * | 1986-12-20 | 1988-06-29 | Nec Corp | 多重モ−ド圧電濾波器 |
| JPH01502420A (ja) * | 1986-04-23 | 1989-08-24 | ジー・ケー・エヌ・テクノロジー・リミテッド | 車輌用懸架装置 |
| JP2017050038A (ja) * | 2015-09-03 | 2017-03-09 | 株式会社東芝 | 半導体メモリ |
| US11020787B2 (en) | 2017-04-12 | 2021-06-01 | Amada Holdings Co., Ltd. | Workpiece placement platform device having workpiece positioning member movable in and out relative to upper surface of placement platform |
-
1983
- 1983-09-22 JP JP58174111A patent/JPS6066505A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01502420A (ja) * | 1986-04-23 | 1989-08-24 | ジー・ケー・エヌ・テクノロジー・リミテッド | 車輌用懸架装置 |
| JPS63156413A (ja) * | 1986-12-20 | 1988-06-29 | Nec Corp | 多重モ−ド圧電濾波器 |
| JP2017050038A (ja) * | 2015-09-03 | 2017-03-09 | 株式会社東芝 | 半導体メモリ |
| US11020787B2 (en) | 2017-04-12 | 2021-06-01 | Amada Holdings Co., Ltd. | Workpiece placement platform device having workpiece positioning member movable in and out relative to upper surface of placement platform |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6066504A (ja) | 半導体集積回路 | |
| JPH0114712B2 (ja) | ||
| US4438346A (en) | Regulated substrate bias generator for random access memory | |
| JPH0347611B2 (ja) | ||
| JPS6153759A (ja) | 発振回路 | |
| US5184030A (en) | Back bias generating circuit | |
| US3937983A (en) | Mos buffer circuit | |
| JP2560983B2 (ja) | 半導体装置 | |
| US6344766B1 (en) | Voltage level converter circuit improved in operation reliability | |
| JP3194136B2 (ja) | 半導体メモリ素子の基板電圧発生回路 | |
| US10193535B2 (en) | Oscillation circuit, booster circuit, and semiconductor device | |
| JPS6066505A (ja) | バイアス発生回路 | |
| KR100416625B1 (ko) | 기준전압 변동을 감소시키는 차동 타입의 입출력 버퍼 | |
| JP2969346B2 (ja) | 高出力電圧生成用半導体回路 | |
| US4370628A (en) | Relaxation oscillator including constant current source and latch circuit | |
| US6636451B2 (en) | Semiconductor memory device internal voltage generator and internal voltage generating method | |
| CN111490664B (zh) | 一种驱动电路 | |
| US6400216B1 (en) | Multi-driving apparatus by a multi-level detection and a method for controlling the same | |
| JPH05299982A (ja) | リングオシレータ | |
| JP3764176B2 (ja) | 半導体装置 | |
| JPH0555905A (ja) | Ｃｍｏｓ論理ゲート | |
| KR940006507B1 (ko) | 출력버퍼회로 | |
| JP2855720B2 (ja) | 電圧変換回路 | |
| KR20000000994A (ko) | 파워-업 신호 발생장치 | |
| JP2853718B2 (ja) | 出力制御回路 |