JPS6064378A - 半導体表示装置 - Google Patents
半導体表示装置Info
- Publication number
- JPS6064378A JPS6064378A JP58173391A JP17339183A JPS6064378A JP S6064378 A JPS6064378 A JP S6064378A JP 58173391 A JP58173391 A JP 58173391A JP 17339183 A JP17339183 A JP 17339183A JP S6064378 A JPS6064378 A JP S6064378A
- Authority
- JP
- Japan
- Prior art keywords
- electrode drive
- wiring
- drive line
- drive lines
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体表示装置に関し、更に特定して述べると
、マトリクス状に多数配列された液晶表示素子を選択的
に駆動するだめ、電荷記憶用コンデンサ及び電荷制御ゲ
ートを液晶表示素子に対応するように同じくマトリクス
状に配置して成る半導体表示装置に関する。
、マトリクス状に多数配列された液晶表示素子を選択的
に駆動するだめ、電荷記憶用コンデンサ及び電荷制御ゲ
ートを液晶表示素子に対応するように同じくマトリクス
状に配置して成る半導体表示装置に関する。
文字９図形などの表示を液晶パネルによって行う場合、
微細な液晶表示素子をマトリクス状に配設すると共に、
各液晶表示素子に対応させて表示制御素子を液晶面の下
に設けた半導体表示装置が使用される。この種の半導体
表示装置の駆動は、Ｘ方向に多数設けられた第一電極駆
動線と、Ｙ方向に多数設けられた第二電極駆動線とを有
しておシ、駆動しようとする表示素子に対応する第−電
極及び第二電極駆動線に所定の電圧を与えることにより
、両部動線の交点に配置されている表示制御素子（例え
ばＭＯ日トランジスタ）を駆動し、その表示素子がオン
、オフ制御されるようになっている。
微細な液晶表示素子をマトリクス状に配設すると共に、
各液晶表示素子に対応させて表示制御素子を液晶面の下
に設けた半導体表示装置が使用される。この種の半導体
表示装置の駆動は、Ｘ方向に多数設けられた第一電極駆
動線と、Ｙ方向に多数設けられた第二電極駆動線とを有
しておシ、駆動しようとする表示素子に対応する第−電
極及び第二電極駆動線に所定の電圧を与えることにより
、両部動線の交点に配置されている表示制御素子（例え
ばＭＯ日トランジスタ）を駆動し、その表示素子がオン
、オフ制御されるようになっている。
前記半導体表示装置は、ＩＣとしての規模が大きいので
、これらの駆動線によって各表示素子のチェックを行な
うことが困難であり、特に、各方向の駆動線相互の短絡
、断線の検出を充分に行なうことができないという問題
点を有している。このため、最終的には、液晶を配して
組立ててみなければ、配線の欠陥をチェックすることが
できなかった。
、これらの駆動線によって各表示素子のチェックを行な
うことが困難であり、特に、各方向の駆動線相互の短絡
、断線の検出を充分に行なうことができないという問題
点を有している。このため、最終的には、液晶を配して
組立ててみなければ、配線の欠陥をチェックすることが
できなかった。
本発明の目的は、従って、各駆動線の相互短絡及び断線
障害をウェハ一段階で簡単にチェックすることができる
ようにした半導体表示装置を提供することにある。
障害をウェハ一段階で簡単にチェックすることができる
ようにした半導体表示装置を提供することにある。
上記目的を達成するだめの本発明の構成の特徴は、多数
の第一電極駆動線と、該第−電極駆動線と電気的に絶縁
性を保ちつつ交叉するように配設された多数の第二電極
駆動線と、上記第一電極駆動線と上記第二電極駆動線と
の各交叉部に対応して設けられ上記第−電極駆動線及び
上記第二電極駆動線に与えられる電位差に応答して作動
する駆動素子とを備え、これらの駆動素子によってマト
リクス状に配置された表示素子全駆動するようにした半
導体表示装置において、上記第−電４？ｆ１．駆動線及
び上記第二電極駆動線が第１層目に配置され、全ての第
一電極駆動線と接続されている第一検査用配線と全ての
第二電極駆動線と接続されている第二検査用配線とが第
２層目に配置される多重配線構造となっている点にある
。
の第一電極駆動線と、該第−電極駆動線と電気的に絶縁
性を保ちつつ交叉するように配設された多数の第二電極
駆動線と、上記第一電極駆動線と上記第二電極駆動線と
の各交叉部に対応して設けられ上記第−電極駆動線及び
上記第二電極駆動線に与えられる電位差に応答して作動
する駆動素子とを備え、これらの駆動素子によってマト
リクス状に配置された表示素子全駆動するようにした半
導体表示装置において、上記第−電４？ｆ１．駆動線及
び上記第二電極駆動線が第１層目に配置され、全ての第
一電極駆動線と接続されている第一検査用配線と全ての
第二電極駆動線と接続されている第二検査用配線とが第
２層目に配置される多重配線構造となっている点にある
。
これらの検査用配線と第−電極又は第二電極駆動線との
接続は、所定の検査終了後に、切離すことにより、通常
の使用状態とすることができる。
接続は、所定の検査終了後に、切離すことにより、通常
の使用状態とすることができる。
以下、図示の実施例により本発明の詳細な説明する。
図面には、本発明による半導体表示装置の電極配線パタ
ーンが示されている。この半導体表示装置１は、所定の
間隔をあけて平行に配置されたゲート電極駆動線ＸＩ
ｔ Ｘ２ ｓ Ｘ３ ＋・・・・・・、 Ｘｒｌ と、
これらのゲート電極、駆動線とほぼ直交するよう間隔を
あけて平行に配置されたソース電極駆動線Ｙｌ ＋ Ｙ
２ ｓ・・・・・・Ｔ Ｙｎ とを備え、これらの駆動
線の交叉点に対応して、図示しない液晶表示素子を駆動
するだめのＭＯ日トランジスタＴＩＩｗＴＩ□。
ーンが示されている。この半導体表示装置１は、所定の
間隔をあけて平行に配置されたゲート電極駆動線ＸＩ
ｔ Ｘ２ ｓ Ｘ３ ＋・・・・・・、 Ｘｒｌ と、
これらのゲート電極、駆動線とほぼ直交するよう間隔を
あけて平行に配置されたソース電極駆動線Ｙｌ ＋ Ｙ
２ ｓ・・・・・・Ｔ Ｙｎ とを備え、これらの駆動
線の交叉点に対応して、図示しない液晶表示素子を駆動
するだめのＭＯ日トランジスタＴＩＩｗＴＩ□。
Ｔ Ｉｌ＋ ＋ ”’ ”’ Ｔ、。＋ Ｔ２＋ 、
Ｔ＊ｚ ｓ Ｔ’ｓ ｔ ・’−’Ｔ２ｎ・・・・・・
Ｔゎ＋ ｌ Ｔａ２ ＋・・・・・・Ｔｔｌｌｌ＋ が
、半導体基板（図示せず）上に形成されており、これら
のトランジスタのゲート及びソースは、夫々対応するゲ
ート電極駆動線及びソース電極駆動線に図示の如く接続
されると共に、各ドレインは、各トランジスタに対応し
て設けられている記憶用コンデンサＣを介してアースさ
れている。
Ｔ＊ｚ ｓ Ｔ’ｓ ｔ ・’−’Ｔ２ｎ・・・・・・
Ｔゎ＋ ｌ Ｔａ２ ＋・・・・・・Ｔｔｌｌｌ＋ が
、半導体基板（図示せず）上に形成されており、これら
のトランジスタのゲート及びソースは、夫々対応するゲ
ート電極駆動線及びソース電極駆動線に図示の如く接続
されると共に、各ドレインは、各トランジスタに対応し
て設けられている記憶用コンデンサＣを介してアースさ
れている。
ソース電極駆動線Ｙ１〜Ｙｎ は、上記半導体基板上に
第１層目のアルミニウム配線として形成され、一方、ゲ
ート電極駆動線ｘ１〜ｘｎ は同じく第１層目のポリシ
リコン配線として形成されている。ソース電極駆動線Ｙ
１〜Ｙｎ には、夫々パッドＡ１〜Ａ１１ が設けられ
ており、駆動線Ｙ１〜Ｙｆｉの各端部は外部端子に接続
されている。ゲート電極駆動線ｘＩ−ｘｎ も同様に、
夫々パッドＢ１〜Ｂｌ、を有しており、各端部は外部端
子に接続されている。
第１層目のアルミニウム配線として形成され、一方、ゲ
ート電極駆動線ｘ１〜ｘｎ は同じく第１層目のポリシ
リコン配線として形成されている。ソース電極駆動線Ｙ
１〜Ｙｎ には、夫々パッドＡ１〜Ａ１１ が設けられ
ており、駆動線Ｙ１〜Ｙｆｉの各端部は外部端子に接続
されている。ゲート電極駆動線ｘＩ−ｘｎ も同様に、
夫々パッドＢ１〜Ｂｌ、を有しており、各端部は外部端
子に接続されている。
従って、駆動線ｘ、−ｘｎ 及びＹ＋−Ｙｎ に夫 ５
− 夫選択的に所定の電位を与えることにより、所望のＭＯ
Ｓ）ランジスタを選択的に駆動することができ、これに
より、各トランジスタに対応して設けられた液晶素子を
選択的に駆動制御して、所要の文字９図形を表示するこ
とができる。
− 夫選択的に所定の電位を与えることにより、所望のＭＯ
Ｓ）ランジスタを選択的に駆動することができ、これに
より、各トランジスタに対応して設けられた液晶素子を
選択的に駆動制御して、所要の文字９図形を表示するこ
とができる。
上述の如く構成された半導体表示装置１の、各駆動線の
断線、ゲート電極駆動線Ｘ、〜Ｘｎ をソース電極駆動
線Ｙ１〜Ｙｎ との間に短絡、及びコンデンサのショー
ト等の検査を、液晶を配して半導体表示装置として組上
げる前に、ウェハ一段階で能率よくチェックすることが
できるように、第１検査用配線２及び第２検査用配線３
が、駆動線Ｘ、−Ｘｎ 及びＹ１〜Ｙｎ が配設されて
いる第一層目とに別の第二層目の配線領域に設けられて
いる。
断線、ゲート電極駆動線Ｘ、〜Ｘｎ をソース電極駆動
線Ｙ１〜Ｙｎ との間に短絡、及びコンデンサのショー
ト等の検査を、液晶を配して半導体表示装置として組上
げる前に、ウェハ一段階で能率よくチェックすることが
できるように、第１検査用配線２及び第２検査用配線３
が、駆動線Ｘ、−Ｘｎ 及びＹ１〜Ｙｎ が配設されて
いる第一層目とに別の第二層目の配線領域に設けられて
いる。
第一検査用配線２は、ゲート電極駆動線ｘ１〜ｘｎ の
各他端において各駆動線ｘ１〜ｘｎ と接続されると共
に、パッドＢ、 −Ｂ１１ に対応して設けられたパッ
ドｃ１〜ＯｎＨ及びパッドＡＩ ・・・Ａｎに対応して
設けられたパッドＤ１〜Ｄ、、に夫々接 ６− 続されている。伺、パッド０１〜０ユ は各ゲート電極
駆動線Ｘ、〜Ｘｎ とは接続されておらず、また、パッ
ドＤ１〜Ｄｎ は各ソース電極駆動線Ｙ１〜Ｙ とは接
続されていない。
各他端において各駆動線ｘ１〜ｘｎ と接続されると共
に、パッドＢ、 −Ｂ１１ に対応して設けられたパッ
ドｃ１〜ＯｎＨ及びパッドＡＩ ・・・Ａｎに対応して
設けられたパッドＤ１〜Ｄ、、に夫々接 ６− 続されている。伺、パッド０１〜０ユ は各ゲート電極
駆動線Ｘ、〜Ｘｎ とは接続されておらず、また、パッ
ドＤ１〜Ｄｎ は各ソース電極駆動線Ｙ１〜Ｙ とは接
続されていない。
第二検査用配線３は、ソース電極駆動線Ｙ、〜Ｙｎ の
各他端において各駆動線Ｙｌ−ＹＩ、と接続されると共
に、パッドＡ１〜Ａｎ に対応して設けられたパッドＥ
ｌ −１１０ｎ に夫々接続されている。
各他端において各駆動線Ｙｌ−ＹＩ、と接続されると共
に、パッドＡ１〜Ａｎ に対応して設けられたパッドＥ
ｌ −１１０ｎ に夫々接続されている。
この場合にも、パッドＥ１〜Ｅｎ は、ソース電極駆動
線Ｙ１〜Ｙｎ とは電気的に絶縁状態となっている。
線Ｙ１〜Ｙｎ とは電気的に絶縁状態となっている。
次に、このように設けられた第−及び第二検査用配線２
．３を用いて、半導体表示装置１の検査を行なう手順、
方法について説明する。
．３を用いて、半導体表示装置１の検査を行なう手順、
方法について説明する。
先ず、パッドＢ、−０１間＊ Ｅ！ ０２間、・・・・
・・の導通をチェックすることにより、ゲート電極駆動
線ＸＩ ＋ Ｘ２ ＋・・・・・・ｘｎ の断線をチェ
ックすることができる。これは、第一検査用配線２が、
ゲート電極駆動線ｘ１〜ｘｎ の他端で共通に接続され
ているからである。
・・の導通をチェックすることにより、ゲート電極駆動
線ＸＩ ＋ Ｘ２ ＋・・・・・・ｘｎ の断線をチェ
ックすることができる。これは、第一検査用配線２が、
ゲート電極駆動線ｘ１〜ｘｎ の他端で共通に接続され
ているからである。
同様にして、パッドＡ、−Ｂ、間、Ａ２−Ｅ２間、・・
・・・・の導通をチェックすることにより、ソース電極
駆動線Ｙ１〜Ｙｎ の断線をチェックすることができる
。
・・・・の導通をチェックすることにより、ソース電極
駆動線Ｙ１〜Ｙｎ の断線をチェックすることができる
。
次に、第−検査用配線２と第二検査用配線３との間の導
通をチェックすることにより、いずれかのゲート電極駆
動線といずれかのソース電極駆動線との間に短絡がある
か否かのチェックを行なうことができる。若し、短絡が
あることが判明した場合には、第二検査用配線３の、ソ
ース電極駆動線Ｙ１〜Ｙゎ との共通接続状態を解除す
るため、配線３と各駆動ＷＩ Ｙ ＋〜Ｙ、との間の接
続及び配線３による各駆動線Ｙ１〜Ｙｎ 間の相互接続
を断ち、配線５及び各ソース電極駆動線Ｙ１〜Ｙｎ と
の間が相互に電気的に絶縁状態となるようにし、しかる
後、パッドＡ、−Ｄ、間＋Ａ２ Ｄ２間。
通をチェックすることにより、いずれかのゲート電極駆
動線といずれかのソース電極駆動線との間に短絡がある
か否かのチェックを行なうことができる。若し、短絡が
あることが判明した場合には、第二検査用配線３の、ソ
ース電極駆動線Ｙ１〜Ｙゎ との共通接続状態を解除す
るため、配線３と各駆動ＷＩ Ｙ ＋〜Ｙ、との間の接
続及び配線３による各駆動線Ｙ１〜Ｙｎ 間の相互接続
を断ち、配線５及び各ソース電極駆動線Ｙ１〜Ｙｎ と
の間が相互に電気的に絶縁状態となるようにし、しかる
後、パッドＡ、−Ｄ、間＋Ａ２ Ｄ２間。
・・・・・・の導通状態をチェックすることにより、ど
のソース電極駆動線がいずれかのゲート電極駆動線と短
絡状態にあるかを知ることができる。
のソース電極駆動線がいずれかのゲート電極駆動線と短
絡状態にあるかを知ることができる。
次に、各ソース電極駆動線Ｙ１〜Ｙｔｔ と基板との間
は短絡があるか否かを調べるため、第一検査用配線２の
一箇所を所定の電位に固定することにより全てのトラン
ジスタＴｌｌ〜Ｔｎ、ｌｌのゲート電位をそのトランジ
スタがオフするような電位に維持し、この状態で各パッ
ドＡ１〜Ａｎ とグランド配線４との間の導通をチェッ
クする。これにより、各ソース電極駆動線Ｙ、〜Ｙｎ
とグランドとの間の短絡の有無を知ることができる。
は短絡があるか否かを調べるため、第一検査用配線２の
一箇所を所定の電位に固定することにより全てのトラン
ジスタＴｌｌ〜Ｔｎ、ｌｌのゲート電位をそのトランジ
スタがオフするような電位に維持し、この状態で各パッ
ドＡ１〜Ａｎ とグランド配線４との間の導通をチェッ
クする。これにより、各ソース電極駆動線Ｙ、〜Ｙｎ
とグランドとの間の短絡の有無を知ることができる。
次に、第一検査用配線２とグランド配線４との間の導通
をチェックすることにより、いずれかのゲート電極駆動
線とグランド配線との間に短絡があるか否かをチェック
することができる。
をチェックすることにより、いずれかのゲート電極駆動
線とグランド配線との間に短絡があるか否かをチェック
することができる。
最後に、第一検査用配線２に、各トランジスタがオンと
なるような電位を与え、全てのトランジスタをオンとし
、この状態で、各ソース電極駆動線Ｙ＋−Ｙゎ とグラ
ンド配線４との間の導通状態をチェックすることにより
、コンデンサ０の短絡があるソース電極駆動線を特定す
ることができる。
なるような電位を与え、全てのトランジスタをオンとし
、この状態で、各ソース電極駆動線Ｙ＋−Ｙゎ とグラ
ンド配線４との間の導通状態をチェックすることにより
、コンデンサ０の短絡があるソース電極駆動線を特定す
ることができる。
伺、第一検査用配線２と各ゲート電極駆動線 ９ −
ＸＩ−Ｘｎ との接続は、上述の検査が終了した後切離
せばよい。
せばよい。
本発明によれば、上述の如く、配線を２層構造として２
本の検査用配線を追加しただけで、各電極駆動線の断線
、短絡等の障害を能率よく検査することができ、実際に
表示素子を配して半導体表示装置を組み立てる前に、ウ
ェハ一段階で重大な画面の欠陥を知ることができ、検査
が簡単となる優れた効果を奏する。
本の検査用配線を追加しただけで、各電極駆動線の断線
、短絡等の障害を能率よく検査することができ、実際に
表示素子を配して半導体表示装置を組み立てる前に、ウ
ェハ一段階で重大な画面の欠陥を知ることができ、検査
が簡単となる優れた効果を奏する。
図面は、本発明の半導体表示装置の配線パターンを示す
平面図である。 １・・・・・・半導体表示装置 ２・・・・・・第一検査用配線 ３・・・・・・第二検査用配線 ４・・・・・・グランド配線 Ｘ１〜Ｉｎ ・・・・・・ゲート電極駆動線Ｙ、−Ｙｌ
、・・・・・・ゲート電極駆動線Ｃ・・・・・・コンデ
ンサ １０− Ｔｌ＋７ ’Ｉ’ｎｎ・・・・・・ＭＯＳ）ランジスタ
ＡＩ ”Ａｎ ｔ Ｂｌ 〜Ｐｎ 、ｏｌ 〜０ｎｔＤ
１〜ＤｎｓＥ１〜Ｅｎ・・・・・・パッド以上 出願人 株式会社 第二精工舎 代理人 弁理士 最 上 務 −１１−
平面図である。 １・・・・・・半導体表示装置 ２・・・・・・第一検査用配線 ３・・・・・・第二検査用配線 ４・・・・・・グランド配線 Ｘ１〜Ｉｎ ・・・・・・ゲート電極駆動線Ｙ、−Ｙｌ
、・・・・・・ゲート電極駆動線Ｃ・・・・・・コンデ
ンサ １０− Ｔｌ＋７ ’Ｉ’ｎｎ・・・・・・ＭＯＳ）ランジスタ
ＡＩ ”Ａｎ ｔ Ｂｌ 〜Ｐｎ 、ｏｌ 〜０ｎｔＤ
１〜ＤｎｓＥ１〜Ｅｎ・・・・・・パッド以上 出願人 株式会社 第二精工舎 代理人 弁理士 最 上 務 −１１−
Claims (1)
- 半導体基板上にマトリクス状に配置された多数の表示素
子駆動用トランジスタの第一電極に接続される多数の第
一電極駆動線と、前記トランジスタの第二電極に接続さ
れる多数の第二電極駆動線とが配設されて成り、前記第
−及び前記第二電極駆動線に選択的に駆動信号を印加す
ることにより所望の表示素子駆動用トランジスタを選択
的に駆動する半導体表示装置において、前記第−電極駆
動線及び前記第二電極駆動線が第一層目に配設され、前
記第一電極駆動線の全ての一端部と接続されている第一
検査用配線と、前記第二電極駆動線の全ての一端部を接
続されている第二検査用配線とを備え、前記第−及び第
二検査用配線が第二層目に配設される多重配線構造とな
っていることを特徴とする半導体表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58173391A JPS6064378A (ja) | 1983-09-20 | 1983-09-20 | 半導体表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58173391A JPS6064378A (ja) | 1983-09-20 | 1983-09-20 | 半導体表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6064378A true JPS6064378A (ja) | 1985-04-12 |
| JPH0127425B2 JPH0127425B2 (ja) | 1989-05-29 |
Family
ID=15959529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58173391A Granted JPS6064378A (ja) | 1983-09-20 | 1983-09-20 | 半導体表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6064378A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0385525A (ja) * | 1989-08-29 | 1991-04-10 | Sharp Corp | マトリクス型表示装置 |
| US6677171B1 (en) | 1998-07-14 | 2004-01-13 | Sharp Kabushiki Kaisha | Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates |
-
1983
- 1983-09-20 JP JP58173391A patent/JPS6064378A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0385525A (ja) * | 1989-08-29 | 1991-04-10 | Sharp Corp | マトリクス型表示装置 |
| US6677171B1 (en) | 1998-07-14 | 2004-01-13 | Sharp Kabushiki Kaisha | Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0127425B2 (ja) | 1989-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6982568B2 (en) | Image display device having inspection terminal | |
| US6924875B2 (en) | Array substrate having diodes connected to signal lines, method of inspecting array substrate, and liquid crystal display | |
| US20130294003A1 (en) | Substrate for display and liquid crystal display utilizing the same | |
| JPH08101397A (ja) | 薄膜トランジスタ型液晶表示装置とその製造方法 | |
| US20020075419A1 (en) | Liquid crystal display device for testing signal line | |
| US9298055B2 (en) | Array substrate, method of disconnection inspecting gate lead wire and source lead wire in the array substrate, method of inspecting the array substrate, and liquid crystal display device | |
| TW445617B (en) | Semiconductor chip, semiconductor device package, probe card and package testing method | |
| US6909116B2 (en) | Semiconductor device | |
| CN110850651A (zh) | 显示面板和测试系统 | |
| JP2820233B2 (ja) | 表示装置の検査装置および検査方法 | |
| JP3381681B2 (ja) | 液晶表示装置およびその断線補修方法 | |
| JPH09329796A (ja) | 液晶表示基板 | |
| KR100806885B1 (ko) | 액정 표시 장치의 제조 방법 | |
| KR100576629B1 (ko) | 액정표시장치의 ｔｆｔ어레이 기판 및 그 검사방법 | |
| JP2713211B2 (ja) | 液晶表示パネル | |
| JP2004272028A (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| JPS6064378A (ja) | 半導体表示装置 | |
| JP3192236B2 (ja) | 電子映像装置 | |
| JP2005234492A (ja) | 表示装置用基板、液晶表示パネル及び液晶表示装置並びにリペア用配線の欠陥検査方法 | |
| KR100442305B1 (ko) | 어레이 기판 및 그 검사 방법 및 액정 표시 장치 | |
| JPH05333370A (ja) | アクティブマトリクス型液晶表示素子 | |
| KR100646777B1 (ko) | 정전기 보호 회로를 가지는 액정 표시 장치 및 정전기 보호 회로를 이용한 표시검사 방법 | |
| JP3268102B2 (ja) | アレイ基板 | |
| TW523595B (en) | Matrix substrate, its inspection method and liquid crystal display device | |
| JPH08262485A (ja) | 液晶表示装置 |