JPS6063951A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6063951A JPS6063951A JP58171992A JP17199283A JPS6063951A JP S6063951 A JPS6063951 A JP S6063951A JP 58171992 A JP58171992 A JP 58171992A JP 17199283 A JP17199283 A JP 17199283A JP S6063951 A JPS6063951 A JP S6063951A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- resin
- semiconductor device
- substrate
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体チップの電極端子をＣＣＢ法（Ｃｏｎ
ｔｒｏｌｌｅｄ Ｃｏ１１２ｐｓｅ Ｂｏｎｄｉｎｇ法
）にょシ基板上の電極端子に接合した後、樹脂により被
覆してなる構造の半導体装置及びその製法に関する。
ｔｒｏｌｌｅｄ Ｃｏ１１２ｐｓｅ Ｂｏｎｄｉｎｇ法
）にょシ基板上の電極端子に接合した後、樹脂により被
覆してなる構造の半導体装置及びその製法に関する。
このような構造の半導体装置が適用された基体的な一例
として、第１図に示す袂部断面構造図のように、液晶表
示素子の形成されたガラス基板上に、その液晶表示素子
を駆動する半導体チップを載置して一体形成したものが
知られている、即ち、ガラス基板１の上面に形成されに
電極端子２と、シリコン半導体からなる半導体チップ（
以下、Ｓｉデツプと称する）３の下面に形成された電極
端子４とを対向配置し、これらの′「［Ｌ極端−ｆ２，
４間をＣＣＢ法により形成されるはんだバンプ５によっ
て接合し、次にシリコンゲル昏の如き柔軟性を有する樹
脂６を、ガラス基板１とＳｉチップ３の空隙部に充填し
、さらに、Ｓ’チップ３の上及び側面を炭酸カルシウム
を混入したビスフェニール型の低膨張エポキシ系樹脂７
により被覆した構造となっていゐ。
として、第１図に示す袂部断面構造図のように、液晶表
示素子の形成されたガラス基板上に、その液晶表示素子
を駆動する半導体チップを載置して一体形成したものが
知られている、即ち、ガラス基板１の上面に形成されに
電極端子２と、シリコン半導体からなる半導体チップ（
以下、Ｓｉデツプと称する）３の下面に形成された電極
端子４とを対向配置し、これらの′「［Ｌ極端−ｆ２，
４間をＣＣＢ法により形成されるはんだバンプ５によっ
て接合し、次にシリコンゲル昏の如き柔軟性を有する樹
脂６を、ガラス基板１とＳｉチップ３の空隙部に充填し
、さらに、Ｓ’チップ３の上及び側面を炭酸カルシウム
を混入したビスフェニール型の低膨張エポキシ系樹脂７
により被覆した構造となっていゐ。
ところが、上述構造の半導体装置について、−４０Ｃ→
１００Ｃの温度条件で温度サイクル試験を行ったところ
、被覆のないもの（以下、裸チップと称する）よシも耐
熱疲労性がかなシ劣るという結果が得られた。そこで、
その原因を実験等によシ検討した結果、（１）樹脂材料
、（２）樹脂被覆構造、及び（３）はんだバンプ構造の
３点について、次に述べるような欠点があることが判っ
た。
１００Ｃの温度条件で温度サイクル試験を行ったところ
、被覆のないもの（以下、裸チップと称する）よシも耐
熱疲労性がかなシ劣るという結果が得られた。そこで、
その原因を実験等によシ検討した結果、（１）樹脂材料
、（２）樹脂被覆構造、及び（３）はんだバンプ構造の
３点について、次に述べるような欠点があることが判っ
た。
即ち、炭酸カルシウム粉をエポキシ樹脂に混入すると、
膨張係数を大きく下げることができす。
膨張係数を大きく下げることができす。
が、Ｓｉチップやガラス基板に比較するとまだ犬である
こと、しかも炭酸カルシウムの混入率を増すと樹脂の硬
度が増大することがら、必らずしも耐熱疲労性は向上し
ない。
こと、しかも炭酸カルシウムの混入率を増すと樹脂の硬
度が増大することがら、必らずしも耐熱疲労性は向上し
ない。
また、低膨張エポキシ樹脂を用いた樹脂被覆の形状、及
びはんだバンプの形状に関する応力分布、特に応力集中
及びはんだバングの柔軟性は、耐熱疲労性に大きく影響
する。
びはんだバンプの形状に関する応力分布、特に応力集中
及びはんだバングの柔軟性は、耐熱疲労性に大きく影響
する。
本発明の目的は、耐熱疲労性を向上させることができる
被覆樹脂の材料、被覆の形状、及びはんだバンプの形状
を有してなる半導体装置及びその製法を提供することに
ある。
被覆樹脂の材料、被覆の形状、及びはんだバンプの形状
を有してなる半導体装置及びその製法を提供することに
ある。
本発明は、被覆樹脂はエポキシ樹脂を主材料とし、これ
にエポキシ樹脂よルも小さい熱膨張係数を有する無機材
料からなる第１の粉粒体、及び弾性材料からなる第２の
粉粒体を少なくとも混入したものとし、 また、半導体チップ上面の被覆厚は機械的保護及び耐湿
性保持から許容される範囲で可及的に最小化し、且つ前
記半導体チップ周辺の基板上面に形成する樹脂被覆の幅
は、その幅方向の半導体チップ幅の１倍以上１．５倍以
下とし、 さらに、はんだバングの形状は円柱型又はっづみ型に形
成することによって、耐熱疲労性を向上させようとする
ものである。
にエポキシ樹脂よルも小さい熱膨張係数を有する無機材
料からなる第１の粉粒体、及び弾性材料からなる第２の
粉粒体を少なくとも混入したものとし、 また、半導体チップ上面の被覆厚は機械的保護及び耐湿
性保持から許容される範囲で可及的に最小化し、且つ前
記半導体チップ周辺の基板上面に形成する樹脂被覆の幅
は、その幅方向の半導体チップ幅の１倍以上１．５倍以
下とし、 さらに、はんだバングの形状は円柱型又はっづみ型に形
成することによって、耐熱疲労性を向上させようとする
ものである。
以下、本発明を実施例に基づいて説明する。
まず、本発明の被覆樹脂材料について説明する。
エポキシ樹脂の熱膨張係数α８ｏは約１００ Ｘ １０
’−”／Ｃであり、半導体チップ、例えば８４チツプの
熱膨張係数α、、 ｉ ３ Ｘ １０−’ ／Ｃや、基
板、例えばガラス基板のソーダガラスの熱膨張係数αＧ
；９．３３Ｘ１０−６／［に比べて大きい。一般に、耐
熱疲労性を向上させるには、熱膨張係数が半導体チップ
や基板のそれに近い被覆樹脂を適用することが望ましい
。
’−”／Ｃであり、半導体チップ、例えば８４チツプの
熱膨張係数α、、 ｉ ３ Ｘ １０−’ ／Ｃや、基
板、例えばガラス基板のソーダガラスの熱膨張係数αＧ
；９．３３Ｘ１０−６／［に比べて大きい。一般に、耐
熱疲労性を向上させるには、熱膨張係数が半導体チップ
や基板のそれに近い被覆樹脂を適用することが望ましい
。
そこで、エポキシ樹脂に炭酸カルシウムや石英粉等の如
き、熱膨張係数の小さな無機材料（以下、低膨張化拐と
称する）を混入して低膨張化するようにしている。例え
ば、体積にして５０チの石英粉を混入すると、熱膨張係
数α８は約２５Ｘ１０”’／Ｃに低下する。しかし、混
入率を高くするにしたがって樹脂の粘度が高くなり、流
動性が低下する、流動性が低下すると、被覆工程におい
て、はんだパンダ周囲の空隙部に樹脂が侵入しにくくな
って、空隙部が残ったり、基板との密着性が低したり、
被覆の作業性が低ドするという問題が生ずる。この結果
、逆に耐熱疲労性及び耐湿性が低下してしまうことがあ
る。また、混入率を高くすると樹脂の柔軟性が低下して
、基板との接着部に応力が集中するため、この応力によ
シガラス等の基板が破損されてしまうことがある。
き、熱膨張係数の小さな無機材料（以下、低膨張化拐と
称する）を混入して低膨張化するようにしている。例え
ば、体積にして５０チの石英粉を混入すると、熱膨張係
数α８は約２５Ｘ１０”’／Ｃに低下する。しかし、混
入率を高くするにしたがって樹脂の粘度が高くなり、流
動性が低下する、流動性が低下すると、被覆工程におい
て、はんだパンダ周囲の空隙部に樹脂が侵入しにくくな
って、空隙部が残ったり、基板との密着性が低したり、
被覆の作業性が低ドするという問題が生ずる。この結果
、逆に耐熱疲労性及び耐湿性が低下してしまうことがあ
る。また、混入率を高くすると樹脂の柔軟性が低下して
、基板との接着部に応力が集中するため、この応力によ
シガラス等の基板が破損されてしまうことがある。
したがって、単に低膨張化材を混入して低膨張化するだ
けでは、耐熱疲労性の向上に一定の限度があるため、さ
らにその流動性及び柔軟性を改善する必要がある。
けでは、耐熱疲労性の向上に一定の限度があるため、さ
らにその流動性及び柔軟性を改善する必要がある。
そこで、本発明は低膨張化材に加えて粒状の弾性材料、
例えばポリブタジェンやシリコン等のゴム粒子を分散混
入し、これによって柔軟性及び流動性を向上させようと
するものである。つまり、被覆樹脂内のゴム粒子は応力
緩衝材として作用するので柔軟性が向上して応力集中や
歪が緩和されることから、これによって耐熱疲労性を向
上させようとするものである。また、粒状のゴム粒子の
作用によって流動性を向上させようとするものである。
例えばポリブタジェンやシリコン等のゴム粒子を分散混
入し、これによって柔軟性及び流動性を向上させようと
するものである。つまり、被覆樹脂内のゴム粒子は応力
緩衝材として作用するので柔軟性が向上して応力集中や
歪が緩和されることから、これによって耐熱疲労性を向
上させようとするものである。また、粒状のゴム粒子の
作用によって流動性を向上させようとするものである。
しかし、後述するように、ゴム粒子の混入率にも最適な
範囲がある。例えば、粒径１μｍレベルのポリプタジエ
７ （ＣＴＢＮ １３００Ｘ９）からなるゴム粒子を混
入した場合、エポキシ樹脂に対するゴム粒子の重量比を
１００対２０以上（以下、重量部又は単に部と称し、例
えば２０部以上と表現する）にすると、ゴム粒子の分散
が不均一になってしまうとともに、ポリブタジェンの熱
膨張係数αｐＨは約５ｏｘｔｏ−’／Ｃと大きいので、
混入後の被堕樹脂の熱膨張係数α翼が犬となってまい、
耐熱疲労性を低下させる原因となるのである。また、流
動性向上の効果にあっても、飽和現象があるので大幅向
上は期待できない。
範囲がある。例えば、粒径１μｍレベルのポリプタジエ
７ （ＣＴＢＮ １３００Ｘ９）からなるゴム粒子を混
入した場合、エポキシ樹脂に対するゴム粒子の重量比を
１００対２０以上（以下、重量部又は単に部と称し、例
えば２０部以上と表現する）にすると、ゴム粒子の分散
が不均一になってしまうとともに、ポリブタジェンの熱
膨張係数αｐＨは約５ｏｘｔｏ−’／Ｃと大きいので、
混入後の被堕樹脂の熱膨張係数α翼が犬となってまい、
耐熱疲労性を低下させる原因となるのである。また、流
動性向上の効果にあっても、飽和現象があるので大幅向
上は期待できない。
これらのことを、実施例を用いて行なった実験結果に基
づいて説明する。第１表に、エポキシ樹脂（ＥＰ−８２
８）を主材料とし、粒径約１μｍのジシアンの均一な４
粒子を緩衝材とし、それらの混入率の異なる種々の樹脂
により被覆した半導体装置を試料として、前述と同一の
温度サイクル試験を行なった判定結果を示す。なお、基
板、半導体チップ及びはんだバンプは第１図図示と同一
構成のものとし、判定は、樹脂被覆を施さない裸チップ
のものに比較して、早いサイクルにて故障に至った試料
を不合格としてＸ印で示し、合格したものについては故
障率を基準に、優れている順に○。
づいて説明する。第１表に、エポキシ樹脂（ＥＰ−８２
８）を主材料とし、粒径約１μｍのジシアンの均一な４
粒子を緩衝材とし、それらの混入率の異なる種々の樹脂
により被覆した半導体装置を試料として、前述と同一の
温度サイクル試験を行なった判定結果を示す。なお、基
板、半導体チップ及びはんだバンプは第１図図示と同一
構成のものとし、判定は、樹脂被覆を施さない裸チップ
のものに比較して、早いサイクルにて故障に至った試料
を不合格としてＸ印で示し、合格したものについては故
障率を基準に、優れている順に○。
Δ印で示した。故障率の一例として、第２図（Ａ）に石
英粉の混入率を３５体ＩＲ％に固定し、ポリブタジェン
ゴム粒子の混入率を変化させた場合を、第２図（Ｂ）に
ポリブタジェンゴム粒子の混入率を１０部に固定し、石
英粉の混入率を変化させた場合を、それぞれ示す。なお
、第２図（Ａ）、（Ｂ）図中実線で示したものは、１サ
イクル／工時間の温度サイクル試験を９００サイクル行
なった例であシ、図中点線で示したものは同様に５００
サイクルの例である。
英粉の混入率を３５体ＩＲ％に固定し、ポリブタジェン
ゴム粒子の混入率を変化させた場合を、第２図（Ｂ）に
ポリブタジェンゴム粒子の混入率を１０部に固定し、石
英粉の混入率を変化させた場合を、それぞれ示す。なお
、第２図（Ａ）、（Ｂ）図中実線で示したものは、１サ
イクル／工時間の温度サイクル試験を９００サイクル行
なった例であシ、図中点線で示したものは同様に５００
サイクルの例である。
また、被覆樹脂には硬化温度を低くするだめの添加剤、
例えば硬化促進剤としてインダゾル（２Ｐ４ＭＨｚ）を
５重量％、硬化剤としてジシアンアミドを１００重量％
シランカップリング剤（Ａ−１８７）を２重量％等を混
入し、硬化温度１３０Ｃ１硬化温度１時間として基板の
熱的影響を避けるようにした。
例えば硬化促進剤としてインダゾル（２Ｐ４ＭＨｚ）を
５重量％、硬化剤としてジシアンアミドを１００重量％
シランカップリング剤（Ａ−１８７）を２重量％等を混
入し、硬化温度１３０Ｃ１硬化温度１時間として基板の
熱的影響を避けるようにした。
第 １ 表
第１表に示す判定結果から、低膨張化材と緩衝拐の混入
効果について考察する。まず、ポリブタジェンの混入率
が０部、即ち石英粉のみを混入した試料は、全て裸チッ
プのものよシ悪い判定結果となっているが、樹脂被覆さ
れた試料相互間で定量的に比較すると、石英粉の混入率
を高めるにしたがい熱疲労寿命が増大されるということ
を実験で確認している、但し、石英粉の混入により流動
性が低下して、Ｓｉテップ３下とはんだバンプ５の周囲
への浸透が悪くなるので、この点からみて、石英粉の混
入率は６０体積チが限界である。
効果について考察する。まず、ポリブタジェンの混入率
が０部、即ち石英粉のみを混入した試料は、全て裸チッ
プのものよシ悪い判定結果となっているが、樹脂被覆さ
れた試料相互間で定量的に比較すると、石英粉の混入率
を高めるにしたがい熱疲労寿命が増大されるということ
を実験で確認している、但し、石英粉の混入により流動
性が低下して、Ｓｉテップ３下とはんだバンプ５の周囲
への浸透が悪くなるので、この点からみて、石英粉の混
入率は６０体積チが限界である。
一方、ポリブタジェンは若干混入するだけで、第２図（
Ａ）に示すように、急激に故障率が低下されておシ、緩
衝材及び流動化材としての効果が顕著に表われ、耐熱疲
労性において裸チップよシも優れた特性が得られた。但
し、ポリブタジェン混入率を高くすると、前述したよう
に、その分散が不均一となシ、耐熱疲労性が低下する。
Ａ）に示すように、急激に故障率が低下されておシ、緩
衝材及び流動化材としての効果が顕著に表われ、耐熱疲
労性において裸チップよシも優れた特性が得られた。但
し、ポリブタジェン混入率を高くすると、前述したよう
に、その分散が不均一となシ、耐熱疲労性が低下する。
これらのこと及び第１表から、石英粉の混入率は３０〜
５５体積チ、ポリブタジェンゴム粒子の混入率は１〜２
０部の範囲に選定することによシ、裸チップよシも優れ
た耐熱疲労性のものとすることができる。例えば、石英
粉５０体積チ、ポリブタジェン５部を混入したものの耐
熱疲労性（寿命）は、裸チップの３倍以上であム信頼性
が大幅に向上された。
５５体積チ、ポリブタジェンゴム粒子の混入率は１〜２
０部の範囲に選定することによシ、裸チップよシも優れ
た耐熱疲労性のものとすることができる。例えば、石英
粉５０体積チ、ポリブタジェン５部を混入したものの耐
熱疲労性（寿命）は、裸チップの３倍以上であム信頼性
が大幅に向上された。
なお、低膨張化材としては石英の他、炭酸カルシウム、
炭化シリコン、窒化シリコン、又は酸化ベリリウム混入
の炭化シリコン等の如き、いわゆる熱膨張係数の小さな
無機材料が適用可能であシ、同一の効果が得られる。こ
の低膨張化材の粒径にあっても、上記実施例の１μｍ限
られるものではない。
炭化シリコン、窒化シリコン、又は酸化ベリリウム混入
の炭化シリコン等の如き、いわゆる熱膨張係数の小さな
無機材料が適用可能であシ、同一の効果が得られる。こ
の低膨張化材の粒径にあっても、上記実施例の１μｍ限
られるものではない。
また、弾性材としてはポリブタジェンゴム粒子の他、シ
リコンゴム粒子等の如き、いわゆる弾性の大きなゴム粒
子が適用可能であシ、その粒径にあっても、１μｍに限
られるものではない。
リコンゴム粒子等の如き、いわゆる弾性の大きなゴム粒
子が適用可能であシ、その粒径にあっても、１μｍに限
られるものではない。
次に、樹脂被覆の形状について説明する。
前述したように、石英粉等の低膨張化材を混入しても、
エポキシ樹脂の熱膨張係数αＢはソーダガラスや半導体
チップに比べてまだ大きな値である。そして、それらの
部材間の熱膨張量の差によシ生ずる応力によって半導体
チップ、はんだバンプ、ガラス基板、又はそれら部材の
接続部が破損されるのである。実験によると、はんだバ
ンプと半導体チップとの接続部が、繰シ返し応力に対し
て最も弱いことが判った。
エポキシ樹脂の熱膨張係数αＢはソーダガラスや半導体
チップに比べてまだ大きな値である。そして、それらの
部材間の熱膨張量の差によシ生ずる応力によって半導体
チップ、はんだバンプ、ガラス基板、又はそれら部材の
接続部が破損されるのである。実験によると、はんだバ
ンプと半導体チップとの接続部が、繰シ返し応力に対し
て最も弱いことが判った。
そこで、その接続部に発生する応力を低減することがで
きる樹脂被覆の形状、即ち、半導体チップ上面の被覆厚
みと、半導体チップ周辺部の被覆幅について、有限要素
法にょ請求めた８即ち、半導体チップ上面の被覆厚みｔ
調としたとき、はんだバンプと半導体チップの接続部に
かかる最大応力（破損に関係する引張応力）をめ、第３
図（Ａ）に裸チップにおける最太引張応カに対する比率
として示した。なお、第３図（Ｂ）。
きる樹脂被覆の形状、即ち、半導体チップ上面の被覆厚
みと、半導体チップ周辺部の被覆幅について、有限要素
法にょ請求めた８即ち、半導体チップ上面の被覆厚みｔ
調としたとき、はんだバンプと半導体チップの接続部に
かかる最大応力（破損に関係する引張応力）をめ、第３
図（Ａ）に裸チップにおける最太引張応カに対する比率
として示した。なお、第３図（Ｂ）。
（Ｃ）に示すように、ガラス基板１、半導体チップ３は
６ｍｓ角の８１チツプ、はんだバンプ５は球欠体形状の
ものとし、樹脂被覆７は全体幅りを１５ｗ角一定とした
ものをモデルとし、図示矢印９の方向の最大応力をめた
ものである。矢印９の位置における応力は、温度が室温
（２０ｃ）から１００Ｃに変化したときは引張応力とな
り、室温（２０ｔｌ’）から−４０ｃに変化したときは
圧縮応力になる。また、樹脂はエポキシ樹脂に石英粉の
みを混入した流動性の劣るものとし、基板１とチップ３
との間に空ＰＪ８が生じたものをモデルとした。
６ｍｓ角の８１チツプ、はんだバンプ５は球欠体形状の
ものとし、樹脂被覆７は全体幅りを１５ｗ角一定とした
ものをモデルとし、図示矢印９の方向の最大応力をめた
ものである。矢印９の位置における応力は、温度が室温
（２０ｃ）から１００Ｃに変化したときは引張応力とな
り、室温（２０ｔｌ’）から−４０ｃに変化したときは
圧縮応力になる。また、樹脂はエポキシ樹脂に石英粉の
みを混入した流動性の劣るものとし、基板１とチップ３
との間に空ＰＪ８が生じたものをモデルとした。
第３図（Ａ）から明らかなように、被覆厚みｔが増すに
つれて、半導体チップ３とはんだバンプ５の接続部にか
かる最大引張応力が大きくなることから、被覆厚みｔは
薄いほどよいということになるが、機械的保護及び耐湿
性保持から許容最小厚みが制限され、ｔは１±０．５鱈
の範囲で選定することが望ましい。
つれて、半導体チップ３とはんだバンプ５の接続部にか
かる最大引張応力が大きくなることから、被覆厚みｔは
薄いほどよいということになるが、機械的保護及び耐湿
性保持から許容最小厚みが制限され、ｔは１±０．５鱈
の範囲で選定することが望ましい。
一方、第４図（Ａ）に半導体チップの周辺に形成される
樹脂被覆の幅と、前記接続部にかかる最大応力との関係
を示す。なお、モデルは第４図（Ｂ）、（Ｃ）に示すよ
うに第３図（Ｂ）、（Ｃ）と同様のもので１あり、被覆
厚みｔを１．５ ｔｒａｍ一定、半導体チップ３の幅を
２ａ、半導体チップ端縁から被覆外縁までの寸法、即ち
半導体チップ周辺域に形成される被覆の幅をｔとした。
樹脂被覆の幅と、前記接続部にかかる最大応力との関係
を示す。なお、モデルは第４図（Ｂ）、（Ｃ）に示すよ
うに第３図（Ｂ）、（Ｃ）と同様のもので１あり、被覆
厚みｔを１．５ ｔｒａｍ一定、半導体チップ３の幅を
２ａ、半導体チップ端縁から被覆外縁までの寸法、即ち
半導体チップ周辺域に形成される被覆の幅をｔとした。
第４図（Ａ）に示すように、ｔｌａが増すにつれて最大
引張応力が減少するｉ頃向にある。このことは、周辺域
の被覆幅ｔが広くなると、被覆幅ｔの中心（図示Ｂ、Ｂ
’ ）よシ内側の被覆が温度上昇時に内側方向に伸び、
これによって半導体チップ３に対して圧縮方向に応力が
作用すると考えられる。なお、このことは計算によって
確認している。
引張応力が減少するｉ頃向にある。このことは、周辺域
の被覆幅ｔが広くなると、被覆幅ｔの中心（図示Ｂ、Ｂ
’ ）よシ内側の被覆が温度上昇時に内側方向に伸び、
これによって半導体チップ３に対して圧縮方向に応力が
作用すると考えられる。なお、このことは計算によって
確認している。
したがって、ｔｌａを犬にすれば最大引張応力を減少す
ることができる。即ち、被覆樹脂の熱膨張係数が犬であ
っても、被覆形状を適切なものとすることによジ、裸チ
ップのものよりも耐熱疲労性を向上させることができる
。しかし、’／ａ≧３、・０以上にしても、最大引張応
力の低減効果が小さくなる反面、ガラス基板１と樹脂被
覆７との接合部のガラス破損が起こりやすくなること、
及び樹脂被覆１４全体の面積的制限を考慮すると、ｔｌ
ａは２〜３が望ましい範囲である。因に、最適な形状の
一例を示せば、半導体チップ上面の被覆厚みｔは０．５
ｐｍ、 ｔｌ ａは２となる。
ることができる。即ち、被覆樹脂の熱膨張係数が犬であ
っても、被覆形状を適切なものとすることによジ、裸チ
ップのものよりも耐熱疲労性を向上させることができる
。しかし、’／ａ≧３、・０以上にしても、最大引張応
力の低減効果が小さくなる反面、ガラス基板１と樹脂被
覆７との接合部のガラス破損が起こりやすくなること、
及び樹脂被覆１４全体の面積的制限を考慮すると、ｔｌ
ａは２〜３が望ましい範囲である。因に、最適な形状の
一例を示せば、半導体チップ上面の被覆厚みｔは０．５
ｐｍ、 ｔｌ ａは２となる。
次に、はんだバンプの形状について説明する。
上述した被覆樹脂材料及び被覆形状についての実施例で
は、はんだバンプの形状が球欠体の場合として説明した
が、樹脂の変形に追従できるはんだバンブ形状、又はは
んだバンプにかかる応力を低減できる形状にすれば、耐
熱疲労性は飛躍的に向上される筈である。
は、はんだバンプの形状が球欠体の場合として説明した
が、樹脂の変形に追従できるはんだバンブ形状、又はは
んだバンプにかかる応力を低減できる形状にすれば、耐
熱疲労性は飛躍的に向上される筈である。
そこで、はんだバンプの形状を第５図（Ａ）〜（Ｄ）に
示す形状に形成し、熱疲労寿命と機械的強度とを実験的
にめた。なお、第５図（Ａ）〜（Ｄ）に示すはんだバン
プは全て同一体積とし、ＣＣＢ法において半導体チップ
と基板との間隙寸法を変えることによって、はんだバン
プの高さ及び中央部の径すを変えた。
示す形状に形成し、熱疲労寿命と機械的強度とを実験的
にめた。なお、第５図（Ａ）〜（Ｄ）に示すはんだバン
プは全て同一体積とし、ＣＣＢ法において半導体チップ
と基板との間隙寸法を変えることによって、はんだバン
プの高さ及び中央部の径すを変えた。
第６図は上述のように形成されたけんだノ（ンプを有す
る裸チップに対し、縦横の強制歪を与えたとき、熱疲労
寿命及び機械的強度がどのようになるかを示した線図で
ある。同図において、横軸にはんだバンプの中央の径す
と端子径Ｃの比ｂ／Ｃをとシ、縦軸に第５図（Ｄ）に示
す球欠体型の熱疲労寿命を１とし、これに対する各形状
の熱疲労寿命を比で示すとともに、同様に圧縮強度又は
引張強度からなる機械的強度の比で示した。
る裸チップに対し、縦横の強制歪を与えたとき、熱疲労
寿命及び機械的強度がどのようになるかを示した線図で
ある。同図において、横軸にはんだバンプの中央の径す
と端子径Ｃの比ｂ／Ｃをとシ、縦軸に第５図（Ｄ）に示
す球欠体型の熱疲労寿命を１とし、これに対する各形状
の熱疲労寿命を比で示すとともに、同様に圧縮強度又は
引張強度からなる機械的強度の比で示した。
第６図図示曲１（Ｉ）に示すように、熱疲労寿命特性は
、ｂ／Ｃが犬になるｔｌど、即ぢ球欠体形状になるほど
急激に悪くなることが判る。このことは、はんだバンブ
内の応力分布がその形状によって大きく異なっているた
めである。即ち、第５図（Ａ）、（Ｂ）に示したｂ／Ｃ
〈１のい６ゆるつづみ型のはんだバンプにかかる応力を
有限要素法によりめたところ、第７図（Ａ′）に示す分
布となることが判った。同図において、矢印は各区画領
域における応力の方向とその大きさを表わしており、応
力はほぼ一様に分布していることが判る。
、ｂ／Ｃが犬になるｔｌど、即ぢ球欠体形状になるほど
急激に悪くなることが判る。このことは、はんだバンブ
内の応力分布がその形状によって大きく異なっているた
めである。即ち、第５図（Ａ）、（Ｂ）に示したｂ／Ｃ
〈１のい６ゆるつづみ型のはんだバンプにかかる応力を
有限要素法によりめたところ、第７図（Ａ′）に示す分
布となることが判った。同図において、矢印は各区画領
域における応力の方向とその大きさを表わしており、応
力はほぼ一様に分布していることが判る。
これに対し、第５図（Ｄ）に示したｂ／Ｃ）１の球欠体
型のはんだバンプの場合は、第７図（Ｂ）に示す応力分
布となり、両端の接合界面部に応力が集中し、この部分
から熱疲労破断が発生する。
型のはんだバンプの場合は、第７図（Ｂ）に示す応力分
布となり、両端の接合界面部に応力が集中し、この部分
から熱疲労破断が発生する。
また、はんだバンプの高さが犬になるつづみ型のものに
あっては、一定量の変形に対して歪は相対的に小さくな
ることから、熱疲労寿命が向上されるのである。しかし
、ｂ／Ｃをさらに小さくした極端なつづみ型にすると、
応力が中央部に集中するようになるのと、第６図図中曲
線（Ｉｔ）で示す機械的強度が低下するので、はんだノ
（ンプが破断してしまうことから、熱疲労寿命の増大が
おさえられてしまう。
あっては、一定量の変形に対して歪は相対的に小さくな
ることから、熱疲労寿命が向上されるのである。しかし
、ｂ／Ｃをさらに小さくした極端なつづみ型にすると、
応力が中央部に集中するようになるのと、第６図図中曲
線（Ｉｔ）で示す機械的強度が低下するので、はんだノ
（ンプが破断してしまうことから、熱疲労寿命の増大が
おさえられてしまう。
従ッテ、はんだバンプの形状は少なくともｂ／ｃ＝１の
円柱型とし、好ましくは０．５≦ｂ／Ｃ＜１の範囲のつ
づみをとするのがよい。
円柱型とし、好ましくは０．５≦ｂ／Ｃ＜１の範囲のつ
づみをとするのがよい。
ところで、上述は採チップのものであるが、樹脂被覆を
施したものの場合は、樹脂の熱膨張係数が犬であること
から、はんだ／＜ンプの形状としては大きな変形量に対
して追従できるものが望ましい。この点についても、つ
づみ壓は高さが大きいことから、前述したように、一定
変形量に対し相対的に歪が小さくなるので望ましいこと
になる。
施したものの場合は、樹脂の熱膨張係数が犬であること
から、はんだ／＜ンプの形状としては大きな変形量に対
して追従できるものが望ましい。この点についても、つ
づみ壓は高さが大きいことから、前述したように、一定
変形量に対し相対的に歪が小さくなるので望ましいこと
になる。
例えば、第８図（人）に示すように、はんだ／くンプ１
０はりづみ型のものとし、低膨張化エポキシ樹脂からな
る樹脂被覆１１を施した場合、はんだバンプ１０に作用
する変形応力は、同図（Ｂ）の矢印１２．１３に示す縦
・横両方向に作用する。
０はりづみ型のものとし、低膨張化エポキシ樹脂からな
る樹脂被覆１１を施した場合、はんだバンプ１０に作用
する変形応力は、同図（Ｂ）の矢印１２．１３に示す縦
・横両方向に作用する。
第８図（Ａ）、（Ｂ）図示のものにおいて、ガラス基板
１の熱膨張係数をα、、５ｉチップ３の熱膨張係数をα
１、樹脂被覆１１の熱膨張係数をα１、横方向最大変形
量をΔム、縦方向最大変形量をΔｔ、、ｌチップ３の１
辺を２ａ、はんだバンプ１０の高さをり、せん断歪をｒ
、軸方向−歪をε、温度変化量をΔＴ、定数をに１．に
２゜Ａ１合計歪をＥ１熱疲労寿命をＮｔとすると、次式
（１）〜（５）が成立する。
１の熱膨張係数をα、、５ｉチップ３の熱膨張係数をα
１、樹脂被覆１１の熱膨張係数をα１、横方向最大変形
量をΔム、縦方向最大変形量をΔｔ、、ｌチップ３の１
辺を２ａ、はんだバンプ１０の高さをり、せん断歪をｒ
、軸方向−歪をε、温度変化量をΔＴ、定数をに１．に
２゜Ａ１合計歪をＥ１熱疲労寿命をＮｔとすると、次式
（１）〜（５）が成立する。
ΔＡｘ ＝ａ （”ｇ ｄｇ＋）ΔＴ −（１）Δｔア
＝ｌ１ｇｌ ΔＴ ・・・（２）これらの式から、はん
だノ（ンプの高さｈが犬であれは、樹脂被覆の熱膨張に
よって生ずるΔｔＸ １ΔＬアに対し、歪γ、Ｃは小さ
くなる。
＝ｌ１ｇｌ ΔＴ ・・・（２）これらの式から、はん
だノ（ンプの高さｈが犬であれは、樹脂被覆の熱膨張に
よって生ずるΔｔＸ １ΔＬアに対し、歪γ、Ｃは小さ
くなる。
したがって、つづみ型のはんだ）（ンプとするこ。
とによシ、はんだ）（／プ高さｈが犬であること７５＼
ら歪が小さくなシ、シかも応力集中が緩和されることか
ら、はんだバングと半導体チップとの接合部の破損が低
減されて、耐熱疲労性が著るしく向上するという効果が
ある。
ら歪が小さくなシ、シかも応力集中が緩和されることか
ら、はんだバングと半導体チップとの接合部の破損が低
減されて、耐熱疲労性が著るしく向上するという効果が
ある。
なお、はんだの熱膨張係数は約２５Ｘ１０”６／Ｃ程度
であシ、低膨張化エポキシ樹脂と同等であることから、
はんだバンプ自体が樹脂被覆によって拘束されることは
少ない。
であシ、低膨張化エポキシ樹脂と同等であることから、
はんだバンプ自体が樹脂被覆によって拘束されることは
少ない。
以上、本発明の被覆樹脂材料、被覆形状、及びはんだバ
ンプ形状をそれぞれ個別に適用した実施例について説明
したが、それらの実施例を組み合わせることによって、
一層耐熱疲労特性に優れたものとすることができること
は言うまでもない。
ンプ形状をそれぞれ個別に適用した実施例について説明
したが、それらの実施例を組み合わせることによって、
一層耐熱疲労特性に優れたものとすることができること
は言うまでもない。
なお、半導体チップの半導体素子が形成されている面は
、はんだバンプが接合されている面であるが、一般にこ
の面には８１０２又はポリイミドなどの薄膜によシ保勲
されている。しかし、はんだバンプが接合される部分は
それらの薄膜が形成さｊしていないため、耐湿性の問題
について考察する。一般に知られているＤ Ｉ Ｐ （
Ｄｕａｌ Ｊｎｌｉｎｅは、リードフレームのタブ上に
Ｓｉチップが接続され、素子側の端子はアルミニウム（
Ａｔ）線を超音波ボンディング法によｐ接続し、その全
体を樹脂モールドした構造となっている。ところが、リ
ード線と樹脂の界面を伝わって水分が侵入し、さらにＡ
ｔ線にまで伝わってＡｔ線を腐食したυ、Ａｔ線と素子
の接合界面を腐食させて断線等の故障が発生していた。
、はんだバンプが接合されている面であるが、一般にこ
の面には８１０２又はポリイミドなどの薄膜によシ保勲
されている。しかし、はんだバンプが接合される部分は
それらの薄膜が形成さｊしていないため、耐湿性の問題
について考察する。一般に知られているＤ Ｉ Ｐ （
Ｄｕａｌ Ｊｎｌｉｎｅは、リードフレームのタブ上に
Ｓｉチップが接続され、素子側の端子はアルミニウム（
Ａｔ）線を超音波ボンディング法によｐ接続し、その全
体を樹脂モールドした構造となっている。ところが、リ
ード線と樹脂の界面を伝わって水分が侵入し、さらにＡ
ｔ線にまで伝わってＡｔ線を腐食したυ、Ａｔ線と素子
の接合界面を腐食させて断線等の故障が発生していた。
しかし、本発明に係るＣＣＤ法により形成場れた構造の
樹脂被覆されたものによれは、樹脂被覆部分に上記ＤＩ
Ｐのリードの如き引出し線が無いこと、半導体チップ周
囲の被覆幅が大きいのでガラス基板と樹脂の界面から水
分は侵入しにくいこと、及びはんだ（Ｐｂ−５’１．４
８ｎ、 Ｐｂ −６０＄８０）はＡ４線に比べて耐食性
に優れていることなどから、総じて耐湿性に優れている
と言うことができる。
樹脂被覆されたものによれは、樹脂被覆部分に上記ＤＩ
Ｐのリードの如き引出し線が無いこと、半導体チップ周
囲の被覆幅が大きいのでガラス基板と樹脂の界面から水
分は侵入しにくいこと、及びはんだ（Ｐｂ−５’１．４
８ｎ、 Ｐｂ −６０＄８０）はＡ４線に比べて耐食性
に優れていることなどから、総じて耐湿性に優れている
と言うことができる。
さらに、厳しく耐湿性を要求される場合には、第９図に
示すように、柔軟なシリコンゲル１４を土道＆キ・ツブ
１の丁ｒネ倫φ入９妨鴬層焙布宥輔である５シリコンゲ
ル１４は柔軟なことからはんだバンプ５表面、ガラス基
板１表面及び半導体チップ３表面との馴じみが良く、水
分の侵入を阻止することができる。しかし、シリコンゲ
ル１４の熱膨張係数は約１００ Ｘ １０ ”” ／［
と大きいので、はんだバンプ５の表面を薄く被覆する程
度が望ましい。また、樹脂被覆１１とガラス基板１との
界面に防湿効果を有するアクリル樹脂膜１５を予め薄く
コーティングしておくと、ガラス割れを防止することが
できる。
示すように、柔軟なシリコンゲル１４を土道＆キ・ツブ
１の丁ｒネ倫φ入９妨鴬層焙布宥輔である５シリコンゲ
ル１４は柔軟なことからはんだバンプ５表面、ガラス基
板１表面及び半導体チップ３表面との馴じみが良く、水
分の侵入を阻止することができる。しかし、シリコンゲ
ル１４の熱膨張係数は約１００ Ｘ １０ ”” ／［
と大きいので、はんだバンプ５の表面を薄く被覆する程
度が望ましい。また、樹脂被覆１１とガラス基板１との
界面に防湿効果を有するアクリル樹脂膜１５を予め薄く
コーティングしておくと、ガラス割れを防止することが
できる。
次に、第１０図に示した一実施例装置により、はんだバ
ンプ形状を所望のつづみ型に形成する方法について説明
する。
ンプ形状を所望のつづみ型に形成する方法について説明
する。
第１０図に示す装置は、ガラス基板１に半導体チップ３
をＣＣＢ法により接合する装置である。
をＣＣＢ法により接合する装置である。
また、ガラス基板１は液晶表示装置の表示素子１６の基
板を兼ねているものの例である。
板を兼ねているものの例である。
本発明製法は、ソーダガラス等のガラス基板１は急激に
加熱すると割れる恐れがあｐｌまた液晶の表示素子１６
等に対する熱影響を軽減するため、半導体チップ３を予
熱した後、ガラス基板１を透過させて赤外線をはんだバ
ンプ５に一定時間照射して溶融させ、そして半導体チッ
プ３とガラス基板１の間隔を引き伸して、はんだ・（ン
プ５の形状を所望形状に形成しようとすることにある。
加熱すると割れる恐れがあｐｌまた液晶の表示素子１６
等に対する熱影響を軽減するため、半導体チップ３を予
熱した後、ガラス基板１を透過させて赤外線をはんだバ
ンプ５に一定時間照射して溶融させ、そして半導体チッ
プ３とガラス基板１の間隔を引き伸して、はんだ・（ン
プ５の形状を所望形状に形成しようとすることにある。
第１０図に示すように、予め蒸着法等により電極端子面
にはんだが盛られた半導体チップ３を、その電極端子面
を上側にして予熱板２１上に載置する。その半導体チッ
プ３の上にガラス基板１を対向する電極端子の位置を合
わせて載置する。液晶の許容温度は最大１３０Ｃである
ことから、予熱板２１とは熱的に遮へいするようにして
いる。
にはんだが盛られた半導体チップ３を、その電極端子面
を上側にして予熱板２１上に載置する。その半導体チッ
プ３の上にガラス基板１を対向する電極端子の位置を合
わせて載置する。液晶の許容温度は最大１３０Ｃである
ことから、予熱板２１とは熱的に遮へいするようにして
いる。
はんだの組成は耐熱疲労性に優れ１Ｐｂ−５％Ｓｎ（融
点約３１０υ）とし、電極端子上のはんだに予めロジン
系フラックスを塗布した。
点約３１０υ）とし、電極端子上のはんだに予めロジン
系フラックスを塗布した。
接合工程を第１１図に示したけんだノくンプ５の実測温
度の時間変化曲線を参照しながら説明する。
度の時間変化曲線を参照しながら説明する。
まず、予熱ヒータ２２に↓９半導体チップ３側から接合
部全体を１ｏｏｃ程度に予熱する。しかる後、赤外線ラ
ンプ２３によシはんだノく７１５部に赤外線を照射する
。次に、はんだが溶融すると同時にチップ吸引装置２４
を駆動して、基板１と半導体チップ３の間隔を所定間隔
２５に引伸ばす。
部全体を１ｏｏｃ程度に予熱する。しかる後、赤外線ラ
ンプ２３によシはんだノく７１５部に赤外線を照射する
。次に、はんだが溶融すると同時にチップ吸引装置２４
を駆動して、基板１と半導体チップ３の間隔を所定間隔
２５に引伸ばす。
これと同時に、赤外線ラング２３、予熱ヒータ２２を切
ν、冷却管２６に冷却水を通して冷却し、はんだバンプ
を凝固させるようにする。なお、はんだの溶融時間は約
１５秒であり、その間にチップ吸３１装置２４が作動し
て初期間隔２７から所定間（１°ｈ２５に引伸ばされる
。この引伸ばしに要する時間は約１秒程度である。また
、はんだバンプ５の形状は、予熱板２１の突起高さ２８
を調整することにより変えることができる。
ν、冷却管２６に冷却水を通して冷却し、はんだバンプ
を凝固させるようにする。なお、はんだの溶融時間は約
１５秒であり、その間にチップ吸３１装置２４が作動し
て初期間隔２７から所定間（１°ｈ２５に引伸ばされる
。この引伸ばしに要する時間は約１秒程度である。また
、はんだバンプ５の形状は、予熱板２１の突起高さ２８
を調整することにより変えることができる。
なお、はもだ組成は、上記のものに代えて、Ｐ）＋−６
０％Ｓｎ（Ｍ点１９１ｃ）を用いてもよく、その場合低
融点でＣＣＢ接合可能であることから、熱影響を避けた
い基板等の場合には好適である。
０％Ｓｎ（Ｍ点１９１ｃ）を用いてもよく、その場合低
融点でＣＣＢ接合可能であることから、熱影響を避けた
い基板等の場合には好適である。
捷た、アルミナ基板等のように赤外線を透過しないもの
には適用することはできず、周知の方法（特開昭５０−
１３１６４７号公報）の如く、半導体チップ側から加熱
溶融させるようにしなければならない。
には適用することはできず、周知の方法（特開昭５０−
１３１６４７号公報）の如く、半導体チップ側から加熱
溶融させるようにしなければならない。
以上の説明は、本発明を上面に電極膜の形成されたガラ
ス基板に、半導体チップをＣＣＢ接合してなる構造のも
のに適用し７’（実施例であるが、本発明は以下に述べ
る構造を有する半導体装置にも適用可能であシ、同様の
効果を得ることができる。
ス基板に、半導体チップをＣＣＢ接合してなる構造のも
のに適用し７’（実施例であるが、本発明は以下に述べ
る構造を有する半導体装置にも適用可能であシ、同様の
効果を得ることができる。
第１２図に示す実施例は、スルーホールピン型の低膨張
多層プリント基板３１に適用したものであム同図（Ａ）
は断面構造図、（Ｂ）は半導体テップ３の下面図、（Ｃ
）は多層プリント基板３１０下面図でちる。図に示すよ
うに、電極端子数の多い半勇３体チップ（例えば超ＬＳ
Ｉにあっては端子数が２００個以上にも達する）の場合
、ワイヤボンディング方式で基板の端子と接続すること
は困難である。したがって、ＣＣＢ法によ・：）接合構
造が好適であり、本発明を適用することによって、耐熱
疲労性に優れた信頼性の高いものとすることができる。
多層プリント基板３１に適用したものであム同図（Ａ）
は断面構造図、（Ｂ）は半導体テップ３の下面図、（Ｃ
）は多層プリント基板３１０下面図でちる。図に示すよ
うに、電極端子数の多い半勇３体チップ（例えば超ＬＳ
Ｉにあっては端子数が２００個以上にも達する）の場合
、ワイヤボンディング方式で基板の端子と接続すること
は困難である。したがって、ＣＣＢ法によ・：）接合構
造が好適であり、本発明を適用することによって、耐熱
疲労性に優れた信頼性の高いものとすることができる。
なお、多層プリント基板３１としては、ガラスエボギシ
、ガラスポリイミド、ケグレー停からなるものが知られ
ており、また、多層セラミック基板等にも適用可能なこ
とは言うまでもない。
、ガラスポリイミド、ケグレー停からなるものが知られ
ており、また、多層セラミック基板等にも適用可能なこ
とは言うまでもない。
第１３図は、第１２図図示実施例のものに放熱フィン３
３をはんだ３鳴によシ取付けたものである。半導体チッ
プ３の上面にＣｒ−Ｃｕ−Ａｕをツタライズし、はんだ
３４ははんだバンプ５よりも一段低融点のはんだを用い
る。例えば、はんだバンプ５がＰｂ−５ｓｓｎであれば
、はんだ３４はｐｂ−６ｏ％ｓｎ、５ｎ−３，５ｓＡｇ
（融点約２２０ｔｌｌ’）１，１ｕ−２０％Ｓｎ（融
点２ｓＯｃ）等を用いる。また、半導体チップ３０発熱
量によりて、要求される放熱特性が緩やかか場合には、
第１４図に示すように、放熱フィン３３を樹脂液χｊと
ずれば、被層樹脂によシー鹿で接合させることができ、
製作工程が簡単化される。
３をはんだ３鳴によシ取付けたものである。半導体チッ
プ３の上面にＣｒ−Ｃｕ−Ａｕをツタライズし、はんだ
３４ははんだバンプ５よりも一段低融点のはんだを用い
る。例えば、はんだバンプ５がＰｂ−５ｓｓｎであれば
、はんだ３４はｐｂ−６ｏ％ｓｎ、５ｎ−３，５ｓＡｇ
（融点約２２０ｔｌｌ’）１，１ｕ−２０％Ｓｎ（融
点２ｓＯｃ）等を用いる。また、半導体チップ３０発熱
量によりて、要求される放熱特性が緩やかか場合には、
第１４図に示すように、放熱フィン３３を樹脂液χｊと
ずれば、被層樹脂によシー鹿で接合させることができ、
製作工程が簡単化される。
以上説明したように、本発明によれば、耐衝撃。
耐振動等に優れている樹脂被覆型の効果に加えて、耐熱
疲労性が向上されるという効果がある。
疲労性が向上されるという効果がある。
第１図は従来例の断面構造図、第２図（Ａ）。
（Ｂ）はそれぞれ本発明の一実ｊｉ！ｉ例の故障率を示
す線図、第３図（Ａ）は被覆厚と応力との関係の一例を
示す線図でアリ、同図（Ｂ）、（Ｃ）はその説明図、第
４図（Ａ）は半導体チップ幅に対する被覆幅と応力との
関係の一例を示す線図であり、同図（Ｂ）、（Ｃ）はそ
の説明図、第５図（人）〜（Ｄ）ははんだバンプの形状
図、第６図ははんだバング形状と熱疲労寿扁及び機械的
強度との関係を示す線図、第７図（Ａ）、（Ｂ）ははん
だバンプの応力分布図、第８図（Ａ）は本発明の一実施
例の断面構造図、同図（Ｂ）は説明図、第９図は本発明
の他の実施例の断面構造図、第１０図は本発明法の適用
されたＣＣＢ接合法による装置の構成図、第１１図は第
１０図図示実施例の動作説明のだめのはんだバンプ温度
を示す線図、第１２図（Ａ）〜（Ｃ）、第１３図及び第
１４図は本発明の他の実施例の構造図である。 １・・・ガラス基板、２・・・電極端子、３・・・半導
体チップ、５・・・はんだ／＜／グ、７．１１・・・被
覆樹月旨、１０・・・はんだバンプ、１５・・・アクリ
ル樹ＩＪ旨膜、３１・・・多層プリント基板。 代理人 弁理士 鵜沼辰之 茅 １ 目 第４．目 ＜Ａ） ＜Ｂ） （Ｃ） ） 茅 ２ 囚 ％ 第８０ （Ａ） （Ｂ”） 第′７ 口 第１０ 口 茅 １１ 固 θ ２ 乙 乙 ８１θ 吟ｍ （分う 第１２図 （Ａ） （Ｂ） （Ｃ） 第１３ ７で□□□ □ゴ剛 第 ／４− ｒＺ３ ；３ ４ ） 第１頁の続き ０発 明 者 鈴 木 誉 也 日立市幸町３丁目所内 １番１号 株式会社日立製作所日立研究手続補正書（方
式） １、事件の表示 昭和５８年 特許願 第１７１９９２ 号２、発明の名
称 半導体装置及びその製法 ３ 補正をする者 ・１１Ｐ１との関（ｚ、４′、５許出願人？・称 （５
１０）株式会社 日立製作所４代理人 ７、 補正の対象 １細書の図面の簡単な説明の欄。 １正の内容 （１）明細書第２８頁第８行〜第９行の「第５図（４）
〜０」をｒ第５図」に改める。 以 」二
す線図、第３図（Ａ）は被覆厚と応力との関係の一例を
示す線図でアリ、同図（Ｂ）、（Ｃ）はその説明図、第
４図（Ａ）は半導体チップ幅に対する被覆幅と応力との
関係の一例を示す線図であり、同図（Ｂ）、（Ｃ）はそ
の説明図、第５図（人）〜（Ｄ）ははんだバンプの形状
図、第６図ははんだバング形状と熱疲労寿扁及び機械的
強度との関係を示す線図、第７図（Ａ）、（Ｂ）ははん
だバンプの応力分布図、第８図（Ａ）は本発明の一実施
例の断面構造図、同図（Ｂ）は説明図、第９図は本発明
の他の実施例の断面構造図、第１０図は本発明法の適用
されたＣＣＢ接合法による装置の構成図、第１１図は第
１０図図示実施例の動作説明のだめのはんだバンプ温度
を示す線図、第１２図（Ａ）〜（Ｃ）、第１３図及び第
１４図は本発明の他の実施例の構造図である。 １・・・ガラス基板、２・・・電極端子、３・・・半導
体チップ、５・・・はんだ／＜／グ、７．１１・・・被
覆樹月旨、１０・・・はんだバンプ、１５・・・アクリ
ル樹ＩＪ旨膜、３１・・・多層プリント基板。 代理人 弁理士 鵜沼辰之 茅 １ 目 第４．目 ＜Ａ） ＜Ｂ） （Ｃ） ） 茅 ２ 囚 ％ 第８０ （Ａ） （Ｂ”） 第′７ 口 第１０ 口 茅 １１ 固 θ ２ 乙 乙 ８１θ 吟ｍ （分う 第１２図 （Ａ） （Ｂ） （Ｃ） 第１３ ７で□□□ □ゴ剛 第 ／４− ｒＺ３ ；３ ４ ） 第１頁の続き ０発 明 者 鈴 木 誉 也 日立市幸町３丁目所内 １番１号 株式会社日立製作所日立研究手続補正書（方
式） １、事件の表示 昭和５８年 特許願 第１７１９９２ 号２、発明の名
称 半導体装置及びその製法 ３ 補正をする者 ・１１Ｐ１との関（ｚ、４′、５許出願人？・称 （５
１０）株式会社 日立製作所４代理人 ７、 補正の対象 １細書の図面の簡単な説明の欄。 １正の内容 （１）明細書第２８頁第８行〜第９行の「第５図（４）
〜０」をｒ第５図」に改める。 以 」二
Claims (1)
- 【特許請求の範囲】 １、半導体チップと、該半導体チップの載置される基板
と、該基板と前記半導体チップとの対向する電極端子間
に形成されたはんだバンプと、該はんだバンプ周囲の空
隙部を充填し且つ前記半導体チップを包囲して形成され
た樹脂被覆と、を有する半導体装置において、前記樹脂
被覆はエポキシ樹脂よりも小さい熱膨張係数を有する無
機材料からなる第１の粉粒体及び弾性材料からなる第２
の粉粒体が少なくとも混入されたエポキシ樹脂からなる
ものとしたことを特徴とする半導体装置。 ２、特許請求の範囲第１項記載の発明において、前記第
１の粉粒体は石英、炭化シリコン、窒化シ ′リコン、
炭酸カルシウム、及び酸化ベリリウムの混入された炭化
シリコンの少なくとも１つからなるものとし、前記第２
の粉粒体はポリブタジェンゴム及びシリコンゴムの少な
くとも１つからなる３、特許請求の範囲第１項又は第２
項記載の発明において、前記第１の粉粒体の混入率を３
０乃至５５体積チとし、前記第２の粉粒体の混入率を１
乃至２０重量部としたことを特徴とする半導体装置。 ４、％許請求の範囲第１項乃至第３項記載のいずれかの
発明において、前記樹脂被覆の半導体チップ上面におけ
る被覆厚は、機械的保護及び耐湿性保持から許容される
範囲で可及的に最小化し、且つ前記半導体チップの周辺
の基板面に形成する樹脂被覆の幅は、当該幅方向の半導
体チップ幅の１倍以上１．５倍以下としたことを特徴と
する半導体装置。 ５、特許請求の範囲第１項乃至第４項記載のいず１かの
発明において、前記樹脂被覆の周辺部領域は、予め前記
基板面に形成されたアクリル薄層を介して当該基板に接
合形成されることを特徴とする半導体装置。 ６、％許請求の範囲第１項乃至第５項記載のいずセラミ
ックの如き材料からなる単一基板、又はガラスエポキシ
、ガラスポリイミドもしくはケプラーの如き多層基板で
あることを特徴とする半導体装置。 ７、特許請求の範囲第１項乃至第６項記載のいずれかの
発明において、前記はんだバンプの形状は円柱型又はつ
づみ型に形成されたものでちることを特徴とする半導体
装置。 ８ 、 ｌ：Ｊ：んだバンプによシ半導体チップに形成
された電極端子とガラス基板に形成された電極端子とを
接合する工程を含んでなる半導体装置の製法にｉ−いて
、前記はんだバンプを一定温度にまで予熱する工程と、
該予熱工程後に前記ガラス基板を介して赤外線を一定時
間照射して前記はんだバンプを溶融する工程と、該溶融
工程後に前記半導体チップと前記ガラス基板との間隙を
所定寸法に広げる工程と、をＪんでなることを特徴とす
る半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58171992A JPS6063951A (ja) | 1983-09-16 | 1983-09-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58171992A JPS6063951A (ja) | 1983-09-16 | 1983-09-16 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1325234A Division JPH0639563B2 (ja) | 1989-12-15 | 1989-12-15 | 半導体装置の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6063951A true JPS6063951A (ja) | 1985-04-12 |
| JPS6364055B2 JPS6364055B2 (ja) | 1988-12-09 |
Family
ID=15933514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58171992A Granted JPS6063951A (ja) | 1983-09-16 | 1983-09-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6063951A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6250180A (ja) * | 1985-08-29 | 1987-03-04 | Mitsubishi Electric Corp | サ−マルヘツド駆動装置 |
| JPS62295332A (ja) * | 1986-06-12 | 1987-12-22 | Fujitsu Ltd | 表示パネルのリ−ド線固定構造 |
| US4825284A (en) * | 1985-12-11 | 1989-04-25 | Hitachi, Ltd. | Semiconductor resin package structure |
| JPH01214032A (ja) * | 1988-02-22 | 1989-08-28 | Canon Inc | 電気回路装置 |
| EP0446580A1 (en) * | 1990-03-14 | 1991-09-18 | International Business Machines Corporation | Solder interconnection structure with encapsulant and composition of the latter |
| EP0446666A3 (en) * | 1990-03-14 | 1992-01-08 | International Business Machines Corporation | Solder interconnection structure on organic substrates and process for making |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5756954A (en) * | 1980-09-22 | 1982-04-05 | Hitachi Ltd | Resin-sealed electronic parts |
| JPS5821417A (ja) * | 1981-07-29 | 1983-02-08 | Shin Etsu Chem Co Ltd | 硬化性エポキシ樹脂組成物 |
| JPS5834824A (ja) * | 1981-08-26 | 1983-03-01 | Sumitomo Bakelite Co Ltd | エポキシ樹脂組成物及びその製造方法 |
-
1983
- 1983-09-16 JP JP58171992A patent/JPS6063951A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5756954A (en) * | 1980-09-22 | 1982-04-05 | Hitachi Ltd | Resin-sealed electronic parts |
| JPS5821417A (ja) * | 1981-07-29 | 1983-02-08 | Shin Etsu Chem Co Ltd | 硬化性エポキシ樹脂組成物 |
| JPS5834824A (ja) * | 1981-08-26 | 1983-03-01 | Sumitomo Bakelite Co Ltd | エポキシ樹脂組成物及びその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6250180A (ja) * | 1985-08-29 | 1987-03-04 | Mitsubishi Electric Corp | サ−マルヘツド駆動装置 |
| JPH0557916B2 (ja) * | 1985-08-29 | 1993-08-25 | Mitsubishi Electric Corp | |
| US4825284A (en) * | 1985-12-11 | 1989-04-25 | Hitachi, Ltd. | Semiconductor resin package structure |
| JPS62295332A (ja) * | 1986-06-12 | 1987-12-22 | Fujitsu Ltd | 表示パネルのリ−ド線固定構造 |
| JPH01214032A (ja) * | 1988-02-22 | 1989-08-28 | Canon Inc | 電気回路装置 |
| EP0446580A1 (en) * | 1990-03-14 | 1991-09-18 | International Business Machines Corporation | Solder interconnection structure with encapsulant and composition of the latter |
| EP0446666A3 (en) * | 1990-03-14 | 1992-01-08 | International Business Machines Corporation | Solder interconnection structure on organic substrates and process for making |
| US5292688A (en) * | 1990-03-14 | 1994-03-08 | International Business Machines Corporation | Solder interconnection structure on organic substrates and process for making |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6364055B2 (ja) | 1988-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6674172B2 (en) | Flip-chip package with underfill having low density filler | |
| JP3648277B2 (ja) | 半導体装置 | |
| US5864178A (en) | Semiconductor device with improved encapsulating resin | |
| US6373142B1 (en) | Method of adding filler into a non-filled underfill system by using a highly filled fillet | |
| JPS61177738A (ja) | 相互接続体 | |
| US7952212B2 (en) | Applications of smart polymer composites to integrated circuit packaging | |
| JPS6063951A (ja) | 半導体装置 | |
| US8492910B2 (en) | Underfill method and chip package | |
| US5895976A (en) | Microelectronic assembly including polymeric reinforcement on an integrated circuit die, and method for forming same | |
| JPH0639563B2 (ja) | 半導体装置の製法 | |
| JPH03245558A (ja) | 半導体装置 | |
| US6680436B2 (en) | Reflow encapsulant | |
| JP3446731B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JPH0491448A (ja) | フリップチップ型半導体装置 | |
| JPH09167815A (ja) | 半導体装置 | |
| JPS6124253A (ja) | 半導体パツケ−ジ構造 | |
| JPH1187424A (ja) | 半導体装置およびその製造方法 | |
| JPS63316447A (ja) | 半導体集積回路実装構造体 | |
| JPH0491443A (ja) | 半導体装置の製造方法 | |
| JP5105099B2 (ja) | 半導体封止用液状エポキシ樹脂組成物、及びそれをアンダーフィル材として用いて封止したフリップチップ型半導体装置 | |
| JP2000290471A (ja) | 封止用樹脂組成物 | |
| JPH05175262A (ja) | 樹脂封止型半導体装置 | |
| JP2000164610A (ja) | 半導体装置及びその製造方法 | |
| JP3846890B2 (ja) | 半導体装置 | |
| JPH09172110A (ja) | 半導体装置 |