JPS605983B2 - Accumulator display method for 1-chip microprocessor - Google Patents

Accumulator display method for 1-chip microprocessor

Info

Publication number
JPS605983B2
JPS605983B2 JP50018146A JP1814675A JPS605983B2 JP S605983 B2 JPS605983 B2 JP S605983B2 JP 50018146 A JP50018146 A JP 50018146A JP 1814675 A JP1814675 A JP 1814675A JP S605983 B2 JPS605983 B2 JP S605983B2
Authority
JP
Japan
Prior art keywords
accumulator
chip microprocessor
memory
instruction
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50018146A
Other languages
Japanese (ja)
Other versions
JPS5193136A (en
Inventor
晃 安田
和久 秋山
登 上地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP50018146A priority Critical patent/JPS605983B2/en
Publication of JPS5193136A publication Critical patent/JPS5193136A/en
Publication of JPS605983B2 publication Critical patent/JPS605983B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 本発明は1チップマイクロプロセッサのアキュムレータ
表示方式に関するものであり、アキュムレータをチップ
内に内蔵した1チップマイクロプロセッサの外部からア
キュムレータの値を表示することができ、しかも表示動
作の前後で1チップマイクロプロセッサの状態が変化し
ないようにした1チップマイクロプロセッサのアキユム
レータ表示方式を提供することを目的とするものである
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an accumulator display method for a one-chip microprocessor, in which the value of the accumulator can be displayed from outside the one-chip microprocessor that has an accumulator built into the chip, and the display operation is simple. It is an object of the present invention to provide an accumulator display method for a one-chip microprocessor in which the state of the one-chip microprocessor does not change before and after.

従来広く使用されている計算機はアキュムレータやプロ
グラムカウンタ等を個別の部品で構成しており、その信
号線がICの外部に出ていたために、比較的簡単にアキ
ュムレータの内容を表示することができた。
Conventionally widely used calculators consisted of individual parts such as accumulators and program counters, and because their signal lines were exposed outside the IC, it was possible to display the contents of the accumulator relatively easily. .

しかるに近年現われた1チップマイクロプロセッサは、
アキユムレータやプログラムカゥンタを1チップのは1
の内に内蔵しており、したがって外部から容易にはアキ
ュムレータの内容を知ることができないという問題があ
った。そこで1チップマイクロプロセッサにおいても、
アキュムレータの内容を表示できるようにすることが強
く望まれていた。本発明はかかる要望に応じたものであ
る。本発明を一実施例のブロックダイヤグラムに塞いて
詳述する。
However, the one-chip microprocessor that has appeared in recent years is
One chip consists of an accumulator and a program counter.
The problem is that the contents of the accumulator cannot be easily known from the outside. Therefore, even in a one-chip microprocessor,
It was strongly desired to be able to display the contents of the accumulator. The present invention meets this need. The present invention will be described in detail with reference to a block diagram of one embodiment.

Aは1チップマイクロプロセッサであって、瓜1チップ
にて形成されている。この1チップマイクロプoセツサ
AはコモンパスBに接続されており、このコモンバスB
にはプログラムカウンタメモリー6、命令読出専用メモ
リー2、アキュムレータ表示体8およびプログラムメモ
リー7がそれぞれ接続されている。アキュムレータ表示
リクエスト信号aがアキュムレータ表示コントロール回
路1に入力されることにより、1チップマイクロプロセ
ッサAの動作が開始する。最初1チップマイクロプロセ
ッサAは停止状態でありアキュムレータ表示コントロー
ル回路1のランリクヱストb信号bによりラン状態に入
る。この時プログラムカゥンタメモリー6にはラン状態
に入る前のプログラムカウンタ5の値が記憶されている
。ラン状態に入ると1チップマイクロプロセッサAはプ
ログラムメモリー7から実行すべき命令を読み込もうと
するが、その時にアキュムレータ表示コントロール回路
1から1チップマイクロプロセッサAに読出〆モリー識
別信号dを送り、プログラムメモリー7の命令の代りに
命令読出専用メモリー2の命令を強制的に1チップマイ
クロプロセッサAに読み込ませる。1チップマイクロプ
ロセッサAに読み込ませる命令論出尊用メモリー2の命
令はアキュムレータ表示命令であり、出力命令の1をそ
れに割り当てる。
A is a one-chip microprocessor, and is formed of one chip. This one-chip microprocessor A is connected to a common path B.
A program counter memory 6, an instruction read-only memory 2, an accumulator display 8, and a program memory 7 are respectively connected to the . When the accumulator display request signal a is input to the accumulator display control circuit 1, the operation of the one-chip microprocessor A starts. Initially, the one-chip microprocessor A is in a stopped state, and enters a run state by the run request b signal b of the accumulator display control circuit 1. At this time, the program counter memory 6 stores the value of the program counter 5 before entering the run state. When entering the run state, the 1-chip microprocessor A attempts to read the instructions to be executed from the program memory 7, but at this time, the accumulator display control circuit 1 sends a read-out memory identification signal d to the 1-chip microprocessor A, and the program memory Instead of the instruction No. 7, the instruction from the instruction read-only memory 2 is forcibly read into the one-chip microprocessor A. The instruction in the instruction logic output memory 2 to be read into the one-chip microprocessor A is an accumulator display instruction, and the output instruction 1 is assigned to it.

この出力命令は、その命令が出力命令であることを示す
部分と、どのチャンネルに出力するかを示す部分により
構成されており、このある1のチャンネルに対する出力
命令をアキュムレータ表示命令として割り当てるのであ
る。アキュムレータ表示命令を読み込んだ1チップマイ
クロプロセッサAはその命令を実行してアキュムレータ
表示体8にアキュムレータ4の内容を表示させる。この
間にプログラムカウンタ6の値は最初の値より大きな値
に変化してしまっているが、上記命令の実行の後に上記
と同様にして、アキュムレータ表示コントロール回路1
から再び1チップマイクロプロセッサAに読出〆モリー
識別信号dを送り、命令論出費用メモリー2からジャン
プ命令をまたプログラムカウンタメモリー6からジャン
プ先番地を1チップマイクロプロセッサAに読み込ませ
る。このジャンプ命令により1チップマイクロプロセッ
サAはプログラムカウンタメモリー6に記憶されている
元の値をプログラムカウンタ6にフェツチする。次にア
キュムレータ表示コントロール回路1よりホールトリク
ェスト信号cを1チップマイクロプロセッサAに与える
ことにより1チップマイクロプロセッサAを停止状態に
する。以上のようにしてァキュムレータ表示操作が完了
する。なお、1チップマイクロプロセッサAとしてはイ
ンテル社製の8ビットパラレルCPU(80庇)を用い
ており、本発明における基本技術であるところの割り込
み処理については同社より頒布されているユーザーズマ
ニユアル(MARCH I973REV3)に詳細に記
載されており、信号入出力の具体回路例についても示さ
れている。
This output command is composed of a part indicating that the command is an output command and a part indicating to which channel the output is to be made, and the output command for a certain channel is assigned as an accumulator display command. The one-chip microprocessor A that has read the accumulator display command executes the command and causes the accumulator display 8 to display the contents of the accumulator 4. During this time, the value of the program counter 6 has changed to a value larger than the initial value, but after executing the above instruction, the accumulator display control circuit 1
Then, the read end memory identification signal d is sent again to the 1-chip microprocessor A, and the 1-chip microprocessor A reads the jump instruction from the instruction output memory 2 and the jump destination address from the program counter memory 6. This jump instruction causes the one-chip microprocessor A to fetch the original value stored in the program counter memory 6 into the program counter 6. Next, the accumulator display control circuit 1 supplies the hole request signal c to the 1-chip microprocessor A, thereby bringing the 1-chip microprocessor A into a halt state. As described above, the accumulator display operation is completed. As the 1-chip microprocessor A, an 8-bit parallel CPU (80 eaves) manufactured by Intel is used, and the interrupt processing, which is the basic technology of the present invention, is described in the user's manual (MARCH I973REV3) distributed by the company. ), which also includes specific examples of signal input/output circuits.

すなわち、1チップマイクロプロセッサAには外部から
の割り込み要求によって命令を実行させたり、実行を停
止させたりするィンタラプト端子が設けられており、割
り込み要求信号をCPUのィンタラプト端子に印加した
後、それに続くフェッチサィクルで予めセットしておい
た命令(インストラクション)を挿入すれば、所望の命
令を実行させることができ、また、割り込み要求信号を
CPUのィンタラプト端子に印加した後、ホールトィン
ストラクションを挿入すれば、実行停止状態にできるよ
うになっている。したがって、フエツチメモリー識別信
号dを1チップマイクロプロセッサAに対する割り込み
要求信号として用いれば、プログラムメモリー7からの
プログラムに代えて、命令謙出専用メモリー2をジャン
プ命令およびプログラムカウンタ設定スイッチ6のジャ
ンプ先番地を1チップマイクロプロセッサAに読み込ま
せる動作が容易に実現できることになる。また、アキュ
ムレータ表示コントロール回路1については、1種のタ
イミング制御回路と解すればよく、アキュムレータ表示
リクエスト信号aが入力されると、ランリクェスト信号
bを発生し、その後、1チップマイクロプ。セッサAが
命令をフェッチしようとするタイミングにおいて、フヱ
ツチメモリー識別信号dを発生し、さらに1チップマイ
クロプロセッサAがアキュムレータ表示命令である出力
命令を実行した直後に、再度、読出〆モリー識別信号d
を発生し、1チップマイクロプロセッサAがジャンプ命
令を実行した直後に、ホールトリクェスト信号cを発生
するように構成されたタイミング制御回路であると言え
るものであって、この種のタイミング制御回路の具体的
構成については、前記ユーザーズマニュアルに基いて上
記の機能を実現するように、当業者において自由に設計
し得るものである。本発明は上述のように、アキュムレ
ータ表示コントロール回路によってプログラムメモリー
からの命令に綾先させて命令読出尊用メモリーからのア
キュムレータ表示命令を1チップマイクロプロセッサに
強制的にロードし、この命令によりアキュムレータ表示
体にアキュムレータの内容を表示させるようにしている
のでプログラムメモリーの値を見ることができてプログ
ラムデパックの能率の向上を図ることができ、アキュム
レータの表示操作ののちに予めプログラムカウンタメモ
リ−に貯えておいた値の番地へのジャンプ命令を1チッ
プマイクロプロセッサに実行させてプログラムカウン外
こ元の値をフェッチするようにしているので、アキュム
レータの表示操作前の値より変化しているプログラムカ
ウンタの値が元の値に戻されて1チップマイクロプロセ
ッサはアキユムレータの表示操作のみを実行したことに
なり、さらにこのジャンプ命令の実行直後に1チップマ
イクロプロセッサを停止状態にするようにしているので
、停止状態のままアキュムレータの内容を表示したこと
と同様になって、結局停止状態のままアキュムレータの
内容を知ることができてプログラムデパツクの能率がさ
らに向上し、1チップマイクロプロセッサの操作機能を
大きく向上させることができる特長を有する。
That is, the one-chip microprocessor A is provided with an interrupt terminal that executes or stops execution of an instruction in response to an external interrupt request, and after applying an interrupt request signal to the interrupt terminal of the CPU, the following By inserting a preset instruction in a fetch cycle, the desired instruction can be executed, and after applying an interrupt request signal to the interrupt terminal of the CPU, a halt instruction can be inserted. This will allow you to stop execution. Therefore, if the fetch memory identification signal d is used as an interrupt request signal for the 1-chip microprocessor A, instead of the program from the program memory 7, the memory 2 for fetching the instruction will be used as the jump destination of the jump instruction and the program counter setting switch 6. The operation of reading an address into the one-chip microprocessor A can be easily realized. Further, the accumulator display control circuit 1 can be understood as a type of timing control circuit, and when the accumulator display request signal a is input, it generates the run request signal b, and then the one-chip microp. At the timing when processor A is about to fetch an instruction, it generates a read end memory identification signal d, and immediately after the one-chip microprocessor A executes an output command, which is an accumulator display command, it generates a read end memory identification signal d again.
It can be said that this is a timing control circuit configured to generate a hole request signal c immediately after the one-chip microprocessor A executes a jump instruction. The specific configuration can be freely designed by those skilled in the art so as to realize the above functions based on the user's manual. As described above, the present invention forcibly loads the accumulator display command from the instruction read memory into the one-chip microprocessor in advance of the command from the program memory by the accumulator display control circuit, and this command causes the accumulator display to be displayed. Since the contents of the accumulator are displayed on the body, the program memory value can be viewed and the efficiency of program depacking can be improved. Since the 1-chip microprocessor executes a jump instruction to the address of the stored value and fetches the original value of the program counter, the program counter that has changed from the value before the accumulator display operation is The value is returned to the original value, and the 1-chip microprocessor has executed only the display operation of the accumulator.Furthermore, since the 1-chip microprocessor is set to stop immediately after executing this jump instruction, the 1-chip microprocessor is stopped. This is similar to displaying the contents of the accumulator while it is in the stopped state, and in the end it is possible to know the contents of the accumulator even when it is stopped, further improving the efficiency of program depacking and greatly improving the operating functions of the 1-chip microprocessor. It has the advantage of being able to

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本発明の一実施例のブロックダイヤグラムであっ
て、Aは1チップマイクロプロセッサ、1はアキュムレ
ータ表示コントロール回路、2は命令読出専用メモリー
、4はアキュムレータ、5はプログラムカウン夕、6は
プログラムカウンタメモリ−、7はプログラムメモリー
、8はアキユムレータ表示体である。
The drawing is a block diagram of one embodiment of the present invention, in which A is a one-chip microprocessor, 1 is an accumulator display control circuit, 2 is a memory for reading instructions only, 4 is an accumulator, 5 is a program counter, and 6 is a program counter. Memory, 7 is a program memory, and 8 is an accumulator display.

Claims (1)

【特許請求の範囲】[Claims] 1 アキユムレータとプログラムカウンタとを1つのL
SIチツプ内に有する1チツプマイクロプロセツサに於
いてアキユムレータ表示コントロール回路によってプロ
グラムメモリーからの命令に優先させて命令読出専用メ
モリーからのアキユムレータ表示命令を1チツプマイク
ロプロセツサに強制的にロードし、この命令によりアキ
ユムレータ表示体にアキユムレータの内容を表示させ、
しかるのちに予めプログラムカウンタメモリーに貯えて
おいた値の番地へのジヤンプ命令を1チツプマイクロプ
ロセツサに実行させてプログラムカウンタに元の値をフ
エツチし、このジヤンプ命令の実行直後に1チツプマイ
クロプロセツサを停止状態にすることを特徴とする1チ
ツプマイクロプロセツサのアキユムレータ表示方式。
1 Combine the accumulator and program counter into one L
In the 1-chip microprocessor in the SI chip, the accumulator display control circuit forcibly loads the accumulator display command from the instruction read-only memory into the 1-chip microprocessor, giving priority to the command from the program memory. Display the contents of the accumulator on the accumulator display body according to the command,
Then, the 1-chip microprocessor executes a jump instruction to the address of the value previously stored in the program counter memory, fetches the original value in the program counter, and immediately after executing this jump instruction, the 1-chip microprocessor An accumulator display method for a one-chip microprocessor, which is characterized by bringing the setter into a stopped state.
JP50018146A 1975-02-12 1975-02-12 Accumulator display method for 1-chip microprocessor Expired JPS605983B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50018146A JPS605983B2 (en) 1975-02-12 1975-02-12 Accumulator display method for 1-chip microprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50018146A JPS605983B2 (en) 1975-02-12 1975-02-12 Accumulator display method for 1-chip microprocessor

Publications (2)

Publication Number Publication Date
JPS5193136A JPS5193136A (en) 1976-08-16
JPS605983B2 true JPS605983B2 (en) 1985-02-15

Family

ID=11963458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50018146A Expired JPS605983B2 (en) 1975-02-12 1975-02-12 Accumulator display method for 1-chip microprocessor

Country Status (1)

Country Link
JP (1) JPS605983B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52130255A (en) * 1976-04-24 1977-11-01 Fujitsu Ltd Console control system for microcomputers
JPS54941A (en) * 1977-06-06 1979-01-06 Okuma Machinery Works Ltd Microcomputer control system

Also Published As

Publication number Publication date
JPS5193136A (en) 1976-08-16

Similar Documents

Publication Publication Date Title
JPH02235156A (en) Information processor
JPS5933553U (en) processor
JPH045216B2 (en)
US20050172109A1 (en) Register pointer trap
JPS605983B2 (en) Accumulator display method for 1-chip microprocessor
KR930006516B1 (en) Dta processing system
JPS605982B2 (en) Program counter setting method for 1-chip microprocessor
JPS61267858A (en) Microcomputer
JPS62279438A (en) Tracking circuit
JPH082727Y2 (en) Programmable sequencer
JPH04280334A (en) One chip microcomputer
JPS6341092B2 (en)
JPS6230452B2 (en)
JPH0340075A (en) Microcomputer
JPS6290733A (en) Device for displaying content of ram
JPS63268032A (en) Loop control circuit
JPS62151936A (en) Cache circuit built in microprocessor
JPS6120139A (en) Interruption control system
JPS6452064U (en)
JPS6015970B2 (en) Interrupt processing device in microprocessor
JPS5819905A (en) Counting device for sequence controller
JPH0259829A (en) Microcomputer
JPS59165143A (en) Data processor
JPH0194437A (en) Information processor
JPS5852261B2 (en) Program processing method