JPS6059598B2 - 走査装置 - Google Patents

Description

【発明の詳細な説明】 本発明はテレビジョン受像機の如き線走査による表示装
置の走査回路装置に関するものである。

線走査による表示装置を種々の計測装置の表示装置とし
て使用することが考えられるが、計測装置の種類によつ
ては入力信号の走査数が少ない場合がある。このような
信号を線走査によつて表示する場合は走査線が表示面上
において粗となり、非常に見ずらい画面となる。したが
つて、本発明は上述の如き欠点を除去し比較的少ない入
力走査信号によつて、見易い表示画像を得る走査回路装
置を提供することを目的とする。

本発明は上記目的を達成するため、入力走査信号を利用
し、その入力走査信号に対応する表示装置の走査信号間
に上記入力走査信号のうち隣接するものを利用して補間
して得た走査信号を挿入するように構成したものである
。

以下図面により本発明の効果を説明する。

第１図Ａは、入力走査信号（一走査線のデータあるいは
絵素がＭをＬ本の走査線で表示した様子を示す。

第１図Ｂは、繰り返し表示により走査線数を４倍とした
場合である。さらにこの繰り返えされる走査線を、第２
図に示す。第２図Ａは走査Ｊ線を示す。図中太い実線は
原走査線を示し、細い実線は繰り返し走査線を示す。更
に、黒丸は原データ（絵素）を示し、×印は繰り返しデ
ータを示す。ここでこれらのデータの内容を第２図Ｂ，
Ｃに示す。第２図Ｂは、互いに隣接したデータを補間し
た値により繰り返した場合で、黒丸印は、原データを示
し、×印は補間された値を示し、連続性が向上する。一
方第２図Ｃは、単に同じデータを繰り返した場合を示す
。このように、走査線数をＫ倍にしたい場合には、おの
おのの走査線をＫ回繰り返すことにより行なうが、この
場合には連続性は向上しない。以下図面にもとすいて本
発明以前の構成を詳細に説明する。

ディジタルシフトレジスターを用いた装置を、第３図に
示す。

以下図に従つて詳細に説明する。表示入力信号１６は、
増幅器１で増幅され信号１７を得る。信号１７はアナロ
グ・ディジタル変換器２で例えば８ビットディジタル信
号に変換され、２進８ビットディジタル信号１８を得る
。ここでアナログ・ディジタル変換器２は、信号入力標
本化パルス１９により標本化される。このディジタル信
号は、シフトレジスターメモリー回路３６，３７に加え
られる。シフトレジスターメモリー回路３６，３７は例
えはそれぞれ８チャンネルの２５６ビットシフトレジス
ターにより構成される。入力信号は、シフトレジスター
ゲートパルス３１，２２により選択され、先ずシフトレ
ジスターメモリー回路３６に入力される。この時シフト
レジスターメモリー回路３７は、入力信号は切れて、シ
フトレジスターメモリーは、出力を再入力する循環動作
を行なう。シフトレジスター回路３６，３７の出力パル
ス２４，２５は出力パルス切．換回路４において切換え
られる。切換動作は、シフトレジスターゲートパルス２
２により制御され、循環動作中のシフトレジスターメモ
リー回路の出力が選択される。ここで、シフトレジスタ
ーメモリー回路３６，３７のクロックパルス２０，２１
は、クロックパルス２９，１９が、クロックパルス切換
回路７，８により切換えられる。

クロックパルス切換回路７，８はシフトレジスターゲー
トパルス２２，３１により制御され、信号入力中のシフ
トレジスタ・ーメモリーには、クロックパルス１９が加
えられ、循環動作中のシフトレジスターには、クロック
パルス２９が加えられる様に選択される。さて、出力パ
ルス切換回路４の出力，切換出力２６は、ディジタルア
ナログ変換器５に入力され、アナログ出力２７を得る。
アナログ出力２７は、出力増幅器６て増幅され映像信号
２８を得る。次にシフトレジスターメモリー回路３６で
入力信号がシフトレジスターに記憶されると、シフトレ
ジスターゲートパルス３１，２２は逆転し、シフトレジ
スターメモリー回路３７は信号入力動作となり、シフト
レジスターメモリー回路３６は循環動作となる。

出力パルス切換回路４は、シフトレジスターゲートパル
ス２２により制御され、シフトレジスターメモリー回路
３６の出力パルス２４が出力される。この動作が繰返し
行なわれる。ここで、クロックパルス２９は、可変分周
回路９で分周され、信号標本化パルス１９を得る。した
がつて、シフトレジスタークロックパルス２０，２１は
、クロックパルス切換回路７，８によりクロックパルス
および信号標本化パルス１９が選択される。可変分周回
路９が分周比を１１４とした場合、シフトレジスターメ
モリー回路に記憶された信号区間長をＴとすると、映像
信号２８の繰り返し周期は、Ｔ／４となり４回繰り返す
。

この様にして、１走査期間中に、４走査行なう事が可能
となる。また、信号標本化パルス１９は、分周回路１０
で分周され、シフトレジスターゲートパルス３１を得る
。シフトレジスターゲートパルス３１はさらに、分周回
路１４で分周され分周出力３３を得る。クロックパルス
２９は、分周回路１１で分周され分周出力３２を得る。
分周出力３２，３３により、鋸歯状波発生回路１３，１
５て水平（または垂直）、垂直（または水平）走査信号
３５，３４を得る。

次に、アナログシフトレジスターを用いた場合の装置を
第４図に示す。

以下図に従つて詳細に説明する。２系統のアナログシフ
トレジスター３８，３９により、入力信号の記憶動作と
、記憶した信号の繰り返し出力動作を交互に行ない、繰
り返し出力動作中のシフトレジスター出力を映像信号２
８として出力する。

先す入力信号１６は、入力増幅器１により増幅され、増
幅器出力信号１７を得る。

この信号１７をシフトレジスター３８，３９の入力とす
る。シフトレジスター３８，３９は、シフトレジスター
ゲートパルス２０，２１により制御され、信号とり込み
動作および循環動作を行なう。ここで信号とり込み動作
は、シフトレジスタークロックパルス２０，２１を信号
標本化パルス１９と同周期で行ない、増幅器出力信号１
７を取り込む。循環動作は、シフトレジスタークロック
パルス２０，２１をクロックパルス２９と同周期で行な
い。増幅出力４５，４６を再入力し、シフトレジスター
３８（または３９）に記憶された信号を繰り返し出力す
る。循環動作中のシフトレジスター出力は、出力切換回
路４２により、シフトレジスターゲートパルス３１で制
御され出力される。この切換回路４７は出力増幅器６て
増幅され映像出力２８を得る。この動作を繰り返し行な
う事により入力信号の１掃引期間内に４掃引行なう事が
出来る。

さらに分周器９の分周比を１／Ｎとすれば、Ｎ走査が可
能となり、走査線数がＮ倍となる。次にアナログシフト
レジスターを３系統用い、互いに隣接するデータ同志で
補間した値で繰り返し出力する本発明を実現するための
回路を第５図に示す。

以下図に従つて本発明実施例を詳細に説明する。増幅器
出力信号１７は、シフトレジスター４８一１，４８−２
，４８−３に加えられる。

ここでシフトレジスターは、２進化３相信号（以下２進
−３進出力と記す）６６，６７，６８により入力信号が
選択され、常に一つのシフトレジスターが信号入力動作
を行なう様に制御され、残りのシフトレジスターは、出
力信号を再入力する循環動作を行なう。ここて循環信号
は、出力信号５９−１，５９−２，５９−３を再入力す
る状態と、処理された加算出力６３を再入力する状態が
あり、シフトレジスターの入力信号の切換えおよび出力
信号の切換えは、入力信号１６の掃引周期（Ｔ）毎に行
なわれる。先ず、アナログシフトレジスター４８−１は
、２進−３進出力６６により増幅器出力１７を取り込む
状態になる。ここでシフトレジスター４８−１のクロッ
クパルスは、クロックパルス１９と同周期となる。シフ
トレジスター４８−１に１掃引期間（Ｔ）の信号が記憶
されると、次にシフトレジスター４８−２が取り込み状
態となり、次の掃引期間の信号が、クロックパルス１９
と同周期で記憶される。さらに次は、シフトレジスター
４８−３が同様にして次の掃引期間の信号を記憶する。
このようにして次々と記憶して行き、再びシフトレジス
ター４８−１に戻り、古いデーターを消去して新らしい
データーを書き込んでいく。ここで、シフトレジスター
４８−３が取り込み動作の期間中には、シフトレジスタ
ー４８−１および４８−２は信号５９−２或いは加算出
力６３についての循環動作となり、シフトレジスター４
８−１および４８−２を駆動するクロックパルス（明示
せず）は、クロックパルス２９と同周期となる。

したがつて入力信号１６の１掃引周期Ｔの期間中にシフ
トレジスター４８−１、及び４８−２の内容はＮ回くり
返し循環する。循環信号５７−１および５７−２は、循
環信号切換回路５０−１，５０−２が、２進−３進出力
６７，６８により制御され、加算出力６３およびシフト
レジスター増幅出力５９−２となる。このような信号の
循環もあるが以下簡単のためにシフトレジスタ４８−１
，４８−２がそれぞれ自分の出力５９−１，５９−２を
循環させる構成について主として補間信号生成動作につ
き説明する。シフトレジスター増幅器出力５９−１，５
９−２，５９−３は、シフトレジスター切換器５１−１
，５１−２により計数出力６９−１，６９−２て制御さ
れ選択される。従つて、シフトレジスター出力切換出力
６０−１はシフトレジスター増幅出力５９−１が選択さ
れ、切換出力６０−２は、出力５９−２が選択″される
。ここで５９−１の出力信号をＳ１とし、５９−２の出
力信号をＳ２とする。次に、減算器５２により両信号の
差分が出力される。

この差成分６１はＳ２−Ｓ１となつている。この減算出
力６１と順次値ａが変化する階段波出力６４とが乗算器
５４にて乗算され、積の乗算出力６２が出力される。こ
の出力６２は以上の動作からａ（Ｓ２−Ｓ１）であり、
ａはＴ／Ｎすなわちシフトレジスター４８−１，４８−
２，の循環のくり返し周期ごとに順次増加しながらＯか
らＮ／（Ｎ”＋１）まての値を取る。切換出力６０−１
と乗算出力６２とは、加算器５３で加算され、６０−１
の出力は５９−１でありＳ１であることから加算器５３
の出力６３はＳ１＋ａ（Ｓ２−Ｓ１）＝（１−ａ）ｓ１
＋Ａｓ２となる。この信号６３はａ＝Ｏ（７）場合には
Ｓ１となりａの増加とともに次の信号Ｓ２に接近し、こ
のことから連続的な補間信号の発生が可能となる。この
和の加算出力６３が出力される。加算出力６３は、出力
増幅回路６て増幅され映像出力２８を得る。可変形数回
路５５は、表示装置の掃引周期Ｔ／Ｎことに発せられる
分周出力３２（第４図を参照）により駆動され、入力信
号１６の掃引周期Ｔことに発せられる分周出力３１（第
Ａ図参照）によリセットされ、各ビット毎の２進出力が
計数出力パルス６５である。

階段波発生回路５６は、計数出力パルス６５により駆動
されるディジタル●アナログ変換器である。計数回路７
０は、分周出力３１を計数し計数出力６９−１および６
９−２を得る。２進−３進変換器は、計数出力を３進に
変更する回路てあり、前述の切換回路の制御信号となる
。このタイムチャートを第６図に示す。以上のように１
走査区間長の信号をシフトレジスターに記憶し、高速繰
り返し読み出しを行なう事により高速掃引を行なうもの
である。さらに、次の走査区間のデータと順次補間して
繰り返し掃引する事により画面を滑らかにする事ができ
る。以上のべた装置を用いることによつて、例えばサン
プリング周期の異なるデータを表示するとき同一のサン
プリングでなめらかな表示が可能となる。

【図面の簡単な説明】

第１図Ａは、表示面上の走査線を示す図、同図Ｂは、繰
り返し掃引により走査線数を増した場合を示す図、第２
図Ａは、繰り返し走査時の表示面．上の走査線を示す図
、同図Ｂは、同図Ａの黒丸印の位置のデータにより補間
した値を示す説明図、同図Ｃは、同データを繰り返し表
示した場合の値を示す説明図、第３図は、２系統のディ
ジタルシフトレジスターにより繰り返し掃引を行なわせ
る、装置のブロック図、第４図は、２系統のアナログシ
フトレジスターにより繰り返し走査を行なわせる装置の
ブロック図、第５図は、３系統のアナログシフトレジス
ターにより隣接するデータ同志でほかんした値て繰り返
し走査を行なわせる回路の、ブロック図、第６図は、第
５図のスイッチ制御信号のタイムチャートである。 ２・・・・・・アナログディジタル変換器、３・・・・
・・シフトレジスター、４シフトレジスター出力切換回
路、５・・・・・ディジタルアナログ変換器、７・・・
・・・クロックパルス出力回路、８・・・・・・クロッ
クパルス切換回路、９・・・・・可変分周回路、１０・
・・・・・分周回路、１１・・・・・・分周回路、１２
・・・・・・極性反転回路、１３・・・・・・鋸歯状波
発生回路、１４・・・・・・分周回路、１５・・・・・
・鋸歯状波発生回路、１６・・・・・・入力信号、１７
・・・・・・増幅器出力信号、１８・・・・・・２進デ
ィジタル信号、１９・・・・・・信号標本化パルス、２
０・・・・・・シ瀝フトレジスタークロツクパルス、２
１・・・・・シフトレジスタークロックパルス、２２・
・・・・・シフトレジスターゲートパルス、２４・・・
・・・シフトレジスター出力パルス、２５・・・・・・
シフトレジスター出力パルス、２６・・・・切換器出力
、２７・・・・・・アナログ出力、２８・・・・映像出
力、２９・・・・・クロックパルス、３１１１１シフト
レジスターゲートパルス、３２・・・・・・分周出力、
３３・・・・・・分周出力、３４・・・・・・掃引信号
、３５・・・・・・掃引信号、３６・・・・・ウフトレ
ジスター回路、３７・・・・・・シフトレジスター回路
、３８・・・・・アナログシフトレジスター、３９・・
・・アナログシフトレジスター、４０・・・・・・増幅
回路、４１・・・・増幅回路、４２・・・・・・出力切
換回路、４３・・シフトレジスター出力、４４・・・・
・・シフトレジスター出力、４５・・・・・・増幅出力
、４６・・・・増幅出力、４７・・・・切換出力、４８
−１，４８−２，４８−３・・・・・アナログシフトレ
ジスター、４９−１，４９−２，４９−３・・・・・・
シフトレジスター増幅回路、５０−１，５０−２，５０
−３・・・・・循環信号切換回路、５１−１，５１−２
・・・・・ウフトレジスター出力切換器、５２・・・・
・・減算回路、５３・・・・・・加算回路、５４・・・
・・乗算回路、５５・・・・・計数回路、５６・・・・
・・階段波発生回路、５７−１，５７−２，５７−３・
・・・・・循環信号、５８−１，５８−２，５８−３・
・・・・・シフトレジスター出力、５９−１，５９−２
，５９−３・・・・・・シフトレジスター増幅出力、６
０−１，６０−２・・・・・・シフトレジスター出力切
換出力、６１・・・・減算出力、６２・・・・・乗算出
力、６３・・・・・加算出力、６４・・・・・・階段波
出力、６５・・・・・・計数出力パルス、６６，６７，
６８・・・・・・２進−３進出力、６９−１，６９−２
・・・・・・計数出力、７０・・・・・計数回路、７１
・・・・・２進−３進変換器。

Claims (1)

【特許請求の範囲】
1. １ 入力走査信号を表示装置の走査線上に表示するため
   に順次送出するとともに、該入力走査信号に対応する走
   査線の間に位置する走査線上の表示のために補間して得
   た走査信号を挿入して送出する走査装置において、複数
   の入力走査信号を記憶する記憶手段と、前記記憶手段か
   らある特定の入力走査信号及びこれに隣接する入力走査
   信号を選択して複数回くり返し読み出す制御手段と、前
   記記憶手段から読み出される２つの入力走査信号の差成
   分を得る減算器と、前記記憶手段からの読み出しのくり
   返し毎に値が増加する階段波を発生する階段波発生手段
   と、前記減算器の出力と前記階段波の値の積を得る乗算
   器と、前記記憶手段から読み出される前記特定の入力走
   査信号と前記乗算器の出力を加算する加算器とを有し、
   前記加算器の出力を映像信号として送出する走査装置。