JPS605596A - 多層セラミツク基板の製造方法 - Google Patents
多層セラミツク基板の製造方法Info
- Publication number
- JPS605596A JPS605596A JP11350683A JP11350683A JPS605596A JP S605596 A JPS605596 A JP S605596A JP 11350683 A JP11350683 A JP 11350683A JP 11350683 A JP11350683 A JP 11350683A JP S605596 A JPS605596 A JP S605596A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- holes
- unfired
- conductive
- unfired ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は多層セラミック基板の製造方法に係り、特に眉
間導電路を形成するための多数の貫通孔の配設方法に関
する。
間導電路を形成するための多数の貫通孔の配設方法に関
する。
（ｂ） 従来技術と問題点
近年多層セラミック基板を用いて、多種類のピングリッ
ドアレイパッケージなどのセラミックパッケージ等が製
造されている。これらのセラミックパッケージに用いら
れる多層セラミック基板は、半導体装置が大規模化する
につれてますますその積層数が増大する趨勢にある。こ
のような状況下にあるため、各層間を連結する眉間導電
路を形成するための貫通孔（ｖｉａ ｈｏｌｅ）の配設
パターンの種類もますます増大する。上記貫通孔はセラ
ミックシートを金型を用いて打ち抜くことにより形成さ
れるが、この貫通孔の配設パターンに対応して一対の金
型を必要とする。そのため多層セラミック基板を製造す
るには、その積層数と同数の金型を必要とする。この金
型は高価であるとともに、これの製作にはかなりの期間
を必要とするため、多層セラミック基板の低価格化及び
その納期短縮が阻害されている。
ドアレイパッケージなどのセラミックパッケージ等が製
造されている。これらのセラミックパッケージに用いら
れる多層セラミック基板は、半導体装置が大規模化する
につれてますますその積層数が増大する趨勢にある。こ
のような状況下にあるため、各層間を連結する眉間導電
路を形成するための貫通孔（ｖｉａ ｈｏｌｅ）の配設
パターンの種類もますます増大する。上記貫通孔はセラ
ミックシートを金型を用いて打ち抜くことにより形成さ
れるが、この貫通孔の配設パターンに対応して一対の金
型を必要とする。そのため多層セラミック基板を製造す
るには、その積層数と同数の金型を必要とする。この金
型は高価であるとともに、これの製作にはかなりの期間
を必要とするため、多層セラミック基板の低価格化及び
その納期短縮が阻害されている。
この問題を解消するため、多層セラミック基板を構成す
る全セラミックシートの、総ての貫通孔に対応するポン
チを具備する金型を製作しておき、個々のセラミックシ
ートの打ぢ抜き時に不要ポンチを取り外して作業を行う
という方法もあるが、この方法は金型の取り扱いが非常
に煩雑で実用に適さない。
る全セラミックシートの、総ての貫通孔に対応するポン
チを具備する金型を製作しておき、個々のセラミックシ
ートの打ぢ抜き時に不要ポンチを取り外して作業を行う
という方法もあるが、この方法は金型の取り扱いが非常
に煩雑で実用に適さない。
また最近数値制御（Ｎ Ｃ）パンチング機なるものも使
用されているが、打ち抜き速度が遅く、これまた実用的
とは言い難い。
用されているが、打ち抜き速度が遅く、これまた実用的
とは言い難い。
（Ｃ） 発明の目的
本発明の目的は共通金型を用いて多種類の層間導電路の
配設パターンを形成することが可能で、しかも金型の取
り扱いが容易な多層セラミック基板の製造方法を提供す
ることにある。
配設パターンを形成することが可能で、しかも金型の取
り扱いが容易な多層セラミック基板の製造方法を提供す
ることにある。
（ｄｌ 発明の構成
本発明の特徴は、複数個の未焼成セラミツクシートのそ
れぞれに、眉間導電路を形成すべき位置に所定の貫通孔
を開孔し、該貫通孔に導電ペーストを充填した後、前記
未焼成セラミツクシートを積層・焼成して所望の眉間導
電路を有する多層セラミック基板を製造するに際し、前
記各未焼成セラミツクシートの眉間導電路形成位置の総
てを網羅する位置にポンチを有する共通金型を用いて、
前記複数個の未焼成セラミックシー１−に貫通孔を開孔
する工程と、前記複数個の未焼成セラミツクシートのそ
れぞれについて、当該未焼成セラミ。
れぞれに、眉間導電路を形成すべき位置に所定の貫通孔
を開孔し、該貫通孔に導電ペーストを充填した後、前記
未焼成セラミツクシートを積層・焼成して所望の眉間導
電路を有する多層セラミック基板を製造するに際し、前
記各未焼成セラミツクシートの眉間導電路形成位置の総
てを網羅する位置にポンチを有する共通金型を用いて、
前記複数個の未焼成セラミックシー１−に貫通孔を開孔
する工程と、前記複数個の未焼成セラミツクシートのそ
れぞれについて、当該未焼成セラミ。
クシートの層間導電路形成位置の貫通孔を除く他の不要
貫通孔に絶縁ペーストを充填する工程とを含むことにあ
る。
貫通孔に絶縁ペーストを充填する工程とを含むことにあ
る。
（ｅ） 発明の実施例
以下本発明の一実施例を図面を参照しながら説明する。
本実施例では説明の便宜上３層からなる多層セラミック
基板を製造する例を掲げて説明するが、積層数は３層に
限定されるものではない。
基板を製造する例を掲げて説明するが、積層数は３層に
限定されるものではない。
第１図〜第４図は上記一実施例を製造工程の順に示す要
部断面図である。各図において、１１．１２゜１３ばそ
れぞれ第１Ｊ画、第ＺＪ術、第３肋の未焼成アルミナ（
Ａ［’２０３）シー１−１２１−１〜２１−４．２２−
１〜２．２−４．２３−１〜２３−４は貫通孔、３は絶
縁ペースト、４は導電ペースト、５は層間導電路を示す
。
部断面図である。各図において、１１．１２゜１３ばそ
れぞれ第１Ｊ画、第ＺＪ術、第３肋の未焼成アルミナ（
Ａ［’２０３）シー１−１２１−１〜２１−４．２２−
１〜２．２−４．２３−１〜２３−４は貫通孔、３は絶
縁ペースト、４は導電ペースト、５は層間導電路を示す
。
多層セラミック基板を製造するには、まず多層セラミッ
ク基板を構成する各未焼成セラミ・ツクシートにそれぞ
れ所定の貫通孔を開孔する。即ち従来の製造方法では、
各未焼成セラしツクシート１１゜１２、１３に、眉間導
電路を形成すべき位置のみを開孔していた。これに対し
て本実施例では、３枚の未焼成セラミックシー１−１１
．１２．１３それぞれの開孔位置総てを網羅した共通の
金型（図示せず）を製造し、これを用いて上記３枚の未
焼成セラミックシー１〜１１．１２．１３に貫通孔を形
成する。このようにすることにより本実施例では、上記
３枚の未焼成セラミックシート１１．１２．１３の貫通
孔配設パターンは、第１図に見られる如く何れも同一と
なる。
ク基板を構成する各未焼成セラミ・ツクシートにそれぞ
れ所定の貫通孔を開孔する。即ち従来の製造方法では、
各未焼成セラしツクシート１１゜１２、１３に、眉間導
電路を形成すべき位置のみを開孔していた。これに対し
て本実施例では、３枚の未焼成セラミックシー１−１１
．１２．１３それぞれの開孔位置総てを網羅した共通の
金型（図示せず）を製造し、これを用いて上記３枚の未
焼成セラミックシー１〜１１．１２．１３に貫通孔を形
成する。このようにすることにより本実施例では、上記
３枚の未焼成セラミックシート１１．１２．１３の貫通
孔配設パターンは、第１図に見られる如く何れも同一と
なる。
、次いで第２図に示すように、上記３枚の未焼成↓ラミ
ックシー日１．１２： １３に形成した貫通孔のう゛・
ち、不要貫通孔すなわち層間導電路を形成すべき貫通孔
を除く他の貫通孔２１−１．２１−３．２２−３．２３
−１に、絶縁ペースト３を充填する。この絶縁ペースト
の充填は、眉間導電路形成のため貫通孔に導電ペースト
を充填する際に用いるスクリーン印刷法等を用いて実施
出来る。本工程に使用する絶縁ペースト３ば、使用する
未焼成セラミツクシー１〜と材質及び成分組成等が同一
であることが望ましい。
ックシー日１．１２： １３に形成した貫通孔のう゛・
ち、不要貫通孔すなわち層間導電路を形成すべき貫通孔
を除く他の貫通孔２１−１．２１−３．２２−３．２３
−１に、絶縁ペースト３を充填する。この絶縁ペースト
の充填は、眉間導電路形成のため貫通孔に導電ペースト
を充填する際に用いるスクリーン印刷法等を用いて実施
出来る。本工程に使用する絶縁ペースト３ば、使用する
未焼成セラミツクシー１〜と材質及び成分組成等が同一
であることが望ましい。
そこで本実施例では上記未焼成セラミツクシー１・１１
、１２．１３と同一成分組成の未焼成セラミツクシート
を、テルピネオール（Ｃ＋ｏ Ｈ＋ ０）、ブチルカル
ピトール（ＣＩＯＨ２０ａ ）等の溶媒に溶かしたもの
を、絶縁ペースト３として使用した。
、１２．１３と同一成分組成の未焼成セラミツクシート
を、テルピネオール（Ｃ＋ｏ Ｈ＋ ０）、ブチルカル
ピトール（ＣＩＯＨ２０ａ ）等の溶媒に溶かしたもの
を、絶縁ペースト３として使用した。
この後の工程は通常の製造方法に従って良く、第３図に
示すように、残りの貫通孔すなわち眉間導電路を形成ず
べき貫通孔２１−２．２１−４．２２−１．２２−２゜
２２−４．２ｓ−２，２３−３，２３−４に、タングス
テン（Ｗ）。
示すように、残りの貫通孔すなわち眉間導電路を形成ず
べき貫通孔２１−２．２１−４．２２−１．２２−２゜
２２−４．２ｓ−２，２３−３，２３−４に、タングス
テン（Ｗ）。
モリブデン（Ｍｏ）等からなる導体ペーストを充填する
。
。
次いで各未焼成セラミツクシート１１ 、１２．１３の
表面に導電配線パターン等を形成し、しかる後これらを
積層して焼成する。以上により第４図に示す如く、本実
施例による多層セラミック基板が完成する。本工程にお
いて、３枚の未焼成セラミックシー１−１１．１２．１
３が一体化され、貫通孔に充填された導電ペースト４ば
焼成されて眉間導電路５が形成され、また図示ばしてい
ないが各層間には所定の導電配線が形成されるのみなら
ず、先に不要貫通孔に充填した絶縁ペーストも焼成され
て、母材であるそれぞれのセラミックシートと一体化さ
れる。上記絶縁ペーストは母材と材質、成分組成ともに
略同−のものを用いたので、焼成時における収縮率や、
電気的、物理的性質も母材と略同−である。従って得ら
れたセラミック基板は、不要貫通孔を設けることなく製
造したものと何ら変わるとごろはない。
表面に導電配線パターン等を形成し、しかる後これらを
積層して焼成する。以上により第４図に示す如く、本実
施例による多層セラミック基板が完成する。本工程にお
いて、３枚の未焼成セラミックシー１−１１．１２．１
３が一体化され、貫通孔に充填された導電ペースト４ば
焼成されて眉間導電路５が形成され、また図示ばしてい
ないが各層間には所定の導電配線が形成されるのみなら
ず、先に不要貫通孔に充填した絶縁ペーストも焼成され
て、母材であるそれぞれのセラミックシートと一体化さ
れる。上記絶縁ペーストは母材と材質、成分組成ともに
略同−のものを用いたので、焼成時における収縮率や、
電気的、物理的性質も母材と略同−である。従って得ら
れたセラミック基板は、不要貫通孔を設けることなく製
造したものと何ら変わるとごろはない。
このように本実施例では各層の眉間導電路の配設パター
ンがそれぞれ異なるにも拘わらず、単一の共通金型を用
いて多層セラミック基板を製造することが出来る。従っ
て多層セラミック基板の製造原価を低減することが出来
るとともに、納期が短縮され、金型の取り扱いにおける
煩雑ざも解消される。
ンがそれぞれ異なるにも拘わらず、単一の共通金型を用
いて多層セラミック基板を製造することが出来る。従っ
て多層セラミック基板の製造原価を低減することが出来
るとともに、納期が短縮され、金型の取り扱いにおける
煩雑ざも解消される。
（ｆｌ 発明の詳細
な説明した如く本発明によれば、共通金型を用いて多層
セラミック基板を製造することが出来る。従って多層セ
ラミック基板の低価格化及び短納期化が可能となる。
セラミック基板を製造することが出来る。従って多層セ
ラミック基板の低価格化及び短納期化が可能となる。
第１図〜第４図は本発明の一実施例をその製造工程の順
に示す要部断面図である。図において、３は絶縁ペース
ト、４は導電ペースト、５ば層間導電路、１１〜１３ば
未焼成セラミツクシート、２１〜２３は貫通孔を示す。 第１図 第２図 第 ３ 口 第４［ｉ２Ｊ
に示す要部断面図である。図において、３は絶縁ペース
ト、４は導電ペースト、５ば層間導電路、１１〜１３ば
未焼成セラミツクシート、２１〜２３は貫通孔を示す。 第１図 第２図 第 ３ 口 第４［ｉ２Ｊ
Claims (1)
- 複数個の未焼成セラミツクシートのそれぞれに、眉間導
電路を形成すべき位置に所定の貫通孔を開孔し、該貫通
孔に導電ペーストを充填した後、前記未焼成セラミンク
シートを積層・焼成して所望の眉間導電路を有する多層
セラミック基板を製造するに際し、前記各未焼成セラミ
ツクシートの眉間導電路形成位置の総てを網羅する位置
にポンチを有する共通金型を用いて、前記複数個の未焼
成セラミツクシートに貫通孔を開孔する工程と、前記複
数個の未焼成セラミツクシートのそれぞれについて、当
該未焼成セラミツクシートの眉間導電路形成位置の貫通
孔を除く他の不要貫通孔に絶縁ペーストを充填する工程
とを含むことを特徴とする多層セラミック基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11350683A JPS605596A (ja) | 1983-06-23 | 1983-06-23 | 多層セラミツク基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11350683A JPS605596A (ja) | 1983-06-23 | 1983-06-23 | 多層セラミツク基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS605596A true JPS605596A (ja) | 1985-01-12 |
Family
ID=14614049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11350683A Pending JPS605596A (ja) | 1983-06-23 | 1983-06-23 | 多層セラミツク基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605596A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275955A (ja) * | 1993-03-24 | 1994-09-30 | Nec Corp | セラミック多層配線基板の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5049663A (ja) * | 1973-09-05 | 1975-05-02 | ||
| JPS5151000U (ja) * | 1974-10-17 | 1976-04-17 |
-
1983
- 1983-06-23 JP JP11350683A patent/JPS605596A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5049663A (ja) * | 1973-09-05 | 1975-05-02 | ||
| JPS5151000U (ja) * | 1974-10-17 | 1976-04-17 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275955A (ja) * | 1993-03-24 | 1994-09-30 | Nec Corp | セラミック多層配線基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4645552A (en) | Process for fabricating dimensionally stable interconnect boards | |
| EP0043029B1 (en) | Sintered multi-layer ceramic substrate and method of making same | |
| EP0307878A2 (en) | Method for fabricating multilayer circuits | |
| US6350334B1 (en) | Method of manufacturing a multi-layered ceramic substrate | |
| JPH05102342A (ja) | セラミツクシート中にバイアパターンを得る方法およびそれにより製造されたデバイス | |
| JP2000299560A (ja) | セラミック回路板の製造方法 | |
| JPS605596A (ja) | 多層セラミツク基板の製造方法 | |
| KR100674847B1 (ko) | Ｌｔｃｃ 기판의 제조방법 | |
| JP2551221B2 (ja) | セラミック多層配線基板のスルーホール構造 | |
| US6231707B1 (en) | Method of forming a multilayer ceramic substrate with max-punched vias | |
| JP4329253B2 (ja) | フリップチップ用セラミック多層基板の製造方法 | |
| JP4610113B2 (ja) | セラミック多層基板の製法 | |
| JPH0256998A (ja) | セラミック多層回路基板の製造方法 | |
| JPS61124197A (ja) | セラミツク多層基板の製造方法 | |
| JPH0250494A (ja) | 積層セラミック基板の製造方法 | |
| JPH10294561A (ja) | 高脱バインダ性多層配線基板およびその製法 | |
| JPS6074693A (ja) | セラミツク多層印刷基板の製造方法 | |
| JPH06124848A (ja) | 積層セラミックコンデンサの製造方法 | |
| JPS6012793A (ja) | セラミツク多層配線基板の製造方法 | |
| JPH03114291A (ja) | 多層セラミック基板の製造方法 | |
| JPH0738258A (ja) | 多層セラミック焼結体の製造方法 | |
| JPS6239558B2 (ja) | ||
| JPH0131320B2 (ja) | ||
| JP2551064B2 (ja) | セラミック多層基板の製造方法 | |
| JPH07202438A (ja) | 積層セラミック回路基板の製造方法 |