JPS6055747A - アクイジシヨン装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は、１つのディジタル多重伝送路を複数の子局が
時分割使用するＴＤＭＡ　（Ｔ　ｉ　ｍ　ｅＤｉｖｉｓ
ｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｅ−ｅｓ）通信方式に
おいて、各子局からのバースト信号送出のタイミングを
設定するためのアクイジション装置に関する。

従来技術 ２局間のディジタル多重通信であれば、それぞれの局で
独立に設定した一定周期のフレーム同期信号等によって
、受信側で複数のタイムスロットおよび各タイムスロッ
ト内のさらに細分された多重信号を分離抽出することが
可能である。しかし、複数の子局が同一のディジタル多
重通信路を時分割使用するＴＤＭＡディジタル多重通信
方式の場合は、それぞれの子局から所定のタイムスロッ
トに送出した信号は、親局に到達した時点でそれぞれ所
定位置に位置していなければならない。

従って、それぞれの子局は、親局から送られた信５″ｆ
に同期して自局からの信号を送出するに際して、親局と
の間における往復の信号伝搬時間を考慮したタイミング
で送出する必要がある。この送出タイミングをあらかじ
め調節して設定するために使用されるのがアクイジショ
ン装置である。

従来、この種ＴＤＭＡディジタル多重通信装置は、第１
図に示すように構成されている。親局側では、基準パル
ス発生回路ｌ、送信メモリ３．多用化回路４．メモリ制
御回路５．送信器６″ｆ−で構成された送信部と、受信
器１９．受信メモリ２０、アクイジションパルス検出回
路２１．分離回路２２等で構成された受信部とを送受共
用器７で結合して親局アンテナ８に接続し、メモリ制御
回路５によって送信メモリ３および受信メモリ２０の動
作およびタイミング等を制御している。

子局側では、子局アンテナ９で受信された親局からの信
号を送受共用器ｌＯを介して受信器１１に入力させ、受
信器１１の出力はタイミング回路１２によってタイミン
グがとられて受信メモリ１３に人力され、受信メモリ１
３の出力する自局あてのタイムスロットの信号は分離回
路２４によってさらに細分された各チャネル信号、例え
ば個々の電話信号とかファクシミリ信号とかに分離され
る。一方、多重化回路２５で多重化されたｌタイムスロ
ット分のバースト信号は、送信メモリ１６に一旦蓄積さ
れて、タイミング回路１２を介して送信器１８に入力さ
れ、送信器１８の出力が送受共用器１０を介して子局ア
ンテナ９から親局へ送出されるのであるが、タイミング
回路１２は、ダイアルスイッチ１７に設定されたタイミ
ングによって送信メモリ１６の出力タイミングを調節し
て送信器１８に入力させる。これによって複数の子局か
らそれぞれ送出する各タイムスロットのバースト信号が
親局側に到達した時点でそれぞれの所定のタイムスロッ
トの位置に配列されるようにしている。ダイアルスイッ
チ１７のタイミング設定のために、親局は基準パルス発
生回路ｌで基準パルスを発生させて送信メモリ３の任意
のタイムスロツ）（＃ｎ）の任意の位置１こ格納し、多
重化回路４から出力される多重信号中に挿入する。送信
メモリ３は基準パルス発生回路ｌから出力された基準パ
ルスＲＰと多重化回路４の出力する他の子局へのバース
ト信号とを入力し、メモリ制御回路５の制御によって第
２図（Ａ）に示すよりなＴＤＭＡフォーマットの多重信
号に編、集して出力する。第２図（Ａ）は、送信メモリ
３から出力される多重信号の１フレ一ム分を示す図であ
り、＃１〜＃Ｎのタイムスロットにそれぞれ各子局宛の
タイムスロット信号が配列されている。ただし、＃ｎの
タイムスロットは任意の位置に基準パルスＲＰが挿入さ
れている。このタイムスロットは、今ダイアルスイッチ
１７の設定をしようとする子局に対して割当てられたタ
イムスロットであることが望ましいが、それ以外の任意
の空タイムスロット等を使用することもできる。送信メ
モリ３の出力は送信器６．送受共用器７を介して親局ア
ンテナ８がら空間に電波として放射される。

ダイアルスイッチ１７を調整しようとする前記子局は、
子局アンテナ９で、受信した親局からの電波を送受共用
器ｌＯを介して受信器１１に入力させてベースバンド信
号に復調し、タイミング回路１２でタイミングをとって
受信メモリ１３に供給する。受信メモリ１３は、メモリ
制御回路１４の制御によって前記＃ｎのタイムスロット
の信号を抽出してアクイジションパルス発生回路１５に
入力させる。このタイムスロットの信号には、前記親局
から送出された基準パルスＲＰがある。アクイジション
パルス発生回路１５は、この基準パルスＲＰに対して、
第２図（Ｃ）に示すようなプリアンプルパルスを含むア
クイジションパルスＡＰを発生して送信メモリ１６に入
力させる。今、ダイアルスイッチ１７には、当該子局と
親局間の信号伝搬時間を概略考慮したタイミング値が設
定されており、タイミング回路１２は、ダイアルスイッ
チ１７に設定されたタイミング値によって送信メモリ１
６の出力をタイミング調節して送信器１８に供給し、送
信器１８の出力は送受共用器１０および子局アンテナ９
を介して親局へ送信される。

親局側においては、親局アンテナ８．送受共用器７を介
して受信器１９に入力された受信信号を受信器１９によ
ってベースバンド信号に復調して受信メモリ２０に入力
させる。受信メモリ２０に入力されるｌフレーム分の信
号は、第２図（Ｂ）に示スように、＃ｎのタイムスロッ
トには前記ある子局から送出されたアクイジションパル
スＡＰがある。受信メモリ２０は、メモリ制御回路５の
制御によって入力信号から＃ｎのタイムスロットの信号
を抽出してアクイジションパルス検出回路２１に供給し
、他のタイムスロットの信号は分離回路２２に入力させ
る。アクイジションパルス検出回路２１は入力信号中に
含まれるアクイジションパルスＡＰを検出してアクイジ
ションパルスモニタ端子２３に出力する。アクイジショ
ンパルスモニタ端子２３に出力されたアクイジションパ
ルスＡＰと基準パルスモニタ端子２から出力される基準
パルスＲＰとを多現象オシロスコープによって同時観測
すれば、第２図（Ａ）の基準パルスＲＰと同図ＣＢ）の
７クイジシヨンパルスＡＰのタイミングのずれを観測す
ることができる。このタイミングのずれによって前記子
局のダイアルスイッチ１７を修正して基準パルスＲＰと
７クイジシヨンパルスＡＰのタイミングを一致させる。

上述の従来方式は、タイミングのモニタを行なう親局側
と、ダイアルスイッチ１７の設定作業をする子局側とで
連絡をとりながらタイミング調整する必要があるため、
連絡用の通信回線が別に必要とされるという欠点がある
。ダイアルスイッチ１７のタイミングを設定するための
アクイジション作業が完了するまでは、当該子局と親局
間の通信には、ＴＤＭＡ回線を使用することができない
からである。また、アクイジション作業のために、親局
と子局双方に人員を配置する必要があり、極めて非能率
的である。

発明の目的 本発明の目的は、上述の従来の欠点を解決し、半自動的
に容易に７クイジシヨンを行なうことができるアクイジ
ション装置を提供することにある。

発明の構成 本発明のアクイジション装置は、複数（７）　子局ニそ
れぞれ割当てられたタイムスロットによって。

複数の子局と親局間でバースト信号を授受するＴＤＭＡ
通信方式において、子局側に、親局から与えられたタイ
ミング値を設定し該タイミング値によって送信バースト
のタイミングを調整するための不揮発メモリと、あらか
じめ設けられた制御用タイムスロッＩ・によって親局か
ら伝送されたタイミング値を前記不揮発メモリに格納す
る手段と、任意のタイムスロットの任意の位置に親局か
ら送出された基準パルスに対してアクイジションパルス
を発生するアクイジションパルス発生回路と、該アクイ
ジションパルス発生回路の出力するアクイジションパル
スを前記不揮発メモリに格納されたタイミングで出力す
る手段とを備え、親局側には、子局側の前記不揮発メモ
リにタイミング値を送出するためのアクイジション制御
回路と、任意のタイムスロットの任意の位置に基準パル
スを送出する基準パルス発生回路と、該基準パルスに対
して子局側から返送されたアクイジションパルスを検出
するアクイジションパルス検出回路と、該アクイジショ
ンパルス検出回路の出力するアクイジションパルスと前
記基準パルス発生回路の出力する基準パルスとのタイミ
ング誤差を検出して該タイミング誤差によって前記アク
イジション制御回路の内容を修正するタイミング誤差検
出回路とを備えて、前記アクイジション制御回路に、あ
る子局と親局間の信号伝搬遅延時間の概略値を初期設定
して該初期設定された概略のタイミング値を前記制御用
タイムスロットによって前記子局に伝達して前記不揮発
メモリに概略のタイミング値を格納させ、前記基準パル
ス発生回路から出力した基準パルスに対して前記子局か
ら返送されたアクイジションパルスを前記アクイジショ
ンパルス検出回路によって検出し、該アクイジションパ
ルス検出回路の出力するアクイジションパルスと前記基
準パルス発生回路の出力する基準パルスのタイミング誤
差を前記タイミング誤差検出回路によって検出して該タ
イミング誤差検出回路の出力によって前記アクイジショ
ン制御回路の内容を修正することにより、前記不揮発メ
モリのタイミング値を逐次修正することを特徴とする。

発明の実施例 次に、本発明について、図面を参照して詳細に説明する
。

第３図は、本発明の一実施例を示すブロック図である。

同図において、親局側の入力回路２６゜タイミング誤差
検出回路２７．アクイジション制御回路２８．子局側の
不揮発メモリ制御回路２９、不揮発メモリ３０の他は、
第１図に示した従来のディジタル多重通信装置と同様で
あり、同一の参照数字は、同一の構成要素を示す、すな
わち、入力回路２６は、アクイジション制御回路２８に
（アクイジション作業をしようとする）ある子局と親局
間の信号伝搬遅延時間の概略値を入力させるための入力
回路、タイミング誤差検出回路２７は基準パルス発生回
路ｌの出力する基準パルスＲＰと７クイジシヨンパルス
検出回路２１の出力するアクイジションパルスＡＰとの
タイミングのずれを検出してアクイジション制御回路２
８に供給し、アクイジション制御回路２８に初期設定さ
れたタイミング値を修正させる回路である。

アクイジション制御回路２８は、あらかじめ、入力回路
２６より入力されたある子局と親局間の信号伝搬遅延時
間の概略値によって初期設定されていて、このタイミン
グ概略値は、多重化回路４において前記ある子局に対す
るバースト信号（例えば＃ｌｌのタイムスロットの信号
）の一部にあらかじめ設けられた制御用のタイムスロッ
トＣ５に乗せて、送信メモリ３．送信器６．送受共用器
７を介して親局アンテナ８がら空間に電波として放射さ
れる。この＃ｌｌのバースト信号中には、基準パルス発
生回路ｌの出力する基準パルスＲＰも乗せられる。第４
図（Ａ）は、送信メモリ３の出力するｌフレーム分の信
号を示し＃１１のバスト信号に制御用タイムスロッｌ−
ＣＳおよび基準パルスＲＰが乗せられた状態が示されて
いる。また。

アクイジション制御回路２８の初期設定値は、後述する
ようにタイミング誤差検出回路２７の出力によって逐次
修正される。

子局側においては、受信メモリ１３から出力される＃１
１のバースト信号から分離回路２４によって前記制御用
タイムスロッ）Ｃ３で送られたタイミング概略値を分離
抽出して不揮発メモリ制御回路２９に供給する。不揮発
メモリ制御回路２９ハ、該タイミング概略値によって不
揮発メモリ３０を設定する０本実施例では、上記分離回
路２４および不揮発メモリ制御回路２９で、゛あらかじ
め設けられた制御用タイムスロットによって親局から伝
送されたタイミング値を前記不揮発メモリに格納する手
段″を構成している。

不揮発メモリ３０は、電気的に消去および書込みが可能
なＲＯＭまたは、電池等によってパックアップされてい
るＲＡＭによって構成されていて、不揮発メモリ制御回
路２９によって書込まれた値は、次に不揮発メモリ制御
回路２９によって占変えられ、るまで保持される。そし
て、タイミング回路１２は、不揮発メモリ３０から供給
されるタイミング値によって、送信メモリ１６の出力の
タイミングを調整して送信器１８に供給する。

一方、ｔ）８記受信メモリ１３の出力する基準パルスＲ
Ｐは、アクイジションパルス発生回路１５に人力され、
アクイジションパルス発生回路１５は、この基準パルス
ＲＰに対してプリアンプルパルスを含む第４図（Ｃ）に
示すようなアクイジションパルスＡＰを発生して送信メ
モリ１６に入力させている。従って、該アクイジション
パルスＡＰは、タイミング回路１２によって概略のタイ
ミング調整がなされてから送信器１８に入力される。従
って、該アクイジションパルスＡＰが＃１１のタイムス
ロットに出力され、親局側で受信される。上記タイミン
グ回路１２は、°゛アクイジシヨンパルス前記不揮発メ
モリに格納されたタイミングで出力する手段°′を構成
している。なお、アクイジションパルスに含ませた上記
プリアンプルパルスは、親局側において、ビット同期を
とり、プリアンプルパルス本体の検出の便に供されるも
のであるが、必ずしも必要ではない。

第４図（Ｂ）は、親局の受信器１９から出力されるベー
スバンド信号のｌフレームを示す。すなわち、＃１１の
タイムスロットには前記子局力１ら返送されたアクイジ
ションパルスＡＰがあり、他のタイムスロットには、そ
れぞれ他の子局から送出されたバーストａ号が乗せられ
ている。＃１１のタイムスロットの信号は、メモリＪ＋
御回路５で制御される受信メモリ２０によってアクイジ
ションパルス検出回路２１に人力され、他のタイムスロ
ットのバースト信号は、分離回路２２に人力される。ア
クイジションパルス検出回路２１は、入力信号中からア
クイジションノくルスＡＰを検出してタイミング誤差検
出回路２７に供給する。タイミング誤差検出回路２７は
、該アクイジションノくルスＡＰと基準パルス発生回路
１から人力される基準パルスＲＰを比較してそのタイミ
ング誤差を７クイジシヨン制御回路２８に通知する。

アクイジション制御回路２８は、タイミング誤差がｌビ
ット時間以上であれば、先ずビット単位のタイミング誤
差修正値を多重化回路４に供給し、多重化回路４は該修
正値を前述の制御用タイムスロットＣ８に乗せて対象と
する子局に伝達し、子局側では上記修正値によって前記
不揮発メモリ３０の内容を書変える。この修正によって
、次に親局から送出された基準パルスＲＰに対する当該
子局からのアクイジションパルスＡＰの送出タイミング
が調整され、親局側に到達した時点でのアクイジション
パルスＡＰと基準パルスＲＰとのタイミング誤差は縮小
される。上述の繰返しによって１ビット以内のタイミン
グ誤差とした後に、１ビット時間内のさらに細かいタイ
ミング誤差を同様にして修正することができる。タイミ
ング誤差が許容範囲以内におさまれば、アクイジション
作業は完了する。このとき前記不揮発メモリ３０には、
精密なタイミング値が格納されている。当該子局は、以
後不揮発メモリ３０に格納されたタイミング値を用いて
、自局から送出する／＜−ヌト信号のタイミング調部を
することにより、上記バースト信号の親局到達時点で、
所定のタイミング位置とすることができる。すなわち、
一旦アクイジションがとれた後は、親局と当該子局の位
置関係が変更されるか、または装置の経年変化等によっ
て、タイミングがずれない限り不揮発メモリ３０に設定
されたタイミング位置 とができる。従って、一度アクイジションを設定した後
にタイミングを変更する必要のない固定無線のＴＤＭＡ
では、機器の電源断等による再設定の必要はない。

第５図は、上述の動作手順を示す制御フローチャートで
ある。

本実施例は、従来のＴＤＭＡディジタル多重通信装置に
若干のメモリと制御回路、検出回路等を付加することに
よって構成されたアクイジション制御ループによって半
自動的に迅速に７クイジシヨンを得ることができ、従来
のように、子局と親局間の連絡用の回線は不要である。

なお、−Ｌ述は、１つの子局を対象とした説明をしたが
、複数のタイムロットに基準パルスＲＰを送出して複数
の子局から夫々返送されたアクイジションパルスＡＰを
検出することにより、複数の子局に対して並行してアク
イジション作業を行なうことも可能である。この場合、
各子局側に人員を配置する必要がないことは勿論である
。

なお、ディマント　アサイメント　ＴＤＭＡ（ＤＡ−Ｔ
ＤＭＡ）に適用する場合は、パースト割当制御用のタイ
ムスロットおよび制御回路を、アクイジション制御時に
は前記制御用タイムスロットＣ３やメモリ制御回路等に
転用するようにすれば、制御用タイムスロットＣ５を別
個に設ける必要がなく、バーストの使用効率の低下およ
び装置の大型化を防止することかきる。

発明の効果 以上のように、本発明においては、子局側に不揮発メモ
リを備えて、該不揮発メモリに格納されたタイミング値
によって当該子局から送出するバースト信号のタイミン
グを調整し、該不揮発メモリは、親局側に設けられたア
クイジション制御回路に設定されたタイミング値を制御
用タイムスロットに乗せて伝送することによって親局側
から初期設定および修正が可能なようにし、親局側では
基準パルス発生回路から発生した基準パルスを任意のタ
イムスロットの任意の位置に送出し、子局側で該基準パ
ルスに対して返送したアクイジションパルスを受信して
、この返送されたアクイジションパルスと前記送出した
基準パルスとのタイミング誤差をタイミング誤差検出回
路によって検出し、該誤差によって前記初期設定値を逐
次修正するように構成したから、タイミング概略値の人
力およびアクイジション制御開始命令の人力等の簡単な
操作を行なうだけで、半自動的に、かつ迅速にアクイジ
ション動作を行なうことが［ｆｆ能となり、親局と子局
間の連絡用の回線を不要とし、人員の配置を削減できる
という効果がある。

【図面の簡単な説明】

第１図は従来のＴＤＭＡディジタル通信装置およびその
アクイジションを説明す、るためのブロック図、第２図
は上記従来例におけるアクイジション作業時のベースバ
ンド信号の一例を示すＴＤＭＡフォーマット図、第３図
は本発明の一実施例をンバすブロック図、第４図は、上
記実施例における親局の送受信号の一例を示す図、第５
図は上記実施例の動作を示す制御フローチャート図であ
る。 図において、ｌ：基準パルス発生回路、２二基準パルス
モニタ端子、３：送信メモリ、４：多重化回路、５：メ
モリ制御回路、６；送信器、７；送受共用器、８二親局
アンテナ、９：子局アンテナ、ｌＯ：送受共用器、ｌｌ
：受信器、１２：タイミング回路、１３：受信メモリ、
１４：メモリ１１ｊｌ　’４Ｂ回路、１５：アクイジシ
ョンパルス発生回路、１６：送信メモリ、１７ニダイア
ルスイツチ、１８：送信器、１９：受信器、２０：受信
メモリ、２１：アクイジションパルス検出回路、２２：
分離回路、２３：７クイジシヨンパルスモニタ端子、２
４：分離回路、２５：多重化回路、２６：入力回路、２
７：タイミング誤差検出回路、２８：アクイジション制
御回路、２９：不揮発メモリ制御回路、３０：不揮発メ
モリ。 出願人　日本電信電話公社 代理人　弁理士　住田俊宗 ２４　１ス　１２１１ 第１図 ２９ 第３図 ２

Claims (1)

【特許請求の範囲】
1. 複数の子局にそれぞれ割当てられたタイムスロットによ
   って、複数の子局と親局間でバースト信号を授受するＴ
   ＤＭＡ通信方式において、子局側に、親局から与えられ
   たタイミング値を設定し該タイミング値によって送信バ
   ーストのタイミングを調整するための不揮発メモリと、
   あらかじめ設けられた制御用タイムスロットによって親
   局から伝送されたタイミング値を前記不揮発メモリに格
   納する手段と、任意のタイムスロットの任意の位置に親
   局から送出された基準パルスに対してアクイジションパ
   ルスを発生するアクイジションパルス発生回路と、該ア
   クイジションパルス発生回路の出力するアクイジション
   パルスを前記不揮発メモリに格納されたタイミングで出
   力する手段とを備え、親局側には、子局側の前記不揮発
   メモリにタイミング値を送出するためのアクイジション
   制御回路と、任意のタイムスロットの任意の位置に基準
   パルスを送出する基準パルス発生回路と、該基準パルス
   に対して子局側から返送されたアクイジションパルスを
   検出するアクイジションパルス検出回路と、該アクイジ
   ションパルス検出回路（７）出力する７クイジシヨンパ
   ルスと前記基準パルス発生回路の出力する基準パルスと
   のタイミング誤差を検出して該タイミング誤差によって
   前記アクイジション制御回路の内容を修正するタイミン
   グ誤差検出回路とを備えて、前記７クイジシヨン制御回
   路に、ある子局と親局間の信号伝搬遅延時間の概略値を
   初期設定して該初期設定された概略のタイミング値を前
   記制御用タイムスロットによって前記子局に伝達して前
   記不揮発メモリに概略のタイミング値を格納させ、前記
   基準パルス発生回路から出力した基準パルスに対して前
   記子局から返送されたアクイジションパルスを前記アク
   イジションパルス検出回路によって検出し、該アクイジ
   ションパルス検出回路の出力するアクイジションパルス
   と前記基準パルス発生回路の出力する基準パルスのタイ
   ミング誤差を前記タイミング誤差検出回路によって検出
   して該タイミング誤差検出回路の出力によって前記アク
   イジション制御回路の内容を修正することにより、前記
   不揮発メモリのタイミング値を逐次修正することを特徴
   とするアクイジション装置δ。