JPS6053549B2 - 半導体スイツチング素子のオンオフ制御回路 - Google Patents
半導体スイツチング素子のオンオフ制御回路Info
- Publication number
- JPS6053549B2 JPS6053549B2 JP52015223A JP1522377A JPS6053549B2 JP S6053549 B2 JPS6053549 B2 JP S6053549B2 JP 52015223 A JP52015223 A JP 52015223A JP 1522377 A JP1522377 A JP 1522377A JP S6053549 B2 JPS6053549 B2 JP S6053549B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switching
- gto
- pulse transformer
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Description
【発明の詳細な説明】
この発明はゲートターンオフサイリスタ、電力用トラ
ンジスタ等の半導体スイッチング素子をオンオフする制
御回路の改良に関する。
ンジスタ等の半導体スイッチング素子をオンオフする制
御回路の改良に関する。
第１図は従来使用されているゲートターンオフサイリ
スタ（以下ＧＴＯと称す、）のオンオフ制御回路の１側
である。
スタ（以下ＧＴＯと称す、）のオンオフ制御回路の１側
である。
円は直流電源で、これは出力が２個得られるパルストラ
ンスＴｌ、ダイオードＤ１、Ｄ２およびコンデンサＣｌ
、Ｃ２から構成されている。
ンスＴｌ、ダイオードＤ１、Ｄ２およびコンデンサＣｌ
、Ｃ２から構成されている。
Ｑ、、Ｑ２はトランジスタ、５１はサイリスタ、Ｒ、、
Ｒ。は抵抗、Ｄ３、Ｄ。はダイオード、ＺＤＩはツェナ
ーダイオード、Ｃｓはコンデンサである。 このような
構成のものにおいて、ＧＴＯをオンする際は、トランジ
スタＱ、のベース、エミッタ間に正の信号ＧＡを印加す
るとトランジスタＱ、がオンし、その結果コンデンサＣ
ｌ一トランジスタＱ、−ダイオードＤ。−３ンデンサＣ
。−ＧＴＯゲートＧからカソードにの経路で電流が流れ
ＧＴＯがオンする。コンデンサＣｓが充電し終つた後も
抵抗Ｒ、を通してＧＴＯにゲート電流が流れ続ける。次
にＧＴＯをオフする際はトランジスタＱ、をオフし、サ
イリスタ５、のゲートカソードとの間に正の信号℃Ｂを
印加するとサイリスタ５、がオンし、これによつてコン
デンサＣｓに充電された電荷は、コンデンサＣｓ−サイ
リスタＳ、−ＧＴＯのカソードにからゲートＧの経路で
放電する。このＧＴＯのゲートに流れる逆電流でＧＴＯ
はターンオフする。そしてコンデンサＣｓが放電し終る
とサイリスタ５１もオフする。ＧＴＯのオフ期間中ＧＴ
Ｏに印加される正の電圧変化率（ｄｖ／ｄｔ）に対して
ＧＴＯが、誤点弧するのを防止するために、トランジス
タＱ２のベース、エミッタ間に正の信号ｌを印加してト
ランジスタＱ２をオンにすると、ＧＴＯのゲートにＥ、
の逆電圧が印加される。 ＧＴＯを複数個組合せる場合
前述と同９１ご各ＧＴＯにそれぞれ互いに絶縁した直流
電源円を設け、さらに各ＧＴＯｌ個当り前述のようにト
ランジスタＱｌ，Ｑ２とサイリスタＳ１を設け、そのう
ちトランジスタＱ１はＧＴＯのオン用に、またサイリス
タＳ１はＧ′１０のオフ用に、さらに残りのトランジス
タＱ２はＧＴＯのオフ期間中の電圧変化率（Ｄｖ／Ｄｔ
）の耐量増加用に使用している。このようにＧＴＯｌ個
当りに３個の異なる機能を持つトランジスタＱｌ，Ｑ２
、サイリスタＳ１を設け、この各々を開閉するため、図
示しないが絶縁されたオンオフ制御信号を供給する必要
があり、このため、回路が複雑で信頼性の低下を招くと
いう欠点がある。
Ｒ。は抵抗、Ｄ３、Ｄ。はダイオード、ＺＤＩはツェナ
ーダイオード、Ｃｓはコンデンサである。 このような
構成のものにおいて、ＧＴＯをオンする際は、トランジ
スタＱ、のベース、エミッタ間に正の信号ＧＡを印加す
るとトランジスタＱ、がオンし、その結果コンデンサＣ
ｌ一トランジスタＱ、−ダイオードＤ。−３ンデンサＣ
。−ＧＴＯゲートＧからカソードにの経路で電流が流れ
ＧＴＯがオンする。コンデンサＣｓが充電し終つた後も
抵抗Ｒ、を通してＧＴＯにゲート電流が流れ続ける。次
にＧＴＯをオフする際はトランジスタＱ、をオフし、サ
イリスタ５、のゲートカソードとの間に正の信号℃Ｂを
印加するとサイリスタ５、がオンし、これによつてコン
デンサＣｓに充電された電荷は、コンデンサＣｓ−サイ
リスタＳ、−ＧＴＯのカソードにからゲートＧの経路で
放電する。このＧＴＯのゲートに流れる逆電流でＧＴＯ
はターンオフする。そしてコンデンサＣｓが放電し終る
とサイリスタ５１もオフする。ＧＴＯのオフ期間中ＧＴ
Ｏに印加される正の電圧変化率（ｄｖ／ｄｔ）に対して
ＧＴＯが、誤点弧するのを防止するために、トランジス
タＱ２のベース、エミッタ間に正の信号ｌを印加してト
ランジスタＱ２をオンにすると、ＧＴＯのゲートにＥ、
の逆電圧が印加される。 ＧＴＯを複数個組合せる場合
前述と同９１ご各ＧＴＯにそれぞれ互いに絶縁した直流
電源円を設け、さらに各ＧＴＯｌ個当り前述のようにト
ランジスタＱｌ，Ｑ２とサイリスタＳ１を設け、そのう
ちトランジスタＱ１はＧＴＯのオン用に、またサイリス
タＳ１はＧ′１０のオフ用に、さらに残りのトランジス
タＱ２はＧＴＯのオフ期間中の電圧変化率（Ｄｖ／Ｄｔ
）の耐量増加用に使用している。このようにＧＴＯｌ個
当りに３個の異なる機能を持つトランジスタＱｌ，Ｑ２
、サイリスタＳ１を設け、この各々を開閉するため、図
示しないが絶縁されたオンオフ制御信号を供給する必要
があり、このため、回路が複雑で信頼性の低下を招くと
いう欠点がある。
第２図は従来のＧＴＯのオンオフ制御回路の他の例を示
すもので、Ｅ１は制御電源、Ｔｌ，Ｔ２は絶縁されたオ
ンおよびオフ信号を供給するパルストランス、Ｑｌ，Ｑ
２はトランジスタ、ＺＤ２，ＺＤ３はツェナーダイオー
ド、Ｄ５はダイオードである。
すもので、Ｅ１は制御電源、Ｔｌ，Ｔ２は絶縁されたオ
ンおよびオフ信号を供給するパルストランス、Ｑｌ，Ｑ
２はトランジスタ、ＺＤ２，ＺＤ３はツェナーダイオー
ド、Ｄ５はダイオードである。
このような第２図の回路において、トランジスタＱ１が
オンすると、ＧＴＯのゲートＧに正の信号が印加された
ＧＴＯがオンする。また、トランジスタＱ２がオンする
と、ＧＴＯのゲートＧに負の信号が印加されＧＴＯはオ
フする。
オンすると、ＧＴＯのゲートＧに正の信号が印加された
ＧＴＯがオンする。また、トランジスタＱ２がオンする
と、ＧＴＯのゲートＧに負の信号が印加されＧＴＯはオ
フする。
第２図の場合第１図の回路と異なり、トランジスタＱｌ
，Ｑ２が整流電源Ｅ１に共通に接続されているので、ト
ランジスタＱｌ，Ｑ２のオンオフ信号は絶縁する必要は
なく、回路が簡単である。しかしながらＧＴＯのゲート
ＧとカソードＫとの間にパルストランスＴ２の２次巻線
が常時接続されているので、ＧＴＯをオフする際の負の
ゲート電流の勾配（嗜）の絶対値を大きくするには限界
があり、大容量のＧＴＯ例えば４００ＡＧＴ０オンオフ
制御回路としては不適当である。又電圧変化率（Ｄｖ／
Ｄｔ）の耐量増加のための逆バイアス電源がないため、
ＧＴＯのオン期間中連続的にゲート信号を加えるにはパ
ルストランスＴ１を大形にしなければならない。この発
明はこのような欠点を除去するためになされたもので、
回路構成が簡単で信頼性の低下を招くことがなく、大容
量の半導体スイッチング素子にも適用でき、電圧変化率
の耐量増加が可能な半導体スイッチングのオンオフ制御
回路を提供することを目的とする。
，Ｑ２が整流電源Ｅ１に共通に接続されているので、ト
ランジスタＱｌ，Ｑ２のオンオフ信号は絶縁する必要は
なく、回路が簡単である。しかしながらＧＴＯのゲート
ＧとカソードＫとの間にパルストランスＴ２の２次巻線
が常時接続されているので、ＧＴＯをオフする際の負の
ゲート電流の勾配（嗜）の絶対値を大きくするには限界
があり、大容量のＧＴＯ例えば４００ＡＧＴ０オンオフ
制御回路としては不適当である。又電圧変化率（Ｄｖ／
Ｄｔ）の耐量増加のための逆バイアス電源がないため、
ＧＴＯのオン期間中連続的にゲート信号を加えるにはパ
ルストランスＴ１を大形にしなければならない。この発
明はこのような欠点を除去するためになされたもので、
回路構成が簡単で信頼性の低下を招くことがなく、大容
量の半導体スイッチング素子にも適用でき、電圧変化率
の耐量増加が可能な半導体スイッチングのオンオフ制御
回路を提供することを目的とする。
以下この発明の実施例について図面を参照して説明する
。
。
第３図はこの発明の一実施例を示すもので、ゲータター
ンオフサイリスタＧｌＯｌ（以下ＧＴＯｌと称す）のゲ
ートＧとカソードＫ間にダイオードＤ４とツェナーダイ
オードＺＤｌとの直列回路が並列に接続れている。この
ツェナーダイオードＺＤｌとダイオードＤ４の直列回路
に抵抗Ｒ１を直列に介してダイオードＤ６〜Ｄ９からな
る第１の整流回路ＲＦｌが並列に接続されている。さら
にツェナー・ダイオードＺＤｌとダイオードＤ４の直列
回路に抵抗Ｒ４を直列に介してダイオードＤｌＯ−Ｄｌ
３からなる第２の整流回路ＲＦ２が並列に接続されてい
る。またツェナーダイオードＺＤｌとダイオードＤ４と
の直列回路に並列に、サイリスタＳ１とダイオードＤｌ
４と抵抗Ｒ，の直列回路が接続され、かつこの直列回路
に並列コンデンサＣ１が接続されている。オン用パルス
トランスＴ１の１次巻線にはトランジスタＱｌｌとＱｌ
２で構成された第１のパルス増幅器が接続され、パルス
トランスＴ１の２次巻線の一・方は第１の整流回路ＲＦ
ｌの中点に接続され、さらにパルストランスＴ１の２次
巻線の他方は、前記抵拍只。とコンデンサＣ１との接談
点間に直列に接続されている。逆バイアス用パルストラ
ンスＴ２の１次巻線にはトランジスタＱ２ｌ，Ｑ２２で
構成された第２のパルス増幅器が接続され、パルストラ
ンスＴ２の２次巻線は前記第２の整流回路ＲＦ２の中点
に接続されている。前記トランジスタＱｌｌ，Ｑｌ２，
Ｑ２ｌ，Ｑ２２のエミッタと前記パルストランスＴｌ，
Ｔ２の１次巻線の中点には制御電源Ｅ１が共通に接続さ
れている。前記パルストランスＴ１はＧＴＯｌのオン用
であるが、ＧＴＯｌのオフ用の電源を兼ねている。
ンオフサイリスタＧｌＯｌ（以下ＧＴＯｌと称す）のゲ
ートＧとカソードＫ間にダイオードＤ４とツェナーダイ
オードＺＤｌとの直列回路が並列に接続れている。この
ツェナーダイオードＺＤｌとダイオードＤ４の直列回路
に抵抗Ｒ１を直列に介してダイオードＤ６〜Ｄ９からな
る第１の整流回路ＲＦｌが並列に接続されている。さら
にツェナー・ダイオードＺＤｌとダイオードＤ４の直列
回路に抵抗Ｒ４を直列に介してダイオードＤｌＯ−Ｄｌ
３からなる第２の整流回路ＲＦ２が並列に接続されてい
る。またツェナーダイオードＺＤｌとダイオードＤ４と
の直列回路に並列に、サイリスタＳ１とダイオードＤｌ
４と抵抗Ｒ，の直列回路が接続され、かつこの直列回路
に並列コンデンサＣ１が接続されている。オン用パルス
トランスＴ１の１次巻線にはトランジスタＱｌｌとＱｌ
２で構成された第１のパルス増幅器が接続され、パルス
トランスＴ１の２次巻線の一・方は第１の整流回路ＲＦ
ｌの中点に接続され、さらにパルストランスＴ１の２次
巻線の他方は、前記抵拍只。とコンデンサＣ１との接談
点間に直列に接続されている。逆バイアス用パルストラ
ンスＴ２の１次巻線にはトランジスタＱ２ｌ，Ｑ２２で
構成された第２のパルス増幅器が接続され、パルストラ
ンスＴ２の２次巻線は前記第２の整流回路ＲＦ２の中点
に接続されている。前記トランジスタＱｌｌ，Ｑｌ２，
Ｑ２ｌ，Ｑ２２のエミッタと前記パルストランスＴｌ，
Ｔ２の１次巻線の中点には制御電源Ｅ１が共通に接続さ
れている。前記パルストランスＴ１はＧＴＯｌのオン用
であるが、ＧＴＯｌのオフ用の電源を兼ねている。
すなわちパルストランスＴ１の１次巻線にはパルス増幅
器を構成するトランジスタＱｌｌとＱｌ２が接続されて
おり、このトランジスタＱｌｌとＱｌ。はＧＴＯｌのオ
ンすべき期間中に例えば５０ｐｓ毎にオンオフを交互に
繰り返すようになつている。その結果パルストランスＴ
１の２つの２次巻線にはそれぞれ方形波の交流が発生す
る。
器を構成するトランジスタＱｌｌとＱｌ２が接続されて
おり、このトランジスタＱｌｌとＱｌ。はＧＴＯｌのオ
ンすべき期間中に例えば５０ｐｓ毎にオンオフを交互に
繰り返すようになつている。その結果パルストランスＴ
１の２つの２次巻線にはそれぞれ方形波の交流が発生す
る。
パルストランスＴ１の一方の２次巻線に生じた交流は整
流回路ＲＦｌで全波整流されて抵抗Ｒ１を通してＧＴＯ
ｌのゲートＧ１カソードＫ間に加えられ、これによりＧ
ＴＯｌはオンする。またパルストランスＴ１の他方の２
次巻線に生じた交流はダイオードＤｌ４て整流されてコ
ンデンサＣ１が図示極性に充電される。そしてＧＴＯｌ
をオフする際は、まずトランジスタＱｌｌとＱｌ２を共
にオフにしてＧＴＯｌのオン制御信号を止め、ついで図
示しない回路よりパルストランスＴ３を介してサイリス
タＳ１をオンすると、図示極性に充電されたコンデンサ
Ｃ１の電荷が、コンデンサＣ１−ＧＴＯのカソードＫ１
ゲートＧ−サイリスタＳ１の閉回路で放電し、ＧＴＯは
ターンオフする。
流回路ＲＦｌで全波整流されて抵抗Ｒ１を通してＧＴＯ
ｌのゲートＧ１カソードＫ間に加えられ、これによりＧ
ＴＯｌはオンする。またパルストランスＴ１の他方の２
次巻線に生じた交流はダイオードＤｌ４て整流されてコ
ンデンサＣ１が図示極性に充電される。そしてＧＴＯｌ
をオフする際は、まずトランジスタＱｌｌとＱｌ２を共
にオフにしてＧＴＯｌのオン制御信号を止め、ついで図
示しない回路よりパルストランスＴ３を介してサイリス
タＳ１をオンすると、図示極性に充電されたコンデンサ
Ｃ１の電荷が、コンデンサＣ１−ＧＴＯのカソードＫ１
ゲートＧ−サイリスタＳ１の閉回路で放電し、ＧＴＯは
ターンオフする。
コンデンサＣ１が放電するとサイリスタＳ１はオフする
。またパルス増幅器を構成するトランジスタＱ２ｌとＱ
２２は、トランジスタＱｌｌ，Ｑｌ２と同様にオンオフ
を交互に繰り返すようになつており、これによりパルス
トランスＴ２の２次巻線に生じる交流は、整流回路ＲＦ
２で全波整流されて抵抗Ｒ４を介してＧＴＯｌのゲート
ＧとカソードＫ間に逆バイアス電圧が加えられる。以上
述べた実施例によれば、ＧＴＯｌｌ個当りに、ＧＴＯｌ
オフ用のスイッチング素子として例えはサイリスタＳ１
が１個ですみ、これにともないサイリスタＳ１をオンオ
フ制御するための回路が１個ですむことから、従来の第
１図の回路に比べて構成が簡単で信頼性の低下を招くこ
とがない。
。またパルス増幅器を構成するトランジスタＱ２ｌとＱ
２２は、トランジスタＱｌｌ，Ｑｌ２と同様にオンオフ
を交互に繰り返すようになつており、これによりパルス
トランスＴ２の２次巻線に生じる交流は、整流回路ＲＦ
２で全波整流されて抵抗Ｒ４を介してＧＴＯｌのゲート
ＧとカソードＫ間に逆バイアス電圧が加えられる。以上
述べた実施例によれば、ＧＴＯｌｌ個当りに、ＧＴＯｌ
オフ用のスイッチング素子として例えはサイリスタＳ１
が１個ですみ、これにともないサイリスタＳ１をオンオ
フ制御するための回路が１個ですむことから、従来の第
１図の回路に比べて構成が簡単で信頼性の低下を招くこ
とがない。
またＧＴＯｌのオン期間中に充電したコンデンサＣ１の
電荷を利用してＧＴＯｌをオフさせるようにしたので、
ＧＴＯｌをオフにする際の頁のゲート電流の勾配の絶対
値を大きくすることがてき、これにより大容量のＧＴＯ
ｌにも適用できる。さらに、トランジスタＱ２ｌ，Ｑ２
２によつて構成されるパルス増幅器からの交流がパルス
トランスＴ２を介して整流回路ＲＦ２で整流され、これ
がＧＴＯｌのゲートＧとカソードＫ間に加えられるので
、電圧変化率（Ｄｖ／Ｄｔ）の耐量増加が可能となる。
電荷を利用してＧＴＯｌをオフさせるようにしたので、
ＧＴＯｌをオフにする際の頁のゲート電流の勾配の絶対
値を大きくすることがてき、これにより大容量のＧＴＯ
ｌにも適用できる。さらに、トランジスタＱ２ｌ，Ｑ２
２によつて構成されるパルス増幅器からの交流がパルス
トランスＴ２を介して整流回路ＲＦ２で整流され、これ
がＧＴＯｌのゲートＧとカソードＫ間に加えられるので
、電圧変化率（Ｄｖ／Ｄｔ）の耐量増加が可能となる。
以上述べた実施例は半導体スイッチング素子としてゲー
トターンオフサイリスタを例にあげたが、これを電力用
トランジスタにも適用する場合はベース信号を制御すれ
ばよい。
トターンオフサイリスタを例にあげたが、これを電力用
トランジスタにも適用する場合はベース信号を制御すれ
ばよい。
その他この発明の要旨を変更しない範囲で種々変形して
実施できる。以上述べたようにこの発明によれば回路構
成が簡単で信頼性の低下を招くことがなく、大容量の半
導体スイッチング素子にも適用でき、電圧電化率の耐量
増加が可能な半導体スイッチング素子のオンオフ制御回
路を提供できる。
実施できる。以上述べたようにこの発明によれば回路構
成が簡単で信頼性の低下を招くことがなく、大容量の半
導体スイッチング素子にも適用でき、電圧電化率の耐量
増加が可能な半導体スイッチング素子のオンオフ制御回
路を提供できる。
第１図および第２図はそれぞれ異なる従来の半導体スイ
ッチング素子のオンオフ制御回路の例を示す回路図、第
３図はこの発明による半導体スイッチング素子のオンオ
フ制御回路の一実施例を示す回路図である。 ＧＴＯ，ＧＴＯｌ・・・ゲートターンオフサイリスタ、
Ｑｌｌ，Ｑｌ２，Ｑ２ｌ，Ｑ２２・・・トランジスタ、
Ｓ１・・・サイリスタ、Ｃ１・・・コンデンサ、Ｅ１・
・・制御電源、Ｒ１〜Ｒ４・・・抵抗、Ｄ１〜Ｄｌ３・
・・ダイオード。
ッチング素子のオンオフ制御回路の例を示す回路図、第
３図はこの発明による半導体スイッチング素子のオンオ
フ制御回路の一実施例を示す回路図である。 ＧＴＯ，ＧＴＯｌ・・・ゲートターンオフサイリスタ、
Ｑｌｌ，Ｑｌ２，Ｑ２ｌ，Ｑ２２・・・トランジスタ、
Ｓ１・・・サイリスタ、Ｃ１・・・コンデンサ、Ｅ１・
・・制御電源、Ｒ１〜Ｒ４・・・抵抗、Ｄ１〜Ｄｌ３・
・・ダイオード。
Claims (1)
- １ 一次巻線が第１のパルス増幅器によつて付勢される
オン用パルストランスと、一次巻線が第２のパルス増幅
器によつて付勢される逆バイアス用パルストランスの一
方の２次巻線の出力を整流し、ゲートあるいはベース信
号でオンオフ可能な半導体スイッチング素子のオン信号
を出力する第１の整流回路と、前記オン用パルストラン
スの他方の２次巻線出力によつて前記半導体スイッチン
グ素子のオン期間において充電されるコンデンサと、前
記半導体スイッチング素子をオフする際に閉路され、前
記コンデンサの充電電荷を放電させ前記半導体スイッチ
ング素子にオフ信号を供給するためのスイッチング素子
と、前記逆バイアス用パルストランスの２次巻線の出力
を整流し、前記半導体スイッチング素子に逆バイアス信
号を供給する第２の整流回路と、前記第１及び第２のパ
ルス増幅器に共通に接続された制御電源とからなる半導
体スイッチング素子のオンオフ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52015223A JPS6053549B2 (ja) | 1977-02-15 | 1977-02-15 | 半導体スイツチング素子のオンオフ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52015223A JPS6053549B2 (ja) | 1977-02-15 | 1977-02-15 | 半導体スイツチング素子のオンオフ制御回路 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56200284A Division JPS57138863A (en) | 1981-12-12 | 1981-12-12 | On and off controlling circuit for semiconductor switching element |
| JP56200285A Division JPS57138864A (en) | 1981-12-12 | 1981-12-12 | On and off controlling circuit for semiconductor switching element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53100760A JPS53100760A (en) | 1978-09-02 |
| JPS6053549B2 true JPS6053549B2 (ja) | 1985-11-26 |
Family
ID=11882857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52015223A Expired JPS6053549B2 (ja) | 1977-02-15 | 1977-02-15 | 半導体スイツチング素子のオンオフ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053549B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2907403A1 (de) * | 1979-02-23 | 1980-09-04 | Licentia Gmbh | Anordnung zur erzeugung von loeschimpulsen fuer einen leistungshalbleiter |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028971A (ja) * | 1973-07-14 | 1975-03-24 | ||
| JPS5177164A (ja) * | 1974-12-27 | 1976-07-03 | Tokyo Shibaura Electric Co | |
| JPS5177162A (ja) * | 1974-12-27 | 1976-07-03 | Tokyo Shibaura Electric Co |
-
1977
- 1977-02-15 JP JP52015223A patent/JPS6053549B2/ja not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028971A (ja) * | 1973-07-14 | 1975-03-24 | ||
| JPS5177164A (ja) * | 1974-12-27 | 1976-07-03 | Tokyo Shibaura Electric Co | |
| JPS5177162A (ja) * | 1974-12-27 | 1976-07-03 | Tokyo Shibaura Electric Co |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53100760A (en) | 1978-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3737755A (en) | Regulated dc to dc converter with regulated current source driving a nonregulated inverter | |
| US5303138A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| US3986098A (en) | Power conversion system | |
| JPH09103073A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0313827B2 (ja) | ||
| US4821165A (en) | High voltage DC power supply | |
| US20160301310A1 (en) | Zero-Voltage Switching Buck Converter and Control Circuit Therefor | |
| JPH08289538A (ja) | Ｄｃ−ｄｃコンバータ | |
| US4649321A (en) | Gate capacitance latch for DC to AC converters | |
| JPS6053549B2 (ja) | 半導体スイツチング素子のオンオフ制御回路 | |
| US3938026A (en) | Circuit for the simultaneous ignition of a plurality of thyristors | |
| US3496444A (en) | Voltage converter circuits | |
| US3863131A (en) | Chopper transistor driver and feedback circuit for regulated dc to dc power converters using separate input and output grounds | |
| JPH06165486A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS6322145B2 (ja) | ||
| US4837670A (en) | Bias source for a switchmode converter | |
| JPH073835Y2 (ja) | スイッチングレギュレータ | |
| JPH0337390B2 (ja) | ||
| JPH0218707Y2 (ja) | ||
| JPS6289476A (ja) | 多出力コンバ−タの過電圧保護回路 | |
| SU400936A1 (ru) | Устройство для заряда аккумуляторной батареи | |
| SU384180A1 (ru) | Автономный инвертор | |
| JPS63124777A (ja) | 電力変換装置 | |
| SU1091282A1 (ru) | Устройство дл управлени симистором | |
| SU928555A1 (ru) | Формирователь импульсов |