JPS6051889A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS6051889A JPS6051889A JP15945283A JP15945283A JPS6051889A JP S6051889 A JPS6051889 A JP S6051889A JP 15945283 A JP15945283 A JP 15945283A JP 15945283 A JP15945283 A JP 15945283A JP S6051889 A JPS6051889 A JP S6051889A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- supplied
- memories
- ray tube
- cathode ray
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えば文字、図形等を表示するコンピュータ
ディスプレイ装置に適用して好適な画像表示装置に関す
る。
ディスプレイ装置に適用して好適な画像表示装置に関す
る。
背須技術とその問題点
陰極線管の画面上に画像表示する方式としてインターレ
ース方式が知られている。即ち、1枚の画像(フレーム
)が2回の垂直走査(フィールド)で構成される。この
場合、あるフィールドの次のフィールドでは%走査線間
隔だけずらして走査される。このインターレース方式の
場合には、走査線の発光が1フイールドおきであり、こ
の発光がフリッカとして視覚に感じ、画質の向上を妨げ
ている。
ース方式が知られている。即ち、1枚の画像(フレーム
)が2回の垂直走査(フィールド)で構成される。この
場合、あるフィールドの次のフィールドでは%走査線間
隔だけずらして走査される。このインターレース方式の
場合には、走査線の発光が1フイールドおきであり、こ
の発光がフリッカとして視覚に感じ、画質の向上を妨げ
ている。
また、このフリッカを防止するために、例えばインター
レース方式の映像信号を水平周波数が2倍のノンインタ
ーレース方式の映像信号に変換し、これを陰極線管に供
給すると共に、この陰極線管において水平走査速度を2
倍としてノンインターレース表示をする方式が提案され
ている。この場合、上述したインターレース方式におけ
るようなフリッカがな(高画質を得ることができるが、
扱うクロック周波数が尚くなるのでデジタル回路が高価
になると共に最終アナpグ段での周波数帯域を2倍にす
る必要がある。さらに、水平偏向周波数も2倍としなけ
ればならない。従って、性能的に満足なものを得るには
相当コストアップとなる不都合がある。
レース方式の映像信号を水平周波数が2倍のノンインタ
ーレース方式の映像信号に変換し、これを陰極線管に供
給すると共に、この陰極線管において水平走査速度を2
倍としてノンインターレース表示をする方式が提案され
ている。この場合、上述したインターレース方式におけ
るようなフリッカがな(高画質を得ることができるが、
扱うクロック周波数が尚くなるのでデジタル回路が高価
になると共に最終アナpグ段での周波数帯域を2倍にす
る必要がある。さらに、水平偏向周波数も2倍としなけ
ればならない。従って、性能的に満足なものを得るには
相当コストアップとなる不都合がある。
発明の目的
本発明は斯る点に鑑みてなされたもので、高両質の両f
g4−・水装置を安9mK札することができるようにし
たものである。
g4−・水装置を安9mK札することができるようにし
たものである。
発明の概要
本発明は上記目的を達成するため、11個の電子銃によ
って垂直方向に所定間隔離れたn個の螢光面位置を同時
に発光させるようになされた陰極線管と、垂直方向に順
次n分割された情報を保持するn個のメモリと、このn
個のメモリからの情報に基づいて上記対応するn個の電
子銃を駆動する回路とを有するものである。
って垂直方向に所定間隔離れたn個の螢光面位置を同時
に発光させるようになされた陰極線管と、垂直方向に順
次n分割された情報を保持するn個のメモリと、このn
個のメモリからの情報に基づいて上記対応するn個の電
子銃を駆動する回路とを有するものである。
実施例
以下、第1図を参照しながら本発明の一実施例について
説明しよう。本例は2個の電子銃を有する陰極線管を用
いた例である。
説明しよう。本例は2個の電子銃を有する陰極線管を用
いた例である。
同図において、+1)は2個の電子銃を有する陰極線管
であり、K1及びに2は夫々用1及び第2のカソードで
ある。これら第1及び第2のカソードに1及びに2から
の第1及び第2の電子ビームBmi及びBm2は、螢光
面上において、第2図に示すように同時に走査するよう
にされる。この場合、電子ビームBinIとBrn2と
Kよる走査線の間隔は、電子ビームBmlによる走査線
の間隔の↓となるよ5にされる。
であり、K1及びに2は夫々用1及び第2のカソードで
ある。これら第1及び第2のカソードに1及びに2から
の第1及び第2の電子ビームBmi及びBm2は、螢光
面上において、第2図に示すように同時に走査するよう
にされる。この場合、電子ビームBinIとBrn2と
Kよる走査線の間隔は、電子ビームBmlによる走査線
の間隔の↓となるよ5にされる。
この陰極線管(11の第1及び第2のカソードKl及び
に2には、例えば1枚の画像を形成するフレーム信号の
5ち、垂直方向に順次2分割された夫夫の信号が供給さ
れて画像表示がなされる。例えば、フレーム信号が第3
図Aに示すようであるとするとき、第1のカソードに1
には同図Bに示すような1本おきの走査線信号が順次供
給されると共に、これと並行して第2のカソードに2に
は同図Cに示すような1本おきの走査線イ百号が順次供
給されて、画像表示がなされる。
に2には、例えば1枚の画像を形成するフレーム信号の
5ち、垂直方向に順次2分割された夫夫の信号が供給さ
れて画像表示がなされる。例えば、フレーム信号が第3
図Aに示すようであるとするとき、第1のカソードに1
には同図Bに示すような1本おきの走査線信号が順次供
給されると共に、これと並行して第2のカソードに2に
は同図Cに示すような1本おきの走査線イ百号が順次供
給されて、画像表示がなされる。
この陰極線管(1)への43号供給は以下のよ5KLで
行なわれる。
行なわれる。
第1図において、(2)は、文字、図形データDA ’
I’A(Hを発生するコンピュータ等のデータ入力装置
である。このデータDATA4Nはシリアルデータであ
り、マイクルコンピュータ(3)を構成するシリアル/
パラレル変換用のシフトレジスタ(4)に供給される。
I’A(Hを発生するコンピュータ等のデータ入力装置
である。このデータDATA4Nはシリアルデータであ
り、マイクルコンピュータ(3)を構成するシリアル/
パラレル変換用のシフトレジスタ(4)に供給される。
また、このデータDATAINは通信制御回路(5)に
供給されて、その始まり、終りが検出され、シフトレジ
スタ(4)はこの通信制御回路(5)によって制御され
る。また、この通信制#@ M (5)がら制御信号S
cがデータ入力装置(2)に供給され、データDATA
INの入力が制御される。
供給されて、その始まり、終りが検出され、シフトレジ
スタ(4)はこの通信制御回路(5)によって制御され
る。また、この通信制#@ M (5)がら制御信号S
cがデータ入力装置(2)に供給され、データDATA
INの入力が制御される。
シフトレジスタ(4)によってパラレルデータ忙変換さ
れたデータDA’l’AINはバッファメモリ(6)に
供給される。このバックアメモリ(6)への書き込み及
び読み出しはバッファ制御回路(7)によって制御され
る。
れたデータDA’l’AINはバッファメモリ(6)に
供給される。このバックアメモリ(6)への書き込み及
び読み出しはバッファ制御回路(7)によって制御され
る。
バッファメモ1月6)から読み出されたデータDATA
4Nはキャラクタゼネレータ(8)に供給されて、最終
的なパターン信号SCAに変換される。このキャラクタ
ゼネレータ(8)には、バッファメモリ(6)からデー
タDATAINが供給されるとき、書き込み制御回路(
9)より変換命令信号が与えられて変換が行なわれる。
4Nはキャラクタゼネレータ(8)に供給されて、最終
的なパターン信号SCAに変換される。このキャラクタ
ゼネレータ(8)には、バッファメモリ(6)からデー
タDATAINが供給されるとき、書き込み制御回路(
9)より変換命令信号が与えられて変換が行なわれる。
この変換されたパターン信号SCAは、メモリ(101
)及び(102)に供給される。
)及び(102)に供給される。
また、書き込み位置指定レジスタ0Dに書き込み制御回
路(9)より制御信号が供給され、こりレジスタ旧)か
らは、キャラクタゼネレータ(8)で上述した変換が行
なわれる都度に順次メモリ(101)あるいは(102
)の番地を指定する書き込みアドレス信号WADが発生
される。このアドレス信号WADは、切換スイッチtt
aのW側を介してメモリ(101)及び(102)に供
給される。
路(9)より制御信号が供給され、こりレジスタ旧)か
らは、キャラクタゼネレータ(8)で上述した変換が行
なわれる都度に順次メモリ(101)あるいは(102
)の番地を指定する書き込みアドレス信号WADが発生
される。このアドレス信号WADは、切換スイッチtt
aのW側を介してメモリ(101)及び(102)に供
給される。
また、書き込み制御回路(9)からは、メモリ(1(h
)及び(102)を夫々書き込み状態とする書き込み信
号8w1及、’fj 8W2が発生され、夫々切換スイ
ッチo3及び1141のW側を介してメモリQot)及
び(102)に供給される。これら書き込み信号SWI
及び8W2は1夫々キヤラクタゼネレータ(8)で変換
されたパターン信号SCAがメモリ(10s)及び(1
02)に書き込まれるものであるとき発生される。
)及び(102)を夫々書き込み状態とする書き込み信
号8w1及、’fj 8W2が発生され、夫々切換スイ
ッチo3及び1141のW側を介してメモリQot)及
び(102)に供給される。これら書き込み信号SWI
及び8W2は1夫々キヤラクタゼネレータ(8)で変換
されたパターン信号SCAがメモリ(10s)及び(1
02)に書き込まれるものであるとき発生される。
結局、この第1図例において、メモリ(101)及び(
102)には、順次パターン信号8CAが供給され、フ
レーム信号が第3図Aに示すようであるとぎ、メモリ(
101)には同図Bに示すような1本おきの走査線信号
が順次書き込まれると共に、メモリ(102)には同図
Cに示すような1本おきの走査線信号が順次書き込まれ
る。
102)には、順次パターン信号8CAが供給され、フ
レーム信号が第3図Aに示すようであるとぎ、メモリ(
101)には同図Bに示すような1本おきの走査線信号
が順次書き込まれると共に、メモリ(102)には同図
Cに示すような1本おきの走査線信号が順次書き込まれ
る。
このメモ!j (10t)及び(102)への書き込み
は垂直ブランキング期間で行なわれ、その他の期間は読
み出しが行なわれる。即ち、切換スイッチ(131及び
(14+の1を側は接地され、切換スイッチazのR1
11には分周器u9より読み出しアドレス信号RADが
供給される。これら切換スイッチjJ7J 、 (13
及びQ41は、クロック発撮器Q61からの発振信号に
基づいて形成された切換信号Sswによって切換えられ
、例えば垂直ブランキング期間はW側に切換えられ、そ
の他の期間はR側に切換えられる。
は垂直ブランキング期間で行なわれ、その他の期間は読
み出しが行なわれる。即ち、切換スイッチ(131及び
(14+の1を側は接地され、切換スイッチazのR1
11には分周器u9より読み出しアドレス信号RADが
供給される。これら切換スイッチjJ7J 、 (13
及びQ41は、クロック発撮器Q61からの発振信号に
基づいて形成された切換信号Sswによって切換えられ
、例えば垂直ブランキング期間はW側に切換えられ、そ
の他の期間はR側に切換えられる。
また、上述した読み出しアドレス信号RADは、水平同
期信号Hsync及び垂直回期信号vsyncに同期し
たものとされる。そして、このアドレス信号1’ADは
切換スイッチO3のRgAを介してメモリ(101)及
び(102)に供給される。
期信号Hsync及び垂直回期信号vsyncに同期し
たものとされる。そして、このアドレス信号1’ADは
切換スイッチO3のRgAを介してメモリ(101)及
び(102)に供給される。
従って、メモリ(101)及び(102)からは、第3
図B及びCに示すように書き込まれたノくター/信号S
cAが順次並行して読み出され、夫々バラフッ回路(1
7t)及び(172)を介してパラレル/シリアル変換
用のシフトレジスタ(181)及び(182)に供給さ
れる。
図B及びCに示すように書き込まれたノくター/信号S
cAが順次並行して読み出され、夫々バラフッ回路(1
7t)及び(172)を介してパラレル/シリアル変換
用のシフトレジスタ(181)及び(182)に供給さ
れる。
シフトレジスタ(181)でシリアル信号に変換された
パターン信号SCA (第3図C参照)は、D/A変換
器(191)でアナログ信号に変換された後ドライブ回
路(201)を介して第1のカソードKI K供給され
る。一方、これと並行して、シフトレジスタ(182)
でシリアル信号に変換されたノ(ターン信号SCA (
第3図C参照)はD/A変換Be (192)でアナロ
グ信号に変換された後ドライブ回路(202)を介して
第2のカソードに2に供給される。
パターン信号SCA (第3図C参照)は、D/A変換
器(191)でアナログ信号に変換された後ドライブ回
路(201)を介して第1のカソードKI K供給され
る。一方、これと並行して、シフトレジスタ(182)
でシリアル信号に変換されたノ(ターン信号SCA (
第3図C参照)はD/A変換Be (192)でアナロ
グ信号に変換された後ドライブ回路(202)を介して
第2のカソードに2に供給される。
ンパーゼンス袖止回路ullに供給される。そして、こ
の回路Qυより偏向コイルシ2に偏向信号5DFLが供
給され、第1及び第2のカソードKl及びに2に係る第
1及び第2の電子ビームB+nl及びBmzが第2図に
示すように垂直及び水平偏向走査するようにされる。ま
た、回路011よりコンノ(−ゼンスコイル03)に補
正信号5CONVが供給され、第1及び第2の電子ビー
ム13mx及び8m2の位置が、画面各部において、上
述した(第2図に示すような)位置関係を保つようにさ
れる。
の回路Qυより偏向コイルシ2に偏向信号5DFLが供
給され、第1及び第2のカソードKl及びに2に係る第
1及び第2の電子ビームB+nl及びBmzが第2図に
示すように垂直及び水平偏向走査するようにされる。ま
た、回路011よりコンノ(−ゼンスコイル03)に補
正信号5CONVが供給され、第1及び第2の電子ビー
ム13mx及び8m2の位置が、画面各部において、上
述した(第2図に示すような)位置関係を保つようにさ
れる。
本例は以上のように構成され、メモリ(101)及び(
102)には、1枚の画像を形成するフレーム信号(第
3図C参照)のうち、垂直方向に順次2分割された夫に
のパターン信号SCA (第3図B及びC参照)が書き
込まれる。そして、これらメモリ(lol)及び(10
2)より、同期信号Hsync及び■5yncに同期し
たアドレス信号”ADに基づいてノ(ターン信号8CA
が並行して読み出され、陰極線管(月の第1及び第2の
カソードに1及びに2に夫々供給される。一方、第1及
びq↓2のカソードに1及びに2に係る第1及び第2の
電子ビームBrr+1及び8m2は螢光面上を垂直方向
に所定間隔(1走査線間隔)を保って同時に走査される
(第2図参照)。従って、陰極線管(1)の画1flj
上には、Ml及び第2の電子ビー A Bms及び8m
2により、メモリ(101)及び(102)から読み出
されたパターン信号8CAに基づいた走査線が順次形成
され、これにより画像が表示される。
102)には、1枚の画像を形成するフレーム信号(第
3図C参照)のうち、垂直方向に順次2分割された夫に
のパターン信号SCA (第3図B及びC参照)が書き
込まれる。そして、これらメモリ(lol)及び(10
2)より、同期信号Hsync及び■5yncに同期し
たアドレス信号”ADに基づいてノ(ターン信号8CA
が並行して読み出され、陰極線管(月の第1及び第2の
カソードに1及びに2に夫々供給される。一方、第1及
びq↓2のカソードに1及びに2に係る第1及び第2の
電子ビームBrr+1及び8m2は螢光面上を垂直方向
に所定間隔(1走査線間隔)を保って同時に走査される
(第2図参照)。従って、陰極線管(1)の画1flj
上には、Ml及び第2の電子ビー A Bms及び8m
2により、メモリ(101)及び(102)から読み出
されたパターン信号8CAに基づいた走査線が順次形成
され、これにより画像が表示される。
このように本例によれば、インターレース表示するもの
でないので、走査線の発光がフリッカとして視覚に感じ
ることなく高画質画像を得ることができる。そして本例
によれば、2個の電子銃を有する陰極線管(1)を用い
、メモリ(101)及び(102)より夫々の電子銃に
信号が供給され、これら2個の電子銃の共働により1枚
の画像が表示されるものであり、1個の電子銃により例
えば水平周波数を2倍としてノンインターレース表示す
るものに比べ、扱うりiツク周波数は■でよく、デジタ
ル回路は安価となる。また、最終アナログ段でのJf8
波数帯域は↑でより、マた、水平偏向周波数も■でよい
。従って、全体として安価に構成することができる。
でないので、走査線の発光がフリッカとして視覚に感じ
ることなく高画質画像を得ることができる。そして本例
によれば、2個の電子銃を有する陰極線管(1)を用い
、メモリ(101)及び(102)より夫々の電子銃に
信号が供給され、これら2個の電子銃の共働により1枚
の画像が表示されるものであり、1個の電子銃により例
えば水平周波数を2倍としてノンインターレース表示す
るものに比べ、扱うりiツク周波数は■でよく、デジタ
ル回路は安価となる。また、最終アナログ段でのJf8
波数帯域は↑でより、マた、水平偏向周波数も■でよい
。従って、全体として安価に構成することができる。
尚、上述実施例では、白黒の場合につき述べたものであ
るが、カラー化の場合には、例えば赤、緑及び青色画像
用に夫々陰極紳管を設け、フ“ロジエクターとすること
ができる。また、カラー化の場合、赤、緑及びw色の夫
々に2Jして第1及び81!2の電子ビームを有する6
ビ一ム方式のカラー陰極脚管を用いて実現してもよい。
るが、カラー化の場合には、例えば赤、緑及び青色画像
用に夫々陰極紳管を設け、フ“ロジエクターとすること
ができる。また、カラー化の場合、赤、緑及びw色の夫
々に2Jして第1及び81!2の電子ビームを有する6
ビ一ム方式のカラー陰極脚管を用いて実現してもよい。
また、上述実施例では、2個の電子銃を有する陰極線管
を用いた例であるが、これに限られず、n個の電子銃を
有する陰極線管を用いるものにおいては、垂直方向に順
次n分割された情報を11個のメモリ忙書き込んでおぎ
、これらn個のメモリより夫々n個の′電子銃に情@を
供給し、これらn個の電子銃の共働によって画像が表示
されるようにすればよい。この場合、水平周波数が従来
のままでも、実質的に1倍の表示速度が得られる。
を用いた例であるが、これに限られず、n個の電子銃を
有する陰極線管を用いるものにおいては、垂直方向に順
次n分割された情報を11個のメモリ忙書き込んでおぎ
、これらn個のメモリより夫々n個の′電子銃に情@を
供給し、これらn個の電子銃の共働によって画像が表示
されるようにすればよい。この場合、水平周波数が従来
のままでも、実質的に1倍の表示速度が得られる。
発明の効果
以上述べた実施例からも明らかなよう、に1本発明によ
れば高画質の向直表示装置を安価に得ることができる。
れば高画質の向直表示装置を安価に得ることができる。
第1図は本発明の一実施例を示す構成図、第2図及び第
3図は夫々その説明のための図である。 +11は陰極脚管、+21はデータ入力装置、(101
)及び(102)は夫々メモリである。
3図は夫々その説明のための図である。 +11は陰極脚管、+21はデータ入力装置、(101
)及び(102)は夫々メモリである。
Claims (1)
- n個の電子銃によって垂直方向に所定間隔離れたn個の
螢光面位置を同時に発光させるようになされた陰極線管
と、垂直方向に順次n分割された情報を保持するn個の
メモリと、このn個のメモリからの情報に基づいて上記
対応するn個の電子銃を駆動する回路とを有する画像表
示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15945283A JPS6051889A (ja) | 1983-08-31 | 1983-08-31 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15945283A JPS6051889A (ja) | 1983-08-31 | 1983-08-31 | 画像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6051889A true JPS6051889A (ja) | 1985-03-23 |
Family
ID=15694065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15945283A Pending JPS6051889A (ja) | 1983-08-31 | 1983-08-31 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6051889A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6186793A (ja) * | 1984-10-01 | 1986-05-02 | アズレイ インコ−ポレ−テツド | 高解像度のグラフイツクシステム |
-
1983
- 1983-08-31 JP JP15945283A patent/JPS6051889A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6186793A (ja) * | 1984-10-01 | 1986-05-02 | アズレイ インコ−ポレ−テツド | 高解像度のグラフイツクシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0382567B1 (en) | Liquid crystal display device and driving method therefor | |
US5663765A (en) | Apparatus and method for processing image signals | |
JP2000206492A (ja) | 液晶表示装置 | |
JPS6051889A (ja) | 画像表示装置 | |
JPH10276411A (ja) | インタレース/プログレッシブ走査変換回路 | |
JPH09154034A (ja) | テレビジョン受像機 | |
JPH07501626A (ja) | マトリクスディスプレイの制御方法および制御装置 | |
JP2642578B2 (ja) | 画像表示装置 | |
JPS61105190A (ja) | 文字多重放送映像監視方式 | |
JP3804893B2 (ja) | 映像信号処理回路 | |
JPH04349492A (ja) | マルチ映像表示システム | |
KR100280848B1 (ko) | 비디오 주사방식 변환회로 | |
JPH0515349B2 (ja) | ||
JPH05241525A (ja) | カラー表示装置 | |
JPH0833716B2 (ja) | 映像信号変換装置 | |
JPS6093482A (ja) | 表示装置 | |
KR100192949B1 (ko) | 투사형 화상표시시스템의 순차주사변환장치 | |
KR100206845B1 (ko) | 2주사선 동시주사 방식의 영상신호 처리장치 | |
JP2548017B2 (ja) | 倍速変換装置 | |
JPH05336477A (ja) | 液晶表示装置 | |
JPH05323926A (ja) | 表示装置 | |
GB2262643A (en) | Planar display driving circuit | |
JPH0370288A (ja) | スキャンコンバータ | |
JPH0294879A (ja) | 多画面表示装置 | |
JPH1011049A (ja) | オーバレイ表示方法およびディスプレイオーバレイ装置 |