JPS60501930A - リ−ドソロモンコ−ドのディジタル信号の誤り訂正方式 - Google Patents
リ−ドソロモンコ−ドのディジタル信号の誤り訂正方式Info
- Publication number
- JPS60501930A JPS60501930A JP59502929A JP50292984A JPS60501930A JP S60501930 A JPS60501930 A JP S60501930A JP 59502929 A JP59502929 A JP 59502929A JP 50292984 A JP50292984 A JP 50292984A JP S60501930 A JPS60501930 A JP S60501930A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- code
- errors
- zero
- determinant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
リードソロモンコードのディジタル信号の誤り訂正方式本発明は、誤り訂正コー
ドを用いるディジタルデータの符号化と復号化の方法と、上記方法を行うエンコ
ーダおよびデコーダに関するものである。
リードソロモン(Reed−8olomon)コードは、例えば北オランダ出版
会社(North Ho1land Publishing Com−pany
)のマックウィリアムとスロア(F、J、Mac VilliamsとN、J、
A、51oa:ne)の1981年の著作「誤り訂正コードの理論J(rThe
Theory of Error−CorreCting Codes’)、
第10章で、説明されでいる。
有限ガロア体a F (q)におけるり一下ソロモンコードは、鐸さl’J、=
q、−1のボーゼ、チオドiハホッキンハム(Bose、 Chaudhuri
、 Hocquenhem(B CH))コードであることが想起されよう。
BCHコードは、定義によれば次式のジェネレータ多項式のコードである。
G(x)=(x−amo)(x−a’o”)−(x−a’o”δ−2)ここで、
δは指定距離であり、tが訂正される誤りの数を表わすときδ−2=2t+1で
ある。
故に、G (x )の平方根は、GF(2)に属する原始光の逐次累乗である。
これは、コード語では次のようになることを意味する;
v(x) =’I n −1x”−’ 十・= y n ’1 x ”リ−y。
’1n−iは、−か1の二つの可能値をもつ、また、x”−’はy、、−1の位
置を確立する。
リードソロモンコードでは、フィールドの特徴は2でなく、素整数すは体GF(
b’)となる。各y、−1は二つの形でなく q=b の形である。係数’I
n −1はコード記号である。
多項式の定義は、係数はなく整数0か1(基数2)であり、GF(b’)の要素
は2進要素で表わされる。
例えば、mo=C)、q=23で、フィールドにおける要素をつくる多項式の特
徴がx’+x2+1である場合は、各係数は3ビット語の形式で表わされる。
1 1 1 a’=a+a”=1+a+a20 1 1 a5=a+a2+1+
a2=1+a1 1 0 a’=a+a2
0 0 1 a 7= a 2+ a ′a= a 2+ a 2+ 1 =
12進の場合、多項式の累乗根はこのように示され、mo=Qについては、コー
ド・ジェネレータ多項式は、G(X)=(x −1)(x −al・(x −a
6−2)となる。
ジェネレータ多項式は、訂正される誤りの数tの2倍に等しい累乗根の数をもた
ねばならない。実は、累乗根は最高の累乗をもつ;
a8−=a −a
従って、ジェネレータ多項式は、1.a、a”・・・a2t−1となる。
qは8に等しい故、コード語の長さはN=7記号で示される。コードC(7,4
)は、各々3ビツトの四つの情報記号と三つの制御記号をもつ。コード語は、例
えば次のように書くことができる。
ここに、I(x)は情報記号を表わし、R(x)は■(x)をG(x)で除した
剰余からなる制御符号を表わす。
誤りは、ある与えられたコード語の中で、その値と桁(位置)により特徴づけら
れる。2進コードの場合、誤りの桁(位置)を定めるだけで十分であり、その値
は計算される桁(位置)での誤り値を補うことにより得られる。故に、2進コー
ドによる誤りの訂正は、二つの未知数のある二方定式システムを解くことになる
。しかし、リードソロモンコードの場合は、コード記号はpビットのパケットで
構成される。この場合、誤りの特徴は、四つのパラメータつまりその二つの値と
二つの桁(位置)による。
リードソロモンコードによる本発明による符号化及図1は、本発明を具体化する
リードソロモンコード待人昭GO−501930(3)
用エンコーダのブロック図である。
図2は、本発明を具体化するリードソロモンコード用デコーダである。
図3は、復号化アルゴリズムを示す図である。
1−符号化
前述のとおり、コードの記号は2Pエレメントの有限体の中のエレメントである
。各コードはPビットから成る。
コード記号は、情報メツセージI(x)をジェネレータ多項式G(x)で除する
ことにより得られる。
コードはmの情報記号とkの制御記号から成る。
コードはC(m+に、、m)により定まる。よく知られた符号他力法の構成(式
)は、先ずI(:x)とxkを乗じ−にはジェネレータ多項式の最高次数である
ー、その積をG(x)で除する、すなわち
ここで、G(x)は前にに=m十δ−1で示した多項式%式%
ここでいうコードは、I(x)=z247x”7+−z。
のとき、2F = 2 sのコードC(2!t5.247)である。
G(x)=x”+Ax’十B x”+Cx’+Dx’+E x34F x2+G
x+H係数A、B、c、D−、E、F、aおよ′びHは8ビツト語である。行う
除法は、
除法の結果は、
y2.、、’ x”’ + y254x25’ + y2,3x”3+・・・+
yox’商の第1項は、z247x247、
第1(項)の部分剰余は、
z247Ax”6+ z24□B x”’−1−・z2.、Hx23’商の第2
項は、(Z 24G + A Z 24?) X24’、第2(項)の部分剰余
は、
[z246+A z247][B X””+−HX239]最初の記号がシステ
ム入力に現われるとき、先行の部分剰余はゼロである。z247をこの最初の記
号としよう。回路2は一時的に2247を蓄積(記憶)シ。
一方回路3はZ24□と、ジェネレータ多項式の各項とを乗じた結果を与える。
部分剰余は、システムの次数特徴に従い回路1に蓄積(記憶)される。
二番目の記号がシステムの入力に着信するとき、それは先行の最高次の部分剰余
にモジュロ2加算される。
その結果は回路2に蓄積(記憶)される。次いで回路3は、先行の部分剰余の乗
法を行い、この過程は247番目の記号がシステムに入るまで続く。
回路1は、pビットのに語のランダムアクセス記憶装置(RA M)である。
回路2と3とは、pビットの記憶装置である。
回路4は、Pビットのモジュロ2加算器である。
回路5は、不変性の表から成り、これは、(S、十R11)を記憶装置に入れた
とき゛、(S、+Rpi)の積およびG(x)の各係数を示し、Slは次数iの
情報記号であり、Rp、は次数iの部分剰余でありS、と同じ次数をもつ。
I(x)を構成するすべての情報記号をシステムに入れたならば、回路1は、一
定の連続で並ぶ8制御記号を含む。これら記号は、コード語の情報を完成させる
ため、x’I(x)であるラインへ呼込まれねばならないだけである。
2−復号化
本発明を具体化する復号化は、簡単な計算のシステムである。。
−誤りの一連の徴候
−誤りのある多項式の係数
−誤りのある多項式の累乗板
一計算された誤りの桁(位置)と符合する誤り図シンドロームの叶
V(x)はコード語であり、誤りがあれば、つぎのように書かれることがある。
V’(x)=V(x)+E(x)
ここで、E(x)は送信中に生じた誤りの形である。
受信時に誤りを発見するには、受信した語がジェネレータ多項式で除せられるか
否かを調べ、また各コード語が多項式累乗機を累乗板として受入れることを調べ
る必要がある。本発明においては、復号化の第二の解法として用いる。
コード語V (x )は、前にあったように、つぎの多項式の形で書かれる;
’V[x):yn−1x”−”yn−2x″−”””)’n−i x”−’十”
’+)’、xl’ (1)V(x)が累乗板としてAjをもつ場合、つぎのよう
に表わされる;
V (a ’ )= ’In−1(a j)”−”yn−z (a ’ )”=
”” yn−i (a j)”−”””ye a ’もし誤りがありば、コード
語V (a ’ )は受信されず、コード語はつぎのようになる;
V(a’)z=Oであるから、
V ’ (a ’ ) = V (a j) + E (a 」) = s 4
sjは次数jの誤りの一連の徴候であり、誤りの桁(位置)と値を定める前にl
ljを計算しなけわばならない。
もし誤りの語が受信されれば、誤りE(X)のある一定の形があり、これは二つ
のパラメータxit y +(桁と値)により明らかにされる。
りの る 式での の
シンドロームの
tの誤りを訂正するには、誤りのある多項式はつぎのように書かれる。
xi”+a、x(’−’+a2xl’−”+=cBx+”−’+−a(=O(3
)係数σ□、σ2.・・・σ1は、下記のシステムを解くことにより得られる;
St+σ□Sい□+σ2Bt−2+・・・σ+st−;十・・・σ、50=QS
jや□十σ□St+σ2st−1+−“゛゛°゛°°゛°°°°゛°σtSl=
O521−1+σx s 1t−z+”””””””””””””’σtsI−
1=0Δをシステムの第一の行形式とすれば、つぎの等式が成り立つ;
一次方定式を解く法則を応用して、σ1=Δ1/Δなる結果が出る。ここで
故に、誤りのある多項式の係数はそれぞれっぎの値をもつ;
σ、=A、/A・・・σ、=A、/A・・・σ1=A、/A (4)りのある
式 の
方定式(3)は、4次のものである場合に解くことができる故、システムは四つ
の誤りまでの訂正ができる。従って、四つの誤りの桁(位置)と値は、つぎの解
法である。
x’+a、x3+ct2x2+a3x+ry、=o (3’)この方定式は、つ
ぎの四次の形で表わすこともできる。
(x2+λχ十μ)(x2+λ′X十μ’)=O(5)次の関係がある
求め、次いで各三次方定式の累乗板の値をめれば十分である。システム(6)を
時には、σ□が0であるか否かによって二つのケースが生じる。
σ1=Oであれば、システム(6)はつぎのようになる。
0
これはλの三次方定式であり、累乗板λ1を与える。
μとμ′の両は、下記条件とすれば、三次方定式の解法である;
この結果は、ρについての下記三次肯定式となる;ρ3+(σ、σ3+σ2′)
ρ+σ1′σ。+σ3′+σ1σ2σ3=Q (11)例えば、累乗板P1はこ
の方定式からめることができ、そこからλとλ′はつぎの四次方定式の解法であ
る;
λ2+σ1λ+ρ1−Δ (12)
かくてシステム(6)はμとμ′の値を推論できるようにする。
(8または(11のような三次方定式の解法これら二つの方定式は、つぎの形で
ある;y3+νy+τ= O(13)
この方定式は、Z=y/w”とQ=τ/Vψを当てて、1ユ
正準形式(y係数は単位光〔1〕に等しい)で表わすことができ、かくてっぎの
ように示せる;
z3+z+Q=o (14)
ρが偶数ならば、フィールドGF(2P)で三次系乗根をめるのに二つのケース
が生じる。
(1)ν=0の場合、力走式(13)はy3+τ=0となり、y3=で1hが表
により与えられる。
従ってy工とy2は次式の解法である;V ” +3/ a V+τ/y3=o
(15)この力走式は、つぎの正準形式で表わせる;Y”+Y+R=O(16
)
Y=y/y3t R=τ/ y 2” = 1の関係がある。
(2)v=oの場合、力走式(14)を解かねばならない。
2は、Qを記憶装置に入れた表により得られる。累乗機z1と23は、ν=0で
R≠1について示したのと同じ方法を用いて得られる。
図3は復号化アルゴリズムを示す。
訂正にあたると考える誤りの数は四、三および二でフェーズ101は、このケー
スで87から80の8の数の一連の徴候の計算を表わす。フェーズ102は、四
、三および二の場合の第1行列式、(Δ)4.(Δ)3.(Δ)2の待人昭GO
−501930(5)
計算と、iが−から四に変わる場合、つまりΔ=Δ□。
Δ2.Δ3.Δ。の場合のΔ1の計算を表わす。
もしくΔ4)がゼロ(フェーズ103)でないならば、四つ誤りがあると推定さ
れ、フェーズ104ということになり、ここでは力走式(4)により明らかにな
るσ2.σ3゜σ4が計算される。
σ□=0(フェーズ105)であれば、p”(力走式(11))での力走式の累
乗機計算のフェーズ106へいき、次いで力走式(12)での累乗機λ、λ′の
計算のフェーズ107へ、最後に力走式(6)によるμとμ′の計算のフェーズ
108へいく。
次に、力走式(5)(フェーズ109)を解き、Xl、x2゜X□、 x 4h
5示され、誤りのアドレス(場所)は式(17)から推定される。最後にフェー
ズ110で、式(18)を用いてY□からY4が計算される。
(以下余白)
(フェーズ105)δ1=0の場合、フェーズtoe−tosは、入j (方程
式(8))での方程式の解と、#L(方程式(9))での方程式の解にそれぞれ
符合するフェーズ111−112と置換えられる。
図3のアルゴリズムは、さらに三つと二つの誤りを訂正する場合の複合化フェー
ズを表わす。これら二つの場合、方程式(3′)はつぎのようになる。
−三つの誤り
X3+8HX2+δ2x+δ3−O(3″′)−二つの誤り
X2+5.X十52=0 (3″′)
方程式(3”)は正準の形で表わすことができ、累乗機の一つはCa rdan
の公式(フェーズ(20B))により得られる。他の二つの累乗機は、Xに関す
る二次方程式(フェーズ207)を解くことにより得られる。
図3では、+00について1,2,3.4の数をもつフェーズの中、および1.
!l:10について同じ数を持つフェーズの中で同値をみる。
係数の値に関する以外はすべての場合1問題の帰するところは正準形式の三次方
程式か二次方程式を解くことである。
誤りの実効位置はつぎのようにしてめられる。
X がX=ajIの形式とすれば(この場合aJ1は要1
素G F (2P)である)、j、は誤りの位置の特色を表わし、そこからつぎ
の式を得る。
j s = Log、(Xt ) (17)X、をめれば、併合する誤り図y
の計算を可能にする。
50=Y、+Y2+Y3 +y、 )
S、=Y、X、+Y2X2 +Y3x3+Y、x、、)(Is)S2 =YHX
’; +Y2x2+y3X”1 +Yo Xn )S4=Y、X、 十y2x、
+y3x3+y4x4)(以下余白)
図2に関して゛は、記号が着信するとき、デコーダは、与えられるjの値に対す
る方程式(2)におけるが如く、Sjを計算する。この演算仲G (x)の累*
根の回数だけ行なわれる。
次数文のa記号について、回路11はつぎの計算を行う。
Xj=aJ、の解のための7文(aJ)Lこの結果は、一時、回路12に蓄積(
記憶)される。
デコーダは、前の(rt−JL)項の和をめ、回路lOに蓄積(記憶)し、回路
11は透過である。回路13は加力を行う。
交 −1
と透過である回路15を経由して通過し、回路10に蓄積(記憶)される。上述
の演算は、最後の記号が着信するまで繰返される。種々の一連の徴候は、回路1
0に蓄積(記憶)のまま。
デコーダは三つの蓄積(記憶)装置から成る。
−回路lO0これは、pビットのU語のランダムアクセス記憶装置であり、ここ
でUはシステムの特徴である。
−回路12と14o これはpヒントの記憶装置である。
回路13゜これは、一連の徴候の計算の間、モジュロ2加算器として機能する。
回路11゜これは表であり、そこでは、システムが予め定める順序で、保留した
記憶域(area)がインプントに着信する信号とジェネレータ多項式を乗じる
。
回路15゜これは表であり、そこでは、この演算の間、透過の記憶域(area
)が利iされる。 □種々の行列式の計算に必要な演算は、情報とモジュロ2加
算である。
ガロア体GF、’(2P)における二つの要素の情報は、これら一つの数の底3
対数のモジュロ(2P−1)加算に置換えられる。
1日
來」Lの」1合
回路10に蓄積される一連の徴候の値は、その対数を与える回路11を通りぬけ
る。この結果は回路12に蓄積される。同じ過程を用い、実例の対数は他の一連
の徴候につき計算される。このとき、回路11と12からの出力は、この精確な
ケースではモジュロ(2P−t )として作業する回路13に送りこまれる。二
つの対数の加算結果は、回路果の真数を与え、その結果は回路lOの保留記憶領
域において起こる。
厭奮立屓泊
この場合は、回路11と15は透過で蘂り、回路13はモジュロ2加算器として
機能する。
前記方法により計算した係数δ1 、δ2・・・δ1・・・δtは明示する回路
10の記憶領域に蓄積される。
例
X’ +X4+X3+X2+1がコードジェネレータ多項式の形で表わすことの
できる特徴をもつ多項式とすると、
C(x) = (x−1) (x−a) ・・−(x−a’ )みられるように
、ジェネレータ多項式は、訂正する誤りの数の2倍の累乗根をもたねばならず、
かつこの場合へつの累乗根があるから、四つの誤りが訂正できるSOからS7の
八つの一連徴候があり、これら徴候はaJを1、a、δ2 、 3 、δ4 、
a’ 、δ6.a’で連続層により計算される。
一連の徴候は下記の値をもつものと想定する。
o−aJ
さらに、δ2の位置とaJの値に一つの誤りがあると想定する、ここでδ2とa
jはガロア体LJF(2′1)での要素である。
未知のδ!から64 (四つの誤りについて4次行列式)を解くのを可能にする
第一行列式は、つぎのように書かれる。
この行列式はゼロである。誤りは、多くて土つである。
次いて第一行列式がつくられる。
この行列式はゼロである。誤りは、多くて二つである。
次いで第一行列式がつくられる。
この行列式はゼロである。誤りは−っである。そこで次式がつくられる。
Δ(1) = 1s31 = S3
行列式はつぎのように示される。
Δ+ = 1341− s4
これは、方程式(4)からっぎのようになる。
δ1=Δ1/Δ(1) −34/S3 = a”/a” = a2そこから、X
−61=a2
これは、誤りの位置につき下した想定を指示する。
訂正した誤りは、方程式(2)により計算したYlのψで、つぎのように示され
る。
Y、=So=a3
国際調査報告
Claims (9)
- (1)ビットから成り且つm+に=n−1の関係のm情報記号とに制御記号とか ら成る(n−1)次の多項式の形式で表わされるコード語につき、リードソロモ ンコードにより符号化したデータの復号化の方法であって、制御記号は2Pビッ ト語であり、上記の語は有限ガロア体GF(2P)における要素を下記の各段階 でつくることを特徴とする方式; a)符号化する一群のビットをに次のジェネレータ多項式で除し、その結果、除 法の商がm情報記号を与え且つ除法の剰余かに制御記号を与える; b)コードジェネレータ多項式のある一定の累乗根につき、コード語を表わす多 項式の一連の徴°候の計算、なお上記の一連の徴候は、多くても八つで且つ四つ の一次方程式の二つのシステムに関連するもので、その係数はコード語における 誤りの場所と誤りの値である;C)行列式Δ(4)の構成およびゼロか非ゼロで ある上記行列式の計算; d)Δ(4)の値がゼロの場合、前記の四つの方程式に含まれる三つの方程式シ ステムの行列式Δ(3)の構成、およびゼロか非ゼロである行列式Δ(3)の値 の計算;e〕Δ(3)の値がゼロの場合、前記の三つの方程式に含まれる二つの 方程式システムの行列式Δ(2)の構成、およびゼロか非ゼロである行列式(2 ゛)の値の計算;f)Δ(2)の値がゼロの場合、前記の二つの方程式に含まれ る一つの方程式の行列式Δ(1)の構成、およびゼロか非ゼロの行列式Δ(1) の値の計算:g)誤りの数“は、行列式Δ(4)、Δ(3)、Δ(2)、Δ(1 )がそれぞれゼロか否かにより4.3.2またはlであり、各場所での誤りの訂 正は、上記場所での一連の徴候の値を示す方程式のシステムを解くことにより、 成立する。
- (2)表(5)、三つの記憶装置(1,2,3)、およびモジュロ2加算器(4 )から成るリードソロモン符号化システムで、情報記号に加えられる制御記号の 計算を可能にし、並びに、一方では乗法の実施を可能にし、他方。 除法の各段階での認識ができるよう、モジュロ2項を加算して装置(りに蓄積す ることを可能にするもの、なお、上記符号化システムは、有限体GF’(2P) でpが値をもつリードソロモンコード制御記号の計算を可能にすることを特徴と する方式。
- (3) Eツノ記憶装置t (10,12,14) −ソc7)内−ツバpビッ トのU後のランダムアクセス記憶装置(lθ)であり、Uはシステムの特徴であ り、他の二つ(12と14 )はp2進要素の記憶装置である。−1一連の徴候 語の計算の間は、モジュロ2加算器としての回路(13) 、保留した記憶域が インプットの記号とジェネレータ多項式との乗法を、システムが予め定める順序 で行う回路(11)、および透過の記憶域がこの演算の間に利用される表である 回路(15)から成るリードソロモンコードの誤’J(7)−Mの徴候を計算す るシステムで、k誤りの一連の徴候の計算を可能にする方式。
- (4)特許請求の範囲第2項に記載の方式で、(Δ)・=0となる時点まで行列 式(Δ)4 、(Δ)3.(Δ)2・・・(Δ7、の値を連続検査する(16) があり、誤りのある多用式でのpビー2トのt係数の計算を可能にするもの、な お上記の時点で回路(16)は観察した誤りを示すメツセージを届ける、一方、 訂正すべき誤りの数に符合する係数δのシステムでの計算を可能にする方式。
- (5)特許請求の範囲第2項と第3項に記載の方式で、状況に応じモジュロ2か モジュロ(2P−1)加算器の位置を想定する回路(13)に対し、行うべき演 算の種類を発見定の記憶域の表である回路(11)と(15)−ac はG F (2”)の要素である−1およびL o g o (0)の如き演算禁止の構 成を発見する回路(16)を備え、システムが61から84までの計算かり能に なる方式。
- (6)特許請求の範囲第2項、第3項および第4項に記載の方式で、回路(16 )が、連続検査のあと、現、われる誤りの数の確認を可能にし、また四つの誤り の場合、システムが正準形式で表わされる三次方程式により位置の計算を行い、 回路(15)が、計算継続の手順採用には三次方程式の解決のない場合を発見す る方式。
- (7)特許請求の範囲第2項、第3項、第4項および第5項に記載の方式で、回 路(15)が正準形式に変形される三次と二次の方程式の累乗根を与えるある一 定の記憶域の不変性の表である方式。
- (8)特許請求の範囲第2項から第6項に記載の方式で、四つ以上の誤りが現わ れるとき、回路(15)と回路(16)の連合がより多くの誤りを除去する方式 。
- (9)特許請求の範囲第2項から第7項に記載の方式で、回路(lO)が、その 情報蓄積により、計算によりめた位置での誤った記号の訂正を可能にする方式。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8312581A FR2549984B1 (fr) | 1983-07-29 | 1983-07-29 | Systeme de correction d'erreurs de signaux numeriques codes en code de reed-solomon |
FR8312581 | 1983-07-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60501930A true JPS60501930A (ja) | 1985-11-07 |
Family
ID=9291255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59502929A Pending JPS60501930A (ja) | 1983-07-29 | 1984-07-30 | リ−ドソロモンコ−ドのディジタル信号の誤り訂正方式 |
Country Status (14)
Country | Link |
---|---|
EP (1) | EP0133137B1 (ja) |
JP (1) | JPS60501930A (ja) |
AT (1) | ATE38750T1 (ja) |
BR (1) | BR8407000A (ja) |
CA (1) | CA1218461A (ja) |
DE (1) | DE3475253D1 (ja) |
DK (1) | DK139585A (ja) |
ES (1) | ES8601520A1 (ja) |
FI (1) | FI851264A0 (ja) |
FR (1) | FR2549984B1 (ja) |
NO (1) | NO851302L (ja) |
PT (1) | PT78995B (ja) |
WO (1) | WO1985000714A1 (ja) |
YU (1) | YU133684A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0267013A (ja) * | 1988-09-01 | 1990-03-07 | Mitsubishi Electric Corp | ガロア体演算回路 |
JPH0637646A (ja) * | 1992-02-17 | 1994-02-10 | Mitsubishi Electric Corp | 誤り訂正方式及びこの誤り訂正方式を用いた復号器 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2624676A1 (fr) * | 1987-12-11 | 1989-06-16 | Trt Telecom Radio Electr | Dispositif de codage et de decodage de codes reed-solomon |
JPH07114419B2 (ja) * | 1989-04-12 | 1995-12-06 | 株式会社東芝 | Qam通信システム |
US5212695A (en) * | 1989-04-28 | 1993-05-18 | Canon Kabushiki Kaisha | Error check or erro correction code coding device |
IT1243094B (it) * | 1990-02-14 | 1994-05-24 | Silvio Cucchi | Sistema e dispositivi per la correzione di errori in trasmissioni digitali |
CA2037527C (en) * | 1990-03-05 | 1999-05-25 | Hideki Okuyama | Error correction system capable of correcting an error in a packet header by the use of a reed-solomon code |
NO913705L (no) * | 1991-09-20 | 1993-03-22 | Abb Signal Ab | Innretning som muliggjoer feilkontroll av digitale signaler |
JP3176171B2 (ja) * | 1993-04-21 | 2001-06-11 | キヤノン株式会社 | 誤り訂正方法及びその装置 |
GB2391769B (en) | 2002-07-31 | 2005-07-06 | Hewlett Packard Co | Reed-Solomon decoder and decoding method for errors and erasures decoding |
GB2391344A (en) * | 2002-07-31 | 2004-02-04 | Hewlett Packard Co | Magnetoresistive solid state storage device and data storage method |
GB2399896A (en) | 2002-07-31 | 2004-09-29 | Hewlett Packard Co | Identifying uncorrectable codewords in a reed-solomon decoder handling errors and erasures |
CN113302189A (zh) | 2018-11-20 | 2021-08-24 | Tes制药有限责任公司 | α-氨基-β-羧基己二烯二酸半醛去羧酶的抑制剂 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2093238B (en) * | 1981-02-18 | 1985-04-17 | Kokusai Denshin Denwa Co Ltd | Error correcting system for simultaneous errors in a code |
JPS57155667A (en) * | 1981-03-23 | 1982-09-25 | Sony Corp | Arithmetic circuit of galois matter |
-
1983
- 1983-07-29 FR FR8312581A patent/FR2549984B1/fr not_active Expired
-
1984
- 1984-07-27 PT PT78995A patent/PT78995B/pt unknown
- 1984-07-27 CA CA000459833A patent/CA1218461A/fr not_active Expired
- 1984-07-30 JP JP59502929A patent/JPS60501930A/ja active Pending
- 1984-07-30 YU YU01336/84A patent/YU133684A/xx unknown
- 1984-07-30 EP EP84401597A patent/EP0133137B1/fr not_active Expired
- 1984-07-30 AT AT84401597T patent/ATE38750T1/de not_active IP Right Cessation
- 1984-07-30 ES ES534728A patent/ES8601520A1/es not_active Expired
- 1984-07-30 BR BR8407000A patent/BR8407000A/pt unknown
- 1984-07-30 DE DE8484401597T patent/DE3475253D1/de not_active Expired
- 1984-07-30 WO PCT/FR1984/000181 patent/WO1985000714A1/fr active Application Filing
-
1985
- 1985-03-28 DK DK139585A patent/DK139585A/da not_active Application Discontinuation
- 1985-03-29 FI FI851264A patent/FI851264A0/fi not_active Application Discontinuation
- 1985-03-29 NO NO851302A patent/NO851302L/no unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0267013A (ja) * | 1988-09-01 | 1990-03-07 | Mitsubishi Electric Corp | ガロア体演算回路 |
JPH0637646A (ja) * | 1992-02-17 | 1994-02-10 | Mitsubishi Electric Corp | 誤り訂正方式及びこの誤り訂正方式を用いた復号器 |
Also Published As
Publication number | Publication date |
---|---|
DE3475253D1 (en) | 1988-12-22 |
BR8407000A (pt) | 1985-06-11 |
ES534728A0 (es) | 1985-10-16 |
WO1985000714A1 (fr) | 1985-02-14 |
PT78995B (fr) | 1986-06-18 |
NO851302L (no) | 1985-03-29 |
DK139585A (da) | 1985-05-15 |
YU133684A (en) | 1987-10-31 |
FR2549984A1 (fr) | 1985-02-01 |
EP0133137B1 (fr) | 1988-11-17 |
CA1218461A (fr) | 1987-02-24 |
FR2549984B1 (fr) | 1985-10-18 |
ES8601520A1 (es) | 1985-10-16 |
FI851264L (fi) | 1985-03-29 |
DK139585D0 (da) | 1985-03-28 |
FI851264A0 (fi) | 1985-03-29 |
ATE38750T1 (de) | 1988-12-15 |
EP0133137A1 (fr) | 1985-02-13 |
PT78995A (fr) | 1984-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0167627B1 (en) | Method and apparatus for decoding error correction code | |
US5715262A (en) | Errors and erasures correcting reed-solomon decoder | |
KR930005427B1 (ko) | 실시간 bch 에러 정정 코드 디코딩 메카니즘 | |
KR930008683B1 (ko) | 리드-솔로몬 에러 보정 코드 엔코더 | |
US4928280A (en) | Fast processor for multi-bit error correction codes | |
JPS60501930A (ja) | リ−ドソロモンコ−ドのディジタル信号の誤り訂正方式 | |
US5778009A (en) | Dedicated ALU architecture for 10-bit Reed-Solomon error correction module | |
KR20020047134A (ko) | 데이터를 코딩 및 디코딩하는 방법 및 장치 | |
US5905740A (en) | Apparatus and method for error correction | |
US7162679B2 (en) | Methods and apparatus for coding and decoding data using Reed-Solomon codes | |
JP3188707B2 (ja) | リード・ソロモンエンコーダ/デコーダの単一スタックの実現 | |
EP0836285B1 (en) | Reed-Solomon decoder with general-purpose processing unit and dedicated circuits | |
AU1346897A (en) | Improved system for correction of three and four errors | |
US20060168495A1 (en) | Computation of cyclic redundancy check | |
JP3502583B2 (ja) | 誤り訂正方法および誤り訂正装置 | |
US6263471B1 (en) | Method and apparatus for decoding an error correction code | |
US6735737B2 (en) | Error correction structures and methods | |
KR101238108B1 (ko) | 리드-솔로몬 인코딩 및 디코딩을 수행하는 방법 및 장치 | |
JP3614978B2 (ja) | ガロア体の除算方法および除算装置 | |
US6598201B1 (en) | Error coding structure and method | |
US6131179A (en) | Reed-Solomon decoding device | |
JP2907138B2 (ja) | 誤り訂正の演算処理方法及び処理回路 | |
Lim | A decoding procedure for the Reed-Solomon codes | |
SU1660054A1 (ru) | Зaпomиhaющee уctpoйctbo c koppekциeй moдульhыx oшибok | |
JPS6355815B2 (ja) |