JPS60500696A - 時多重伝送のための2進デ−タのコ−ド変換法及びデバイス - Google Patents

時多重伝送のための2進デ−タのコ−ド変換法及びデバイス

Info

Publication number
JPS60500696A
JPS60500696A JP50113184A JP50113184A JPS60500696A JP S60500696 A JPS60500696 A JP S60500696A JP 50113184 A JP50113184 A JP 50113184A JP 50113184 A JP50113184 A JP 50113184A JP S60500696 A JPS60500696 A JP S60500696A
Authority
JP
Japan
Prior art keywords
binary
signal
transmission
data
ternary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50113184A
Other languages
English (en)
Inventor
ガス,レイモン
Original Assignee
ラ・テレフオニ・アンデユストリエル・エ・コメルシアル・テリク・アルカテル
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ラ・テレフオニ・アンデユストリエル・エ・コメルシアル・テリク・アルカテル filed Critical ラ・テレフオニ・アンデユストリエル・エ・コメルシアル・テリク・アルカテル
Publication of JPS60500696A publication Critical patent/JPS60500696A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4923Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
    • H04L25/4925Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes using balanced bipolar ternary codes

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 時多重伝送のための2進データの コード変換法及びデバイス 本発明は1間予重伝送のための2進データのコード変換法笈びデバイスに係る。
国立電気通信研究所の監修の下にパリ、エロール(Eyrolles)社が企画 する電気通信技術理論叢書の1冊として1980年に刊行された「電子交換」シ リーズ第1巻「デジタル集積回路網」IE2 、4 、1章に主として述べられ ている周知方式によれは。
ディジタル集積回路内で多重伝送リンクによって゛伝送される2進データが1通 例ではこれらのデータを送信する装置のために。
クロック信号及び同期化信号を含むようにしてコード変換され。
これらのクロック及び同把化信号(・工、これらのデータを受信する装置に、こ れらのデータの逆変換による再生を可能ならしめる。
今まで、伝送時間が長びくと直ちに、クロック及び同期化信号を伝送する特定リ ンクを設定しないようにすることがめられて来た。同時に、伝送即ちデータの正 確な再生を有利にするため、被伝送信号の全通溝帯域を圧縮する努力が払われた 。さらに、伝送レベルで介入してくる誤りの検出を可能にすることも試みられた 。またしはしは、伝送リンクとそれらが接続する装はとの間を電気的に絶縁する ため被伝送信号のスペクトルから直流成分を除去する研究も行われている。
このような経緯で、要求に対して出来得る限りの妥協を示す伝送コード、例えば 多数の時分割スイッチング回路内の外部接続端子への入力及び出力用としてNR Z形2進コードに始符号化されたデータを外部時多重伝送するために従来から用 いられているHDB 3コード、がめられるに至る。
従来の時多重伝送では得ることのできないその他の要求には、リンクの公称ビッ トフロー全量を、2進データを送出する装置によって受信される2進データの伝 送に従属させることがある。
従って1例えは主パルスコード変調(PCM)多重伝送のフレームは、32個の タイムスロットのうぢ30個が使用者の需要に応じるための2進情報伝送のため に使われ、残りのスロットは信号化と同期化のために使用される。使用者が利用 できないタイムスロットの数が使用可能なスロットの全数に対して少ない場合に はこの欠点は容認し得るが、逆の場合にはそうはいかない。時には例えは、特に 遠隔の緩動装置を備えろ多嬰能型の時分割私設交換局で、極めて少数の時間スロ ットしか含まない時分割リンクが要求される場合がある。
従って本発明は、一方では伝送後の2進データの再生、他方では付加信号、特に フレームの錯錠信号の伝送を、付加信号の有無にかかわらず同一の2進データフ ローを保存しながら可能にする時多重伝送のための2進データのコード変換法を 提案する一 本発明はまた1本発明方法を実施するためのコード変換装置即ち符号器、及び逆 コード変換装置即ち復号器を提案する。
本発明のコード変換法の特徴によれは、各データを構成する連続する2進数字は 4個ずつ3進コードの形にコード変換され。
この3進コード内では、4個の2進値から成る各群が4個の3進値の組合せに相 当し、この3進値の組合せは前記群に属する2つの異なる組合せから選択され、 同一群に属する2つの組合せのうちの一方は、別の和合せに対してあらかじめ足 められた付加信号の追加に一致しており、従って付加信号の有無にかかわらず、 2進データの同一伝送速度が保持される。
本発明の他の特徴によれば、符号化装置は以下を含む一8個の2進数字を、付加 信号が追加されるか否かに従って、4個の2進数字から成る2つの群の形の秤々 の結合として提供する2進・2進コード変換器 一8個の2進数字を、4個の数字から成る2つの群の形に結合した夫々を、4個 の数字から成る各群の2進数字をも同時に考慮して得られた信号を伝送リンク上 に伝送するようにして分割する2進・3進変換器。
本発明の他の%徴によれは、復号化装侍は以下を含む一二線伝送リンクの出力側 に配置されたクロックの再生回路−4個のデータの群毎に各線路上に連続して生 じる電気レベルに相当する数字を提供するようにしてこの再生回路の送出する信 号の速さで各線路上に電気レベルを生じるための、クロック再生回路と並列の伝 送リンクの出力側に接続された3進・2進変換器 一3進変換器から発する数字を、データ又は信号化及び場合によっては伺加信号 の4個の2進値から成る群であれ、異常信号であれそれをそこから引き出すため 、4個の数値の2つの群−コード変換器による信号及びデータの再生を制御する ため、2進・2進コード変換器及びクロック再生回路の出力側に接欣された付加 信号の再生回路。
本発明、その特性及び利点につし・て、添付図面を参照して以下に評しく説明す る。
第1図は本発明のご一ド変換法の実施を許可する・!秀多重伝送の部分的原理図 、第2図は本発明の符号化装置117)説明図、第3図は本発明の復号比装−〇 説明図、第4図は不発明の榎号化装詩の機能図である。
第1図に部分的に示す時多重伝送は5例えはディジタルスイッチング回路のカプ ラのような2個の素子を、1個又は数個のデータ送出及び/又は受信装置に通じ る端子にgiZするためのものである。これら種々の素子のうち本発明に関連の ないものは図から省いである。
ふつうは、この時多重伝送は1時間内に相互に多重化された伝送すべきデータD Bを2進形で、場合によっては同じく2進形の信号S(と共に受信する送信符号 化装置1を含んで℃・る。
これらのデータ及び信号を構成する2進数字の全体は、ふつう(土。符号化装置 1の、監する押構に例え(ぐ同じく所1ゼするlン1示1−なし・クロックHの 信号の速度に2いて達する。
付加信号VTは1例えば伝送後にデータ及び信号の再生を可能とするため、クロ ックHの制御にぼってもP1様に供給さとする。
これらの付加信号VTはふつうフレーム錯錠シーケンス、又は5′A合によって は特定データないし信号の始まり又は場合jでよっては1終゛りを合図するラベ ルである。
E z I2Jに示す種類の符号化装置1は、ここでは単一方間の伝送リンク2 に接続しており、符号化装置1ばこのリンク2上欠受信復号器3の方向へインパ ルスの形で送信する・図示の具体例では、伝送リンク2は公知形の二線リンクと して示されており、これに対し符号化装置1及び復号化装@3が。
入力側変圧器4及び出力側変圧器5を介して接続する。これらの変圧器は一方で は符号化装置のインパルスをリンクへ伝送し。
他方ではこのリンクから復号化装置へ伝送する。
勿論、従来形では伝送リンク2は同時両方向交換を可能ならしめる逆方向伝送リ ンクに接続することができ、伝送リンク2はまた。l又は数個の受信側復号化装 置と交互に作動する1又は数個の送信符号化装置にも従属する。
公知技術によれは、伝送すべきデータ及び信号を構成する2進信号は、定められ た伝送目的に最もよ(適するため符号−化装置1によってコード変換され1次に これらの2進信号は最終用途の要請に応じて2進形で再生されるようにして復号 化装置2によって逆方向にコード変換される。
前述のように本発明の第1の目的は、データDB、信号S1、送出クロック信号 H及び付加信号VTを構成する2進数字を同時的に伝送することである。これは 符号化装置1にお℃・て、2進・3進変換器7に接続した2進・2進コード変換 器6によって得られる。
復号化装置3によって、伝送リンク2の出力側の3進・2進及び信号S1の再生 を可能にする。リンク2の出力側の3進・2進変換器8と並列に接続したクロッ ク再生回路9は、符号化装置1によって送出に用いられたクロック信号Hに相当 するクロック信号HRを提供し、この再生回路9は2進・2進コード変換器11 を制御する。
制御回路10はまた。3進・2進変換器8の出力側に接続して、伝送された付加 信号VTの監視及び使用を行い、クロック再生回路9から到来する時間信号を受 信する。
上に説明したように、伝送すべき2進データDBのためにリンク2が形成jる伝 送チャネルは、チャネルのサイズに係りプ工く、できる限り広く取ることがめら れる。従って1例えば1フレーム当り4〜128チヤネルの範囲の種々のサイズ のチャネルを含む図示しない時限スイッチング装置に含まれる時多重伝送2の場 合には、チャネル数及び、2進データDBのトラフィックに要するチャネル当り タイムスロット数を最大に取ることがめられる。このことは1例えは信号用に割 当てられたチャネルのタイムスロットをこの種の信号の不在時に一般用途として 開放することを可能にするメツセージの形で信号伝送を行℃・得ることを意味し ている。
本発明によれば、伝送すべき連続2進データは4個ずつグループ化されるが、こ れは2進データ及び信号がしばしば、8ビツトバイト又は4ビツトバイト、ある いはこれらの)・イトの倍数のバイトにより構成されるから、蛎して何も問題は ない。・1・□、−にこれはPCM時限スイッチング装置で使用される4ビット 信号又はPCM符号化音声信号についてはCClrTr国W’4信電話諮問委員 会)の勧告第0732号に合致する。
まとめられた4個の連続する2進数字から成る各群は1次に3進コードの形にJ −ド変換され、この3進コード内で4@の2進値から成る16の群のそれぞれが 、81組の3進僅の組合せのうち32組から2組を選択した4個の3進徊の組合 せに相当する〇 それ故4個の2進数字の各群は4個の3進値の2つの組合せに相当し、2つの組 合せのうち一方は他方に対してあらかじめ定められた付加信号の追加と結びつく 。
従って、一方の組合せか他方の組合せかを還沢することによって、ある群か又は この群プラス付加信号かをどちらの場合にも4個の3進値のみを用いて伝送する ことができる。この付加信号VTは例えはメツセージの最初のい(つかの数字、 あるいは伝達すべきデータDBの数字と同時に伝達される基準信号であり得る。
従って例えは1種々の3進数字が+、−及び0の値を取り得ると考えた場合、2 進群0100は付加信号が与えられているか否かに応じて、例えは2つの組合せ −+−+と−−0−を持つであろう。
3進数字が変圧器を介して比較的長いリンク上で伝達されるようになっている変 形例では、直流成分を最も発しゃすい4個の3進値の組合せを除去する努力がな される。従って組合せは数値の大きさに従って選択され、大きさの小さなものの ほうが好ましい。
上記の変形例では1例えば+−−十の組合せのようなレベルゼロの3追値19個 の組合せのうち16個が、Cユと呼ばれる最も使用油戻の高いセットに相当する 限り付加信号と結合しない4個の2進値から成る160群に相当する16の組合 せの2つのセットの一方について選択される。
また、4個の2進値から成る16の群に相当する16の組合せの第2のセットC 2については、レベル+1の8組合せとレベル−1の8組合せが選択される。こ れら4個の2進値はそれぞれ付加信号1例えはレベル−1の一〇+−の組合せ及 びレベル+1の+0−十の組合せに結合される。他のすべての組合せは異常とみ なされ、セットCxを決定する。
さらに、受信時にデータ伝送りロック信号Hを再生するため3進数字間の遷移を 利用したいと望む限り、単独又は結合形としてゼロのランに達する組合せ1例え ば3進値の組合せo o o。
又は+000及びooo+あるいはさらに−000及びooo−を避ける努力が 払われる。
組合せの形での遷移なしに長すぎるパルスになる1例えば++−一及び−一++ のような組合せも同様に避けられる。
また、他の変形例によれは組合せC1とは構成の点で大きく異なるセットC2に ついても種々の組合せを選ぶことができる。
従って比較的短かいリンク、例えは15メートル未満のリンクで、事故の際に急 速表示をしたい場合には、逆にセットC1の組合せを構成する3桁によって模倣 されることができない2又は3の高レベルをもつセットC2の組合せが選ばれる 。
従って正規動作では、セットC2に属する組合せが個別的かつ規則的に挿入され る。C□に属する一連の組合せが伝送される。C2の個々の組合せは00の一連 の組合せによって02の他のすべての組合せからふつうは分離されている。
種々の変形例では、少(とも混同によって混乱が生じる周期のあいだ、特に組合 せC2の出現が予想ないし期待される時。
組合せC0を構成する3進数字のために生じる可能性のある組合せC2の模倣を 最大限に避ける努力がふつう払われる。
この目的でまず第一に、C2の組合せについて期待される循環1例えば追加信号 がフレームの鎖錠信号である時に得られるような周期循環であるとか、あるいは 所定長のメツセージの場合のように決まった非周期循環が考慮される。従って単 純な計数によって、C2の1つの組合せが所期の時点で実際に伝送されたか否か を検証し、且つその時点でこの組合せが送られない場合は探索信号を解放するこ とができる。
第二には、混同を容易に避けることができるいくつかの場合については少くとも 分っているように、C2なとり囲むCユの組合せを構成する3進数字によつ忙C 2の組合せが模倣されるのが避けられる。但しこのとり囲みは、これらの3進数 字が3進組合せ又は異常即ち32個の残された組合せからは期待されない組合せ しか構成できないように配列することによって行われる。
実際に1例えば+−+−と−0+0のようなC□の2つの組合せの連続がある場 合、4個の中間3進数字+−と−0を取上げると、レベル−1の組、合せに対応 し、さらにこの組合せは選択に応じて異常組合せか02組合せ力・に一致するこ とができる。
これが不都合になるのは1組合せの表示が失われるか不確実となる時だけである 8この偽の02の組合せの与える付加信号は勿論それ自体も1例えばフレームの 鎖錠の誤表示の場合の如く、誤りである。
混同の危険を光体に避けることはできず、特に伝送すべき2進データDBから構 成される組合せの列が伝送リンク2によって予知できない限り、共通の利益をも つい(つかの組合せに存在する可能性1例えばデータがゼロの場合の電圧の印加 、リンク上流側の鎖錠損失、あるいはPCMフレームの鎖錠等が保留される。
例えば空白データー@錠損失、又はP CM〕し/−ム鎖錠のために選択された 3進値組合せC□が02の組合せを模倣する3進数字の形態をもつことができな いように構成されている。
従って、ふつう、PCMコーデックによる交番値のビット列の形で生じる空白2 進データ列DBの場合に、00+−に等しいC1の3進値組合せにより2進数字 0101から成る6硅をコード変換し、!定の4ビツトのバイトについて考慮さ れる第−桁が列の第二、第三又は第四桁のどれであるかに応じてO+−0,+− 00又は−00+のような誤もしくは期待されないC□の組合せかあるいは正常 な01組合せOO+−かに対応するゼロレベルの4ビツトバイトに達する列oo +−oo+−oo+−y生じる。これは正又は負符号を与えられた1シフトであ るべきC2の組合せに対応するシフトなしに行われる。同様に、4ビツトのバイ トの組合せの最初の数字として取上げられた3進数字が何であれ、ゼロレベルの C□の組合せだけしか含まず、さらにルベルの02の組合せを生じることができ ない列o+o−o+o−・・・を生じる0+0−に等し℃・C□の3進組合せに よって表わされる単位2進値列によるリンクの上流側の鎖錠損失を表示するデー タ列の場合も同様である。同様に、公知の形のPCMフレームの鎖錠の場合、こ の種の鎖錠に対応する2つの連続する3進値組合せは、誤C1絹合ぜ−oO士又 は0+〇−又は00+−を生じろ+−oo+o−oであって。
C2の組合せではない。
例として、使用しうる組合せのセットを以下の表に示す。表はO〜9及びA−F の符号を付した4個の2進値から成る160群及び、各群に対応する2種の3進 値組合せC1及びC2を含む。
群 C1C2 10+O−+O−+ 4 0−+OO−−十 s +oo−o++− s −oo+ −+−。
9 +−00−十〇+ s +o−o o−+− 上記のようなコードは、無視しうる程の直流成分を生じる組合せであるため、比 較的長いリングでの伝送に適合しうるという利点がある。
どのコードを選択するにせよ、これらの組合せを作るための符号化装置は以下に 説明するようにその単純性が重要な利点である。
この符号化装置では、先に述べた通り、2進・2進コード変換器6及び2進・3 進変換器7が、2進データDB及び信号S1の送出源とリンク2の入力側変圧器 4の一次コイル13との間に直列に接続されている。
コード変換器6は、4個の2進値から成る16群のそれぞれを2種の3進値組合 せのうちどちらかに変換することを可能にする2進数字のさまざまな組合せを含 む読出し専用メモリ(ROivi ’) i 4を含んでいる。
−次コイル13による3進値号十、−90の送出は、−次コイルの端子A及びB のうちどちらか一方によるか、又は信号十及び−については他方によるパルスの 送出、及び信号0については無送出という形で簡単に達成される。この場合伝送 は、−次コイル13に給電する符号化装置lと接続する部材のクロック)−1[ より刻時が行われる。
そのため変換器7は、並列−厘列形の同型の2個のシフトレジスタ15及び16 を含んでおり、それぞれの直列出力には。
図に増G装置17又は18とに示すパルス形成手段を介してコイル13の端子A 及びBの一方と接続する。
シフトレジスタ15及び16は送信クロックHによって同期化され、これらのレ ジスタはそれぞれが1又はゼロピットの列を含んでおり、ビット列のそれぞれは 、それぞれのレジスタの読取り入力口Rに供給される際、クロックHの1周期に わたって対応する端子上にパルスを伝送したり、しなかったりする。
このためROM14は、この目的で曹込み入力口Wを介して制御されるレジスタ 15及び16のそれぞれVC対して、4クロック周期毎に1回4個の2進数字を 供給1゛る。
好ましい1具体例では、4個の2進数字から成る各群は、送出すべき付加信号の 有無に厄じてROM14に対し1.8個の2進数字から成る2組のどちらかをア ドレスする。1組甲の8・1:Aの2進数字は、4個の数字から成る2群に分割 され、これらの群は送信末期にレジスタ15及び16に対し並列に同時伝送され る。
このためROM14は8ビツトから成る個々にアドレス可能な32個の組合せを 含み、これらの32個の組合せは16から成る2群に分割され、各群は16の3 進値組合せC□又は02から取る2セツトのどちら力)に対応する。
ROM14の読出しアドレス指定は、クロックHから得られるクロック信号H/ 4及び16の組合せから成る2群のどちらかを信号の有無に応じて選択する付加 信号VTを用いて行われる。このため、2進データDB及び信号S1は、ROM 14のアドレス入力口に対し、5ビツトアドレス指定バイトを形成するようにし て付加信号VTと並列に4ビツトバイトずつ供給され、2進データDBと信号S 1とは、第2図の排他的論理和ゲート19が示すように相互に排他的であり、さ らにROM14が送信クロックの4周期毎に読取られる(信号H/4)ことから これが理解される、 復号化装置3〔第3図〕は同じ(簡単な構造で、出力側変圧器5の二次調子20 ′に接続1〜か受信信号整形用の2個の従来形回路21.22を含んでいる8こ れらの整形回路21,22は。
前述の如(符号化装置1によって伝送制御に用いられていたクロック信号Hを再 生する回復クロック信号を供給するため、従来の方法で整形回路の出力側への信 号伝送を利用するクロック再生回路9に給電する。
整形回路21及び22はまた。再生クロック信号HHに同調して整形回路の出力 側信号のレベルを記憶する3進・2進変換器802個のレジスタユニット23及 び24にも給電する。
それぞれのレジスタユニットハ例えは、直列入力口と並列出力口を有する第一レ ジスタ25及び26を含んでおり、それぞれの第一レジスタの入力口は整形回路 21及び22の出力口に接続し、第一レジスタの出力口は、入力口、出力口共に 並列の第二レジスタ27又は28の入力端子に接続する。
第一レジスタ25.26への書込みは、再生クロックHHに同調して同時に行わ れ、第二レジスタ27.28の読出しは再生クロックHR/n(但しnは各レジ スタ内の並列ピット数。
図示の具体例では4に等しい)に同調して行われる。
レジスタ27及び28の出力口は、2進・2進コード変換器11内のROM31 のアドレス指定を行う復号器29の対応する入力!:!恍接胱す石。
このROM31は3状態形出力口をもっており、このメモリを能動化しうる32 個の組合せに対応する32本の線路だけを含んでいる。各線路は、4ビツトから 成る群と、Cユ又はC2のどちらのセットがアドレス指定のために使用されたか を示す信号Cユ又はVTを含む。
それ故、レジスタ27.28によって同時に供給される8ビツトによるアドレス 指定はそれぞれ、このアドレス指定組合せが32組のうちの1組であれは送信レ ジスタ32に回かうメモリ31の4ピツトの並列伝送に、アドレス指定組合せが 異なっていれは復号器29の出力側の信号Cxに、対応する。
このため2個の第二レジスタ27.28が4クロック周期毎に供給する8ビツト は、復号器31に内蔵されたコンパクトマトリックスに与えられる。復号器はそ こからROM31の線路を実際にアドレス指定するか、又はここで説明しないが 場合によっては付加信号と結合した信号Cxを与えるため5ビツトの組合せを引 出す。
信号C及びVTは、ROM31の出力側ビットDと共に供給され、異常信号Cx は異常アドレス指定の組合せ、即ち32個組には含まれない組合せのすべての表 示を可能にする。
信号■7は一11御回路1eのに゛う〈バ3?ン(与九られ、さら;で1m″  クロック周期毎にクロック再生回路9から信号を受取るアップダウンカウンタ3 4によって送出される内部鎖錠データTOと結合する。(”m″は図示の例では 4に等しく、1フレームに4つのタイムスロットが含まれ、さらに4タイムスロ ツト毎に1回フレームの鎖錠が行われる。)ドライバ33については以下に説明 するが、アップダウンカウンタ34の前置信号1図示の復号化装置3と接続する 部材に受信データを供給する送信レジスタ32用の再生鎖錠信号VR及びクロッ ク再生回路9と接続するクロックHHの4周期毎に第2レジスタ27.28のH R/4読出し命令の制御信号Xを送出する、 信号Cxはレジスタ27.28の読出し時間誤差の修正に利用される。
このため、信号Cxはドライバ33に伝送され、ドライバ33は制御信号Xによ って、所定のクロック周期数例えば3の読出し命令信号HR/4を、失なわれた 鎖錠信号C2を見い出すべ(シフトする。
復号化装置3の果す種々の機能及び種々の達成状態について。
時間フレームの鎖錠信号がセットC2の間で選択されろ組合せを用いて4ビツト バイトのコーディングにより伝送される付加信号VTを構成するような装置を例 として第4図に流れ図として示す。
伝送出発時の復号化装置3の作動に要する第一の作業は、第4図の符号″′0″ で示す状態に対応する同期化を探すことであり、この作業によって以後の受信デ ータを適切に復号化することができなければならない。
重要なポイントは、レジスタ23及び24を介してコード変換器11がセラ)C の組合せの1つを受信することである。
リンクが作動開始すると、C2コードはふつう伝送された最初の4ビツトバイト として使用され、このようにして信号VTをROM31の出力側※τ生起させる ことによって復号器3を直ちに同期化することができる。
それ故、コード変換器11は1フレ一ム時間に等しい時間周期をカウントするた めカウンタ34をその出発位置にプリセットする。lフレームの終りにカウンタ 34は内部同期化信号T。
を送出し、ドライバ33の信号PRによりプリセットされる。
これは復号化装置3をシーク状態から第1図に符号”1”で示した受信状態に移 行させ、受信部材への受信信号のあらゆる伝送は、”0”状態と同様、信号VR の不在によって抑制される。この゛1″状態から、ふつう重要なポイントは、カ ウンタ34の送出する内部鎖錠信号Toと同時に、同−又は異なる値の第二の0 2コードを受信することである。この場合、ドライバ33は信号VTを受信する とカウンタ34に向げてブレー、ニット信号PRをゾ出し、さらに再生鎖錠信号 VRは、0号化装置3と接続する受信部材に向けて送信レジスタ32から送出さ れるため、メモリ31の出力側りに並列に現れる4個の2進値の伝送を可能にす る。
その結果、第4図に“2”で示す同期状態が達成される。
“1″状態のもう一つの重要なポイントは、先行コードC2から1フレームが経 過する前に、即ち内部フレーム8Q tG信号TOを受信する以前に、コードC 2を受信することである。
このことは、連続して受信する2組のコードC2のどちらかが模倣され、最終受 信コードが、信号PRを用いて、さらに手順を続行するため受信状態゛1″に戻 ることによって信号VTを受信した時、出発位置にカウンタ34をリセットする ことによって良い組合せであると任意に受取られることを意味する。
状態“1”のさらに重要なポイントは、別の02コードを受取る前に内部フレー ム鎖錠信号Toを受信することである。これは11”状態に前もって戻ったC2 コードが登録不良による模倣である限り、初期シーク状態″0″に戻る。
セラ)CX内のコードの出現もまた。このコードが復号器29の識別し得ない伝 送又はコーディング不良を表わす限り、受信状態11″の重要なポイントとなる 、これはシフトを伴うシーク状態10”への復帰をひき起こす。このシフトは例 えば信号Xの皿制御によるレジスタ23及び24のそれぞれについて3ビツトで ある。
さらに、従属部材によるゼロ復帰データRZIによろシークが可能であることに も注目されたい。但しこの可能性についてはここでは詳しく述べない。
同期状態(状態”2”)が成立した時の重大なポイントは。
トライバ33にVT侶号が存在することによって表されるC2コードの同時存在 又は一致の検証をトリガする円部フレーム鎖錠TOの受信である。
この槙の合致が存在すると、送信レジスタの伝送を可能にする再生鎖錠信号VR の送出と、カウンタ26を出発カウンティング状態に復帰させる新規信号PRの 送出が行われる。ドライバ33は同期化状態′2″にとどまる。
もし合致が生じなければ、信号VR及びPRの送出があり。
ドライバ33は制御状態“3”に移る。ふつう状態13”でコードC2との合致 を再び伐証するための第2内部フレーム鎖錠TOの受信が待機されろ。この合致 が生じれは、ドライバは同期化状態“2″に復帰して信号VR及びPRを発し、 逆の場合はドライバは出発時の同期化シーク状態10″に戻る。
FIG、2 国際調査報告

Claims (1)

  1. 【特許請求の範囲】 1、伝送後の2進データの再生を可能にする時多重伝送のための2進データのコ ード変換法において、各データを構成する連続する2進数字は4個ずつ3進コー ドの形にコード変換され、この3進コード内では、4個の2進値から成る各群が 4個の3進僅の組合せに相当し、この3進値の組合せは前記群に属する2つの異 なる紹合せから選択され、同一群に5暑する2つの組合せのうちの一方は、別の 組合せに対して、あらかじめ定められた付加信号の追加に一致しており、従って 付加信号の有無にかかわらず、2進データの同一伝送速度が保持されることを特 徴とする方法。 2 連続伝送フレーム毎に回−に位置決めされた鎖羨信号に河する位置決めによ り表示されたタイムスロットを介する伝送用のコード変換法において、鎖錠信号 が、この種の鎖錠信号と回持に4個のコード化すべき2進値の評のための付加信 号の追加に対応する4個の3進値組合せの選択によって翻訳されることを特徴と する請求の属目1に記載の方法。 λ 付加信号の追加されない群の伝送に対応する4個の値の組合せが、付加信号 の追加された群の伝送に対応する組合せよりレベルが小であることを特徴とする 請求の範囲1に記載の↓ 付加信号の追加されない群の伝送に対応する組合せが ゼロレベルであることを特徴とする請求の範囲3に記載のコード変換法。 & 付加信号の追加された群の伝送に対応する組合せが、付加信号の追加されな い2つの群の伝送に対応する2つの連続する組合せから取られた4個の連続値の 結合によって得られる群より大なレベルをもつことを特徴とする請求の範囲3に 記載のコード変換法。 6、−8個の2進数字を、付加信号が追加されるか否かに従って、4個の2進値 DB又はSlから成る2つの群の形の種々の結合として提供する2進・2巡コー ド変換器6−コード変換器6の送出する8個の2進数字ケ、4個の数字から成る 2つの群の形に結合した夫々を、4個の数字から成る各群の2進数字をも同時に 考慮して得られた信号を伝送リンク2上に伝送するようにして分割する2進・3 進変換器以上を含むことを特徴とする請求の範囲1乃至5の少(とも1項に記載 の方法を実施するための符号化装置。 7.2進・2進コード変換器6が1本方法により使用される8+i′giの2進 数字の種々の結合を個々にアドレス指定しうるようにして含む読出し専用メモリ 14を主として含んでおり、アドレス指定が付加信号VTの1個の入力口と、デ ータDB用及び/又は信号Sl用の4個の入力口とを介して、クロック制御H/ 4によって達成されることを特徴とする請求の範囲6に記載の符号化装置。 & 2進・3進変換器7が、クロックHの刻時毎に伝送リンク20入力側変圧器 4の一次側端子に対して、同時に受取られたデータのうちの1個の値に対応する 電気レベルの2進信号をそれぞれが同時に付与するようにして、2進・2進コー ド変換器6の種々の2進数字の4つの出力に対し並列接続された2個の並列入力 、直列出力形レジスタにより構成されろこaを特徴とする請求の範囲6に記載の 符号化装置。 9、−二線伝送リンク2の出力側に配置されたクロック再生回路 9 一4個のデータの群毎に各線路上に連続して生じる電気レベルに相当する数字を 提供するようにしてこのクロック回路9の送出する信号の速さで谷線路上に電気 レベルを生じるための、クロック再生回路9と並列の伝送リンク2の出力側に接 続された3進・2進変換器8 一3進・2進変換器8から発する数字を、データ又は信号化DB 、 S I及 び場合によっては付加信号VTの4個の2進値から成る群であれ、異常信号CX であれをそこから引き出すため、4個の数値の2つの群の形で同時に受信する2 進・2進コード変換器11 一2進・2進コード変換器11の出力側及びこの変換器11によるデータDB及 び信号S1の再生制御のためクロック再生回路9の出力側に接続した制御回路1 0以上を含むことを特徴とする請求の範囲l乃至8の少(とも1項に記載の方法 を実施するための復号化装置。 1α3進・2進変換器8が、クロック再生回路9により与えられる速度で受取る データを4個ずつそれぞれが提供するよ)にして、伝送リンク2の出力側変圧器 5の2次側端子と2進・2進変換器11との間にそれぞれ挿入された2個のレジ スタユニット24゜25により構成されることを特徴とする請求の範囲9に記載 の復号化装置。 11.2進・2進コード変換器11が読出し専用メモリ31を含んでおり、メモ リのアドレス指定入力口が各アドレス指定毎に、4個の2進値の群DB又はSl 及び場合によっては付加信号VTであれ、異常信号Cxであれを供給するように して。 レジスタユニツ)24.25の出力側に接続する8個の入力口をもつ復号器29 の出力口に接続されていることを特徴とする請求の範囲9に記載の復号化装置。 12、、制御回路10がドライバ33とアップダウンカウンタ34を含んでおり 、ドライバはアップダウンカウンタ34の供給する内部鎖錠データTo及び2進 ・2進コード変換器11の供給する付加信号VTを受信し、アップダウンカウン タ34は付加信号の受信時にプレセット信号PR及びクロック入力時に再生回路 9から発するクロック信号HRを受信することを特徴とする請求の範囲9に記載 の復号化装置。
JP50113184A 1983-03-09 1984-03-09 時多重伝送のための2進デ−タのコ−ド変換法及びデバイス Pending JPS60500696A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8303827A FR2542531B1 (fr) 1983-03-09 1983-03-09 Procede et dispositifs de transcodage d'informations binaires pour transmission multiplexe temporelle
FR8303827 1983-03-09

Publications (1)

Publication Number Publication Date
JPS60500696A true JPS60500696A (ja) 1985-05-09

Family

ID=9286650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50113184A Pending JPS60500696A (ja) 1983-03-09 1984-03-09 時多重伝送のための2進デ−タのコ−ド変換法及びデバイス

Country Status (8)

Country Link
EP (1) EP0119140B1 (ja)
JP (1) JPS60500696A (ja)
DE (1) DE3465403D1 (ja)
DK (1) DK153184A (ja)
ES (1) ES8501187A1 (ja)
FR (1) FR2542531B1 (ja)
PT (1) PT78229A (ja)
WO (1) WO1984003598A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017511044A (ja) * 2014-02-28 2017-04-13 クアルコム,インコーポレイテッド エラー検出最適化を容易にするための共有バスを介したビット割振り

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3830120A1 (de) * 1988-09-05 1990-03-15 Standard Elektrik Lorenz Ag Digitales nachrichtenuebertragungssystem mit uebertragung einer zusatz-information
US10353837B2 (en) 2013-09-09 2019-07-16 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5799066A (en) * 1980-12-12 1982-06-19 Nippon Telegr & Teleph Corp <Ntt> Code converting method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4003041A (en) * 1973-04-25 1977-01-11 De Staat der Nederlanden, te Deze Vertegenwoordigd door De Directeur-General der Posterijen, Telegraphie en Telefonie System for converting binary signals into shorter balanced ternary code signals
US4006304A (en) * 1975-12-10 1977-02-01 Bell Telephone Laboratories, Incorporated Apparatus for word synchronization in an optical communication system
GB1539389A (en) * 1975-12-30 1979-01-31 Standard Telephones Cables Ltd Data transmission
GB2016247B (en) * 1978-03-04 1982-03-31 Plessey Co Ltd Method of signalling supervisory information in digital line transmission systems
GB1569076A (en) * 1978-05-18 1980-06-11 Plessey Co Ltd Digital transmission system using discrepancy line coding
DE2944377C2 (de) * 1979-11-02 1982-10-28 Siemens AG, 1000 Berlin und 8000 München Jitterreduzierung bei der blockweisen Umcodierung digitaler Signale
FR2488089B1 (fr) * 1980-07-29 1988-02-12 Lignes Telegraph Telephon Procede de transcodage d'informations et systeme de transmission utilisant un tel procede

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5799066A (en) * 1980-12-12 1982-06-19 Nippon Telegr & Teleph Corp <Ntt> Code converting method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017511044A (ja) * 2014-02-28 2017-04-13 クアルコム,インコーポレイテッド エラー検出最適化を容易にするための共有バスを介したビット割振り

Also Published As

Publication number Publication date
DK153184D0 (da) 1984-03-08
ES530430A0 (es) 1984-11-01
DK153184A (da) 1984-09-10
WO1984003598A1 (fr) 1984-09-13
ES8501187A1 (es) 1984-11-01
DE3465403D1 (en) 1987-09-17
EP0119140B1 (fr) 1987-08-12
FR2542531B1 (fr) 1988-05-20
EP0119140A1 (fr) 1984-09-19
FR2542531A1 (fr) 1984-09-14
PT78229A (fr) 1984-04-01

Similar Documents

Publication Publication Date Title
US3922493A (en) Communication system using time-division multiplexing and pulse-code modulation
US3982074A (en) Automatic channel assignment circuit
US6052390A (en) Data code block transmission using preselected control signals and delimiters
US4477697A (en) Method and circuitry for encoding telephone ringing signals
JPH09512392A (ja) mビット情報語の系列を変調信号に変換する方法、記録担体を製造する方法、符号化装置、復号装置、記録装置、読取装置、信号及び記録担体
US3689699A (en) Synchronizing system
US4425645A (en) Digital data transmission with parity bit word lock-on
JPH0724382B2 (ja) 符号化方法、装置及び復号化装置
JPH0775323B2 (ja) 信号発生方法および装置
US4092595A (en) Data transmission system for transmitting primary and secondary intelligence
JP2824184B2 (ja) 直列データ伝送方式
CA1095193A (en) Multiplexing
US3952162A (en) Time division digital switching network
SU831093A3 (ru) Устройство дл передачи служебныхСигНАлОВ дл ТЕлЕфОННОй СТАНцииС ВРЕМЕННыМ уплОТНЕНиЕМ цифРОВыХСигНАлОВ
JPH04262650A (ja) ブロックコードでコード化されたメインチャネルと付加チャネルとを有する伝送装置
JPS60500696A (ja) 時多重伝送のための2進デ−タのコ−ド変換法及びデバイス
US4271509A (en) Supervisory signaling for digital channel banks
JPS59139747A (ja) デジタル伝送回線上の設備を遠隔監視する方法及び装置
JPS59183559A (ja) デイジタル伝送装置
US3394312A (en) System for converting two-level signal to three-bit-coded digital signal
IE44901B1 (en) Improvements in or relating to digital transmission
JPH0669186B2 (ja) デイジタル信号および追加の信号を伝送する方法及び装置
JPS586344B2 (ja) フゴウカソウチ
JPS61290829A (ja) 高次デイジタル伝送システム
JP2004532589A (ja) コーディング方法