JPS6049623A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6049623A JPS6049623A JP15747183A JP15747183A JPS6049623A JP S6049623 A JPS6049623 A JP S6049623A JP 15747183 A JP15747183 A JP 15747183A JP 15747183 A JP15747183 A JP 15747183A JP S6049623 A JPS6049623 A JP S6049623A
- Authority
- JP
- Japan
- Prior art keywords
- reaction
- reaction chamber
- gas
- work
- cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
）、産業上の利用分野
この発明は半辱体りエーハに窒化膜（Ｓｉ３”４ ）や
酸化膜（６１４０２）、シリコン多結晶膜（Ｐｏｌｙ−
８ｉ ）ｆｚ ト（Ｄ ｑ Ｑ体ＣＶ Ｄ （Ｃｈｅｍ
ｉｃａｌ ＶａｐｏｒＤｅｐＯＢｉｔｉｏｎ ）膜を減
圧化で生成する減圧化学気相成長法（ＬＰＣＶＤ法）に
よる半導体装置の製造〔１〕 方法ＶＣＦＭする。
酸化膜（６１４０２）、シリコン多結晶膜（Ｐｏｌｙ−
８ｉ ）ｆｚ ト（Ｄ ｑ Ｑ体ＣＶ Ｄ （Ｃｈｅｍ
ｉｃａｌ ＶａｐｏｒＤｅｐＯＢｉｔｉｏｎ ）膜を減
圧化で生成する減圧化学気相成長法（ＬＰＣＶＤ法）に
よる半導体装置の製造〔１〕 方法ＶＣＦＭする。
ロ、従米技術
半導体ＣＶ”Ｄ膜生成法には反応室内の反応ガス圧ｋ
７１０ ＨＰａ付近の常圧にして行う常圧ｃｖｐ法と反
応室内のガス圧をｏ、ｌ〜／ Ｑ ＨＰａＶｃ減圧して
行う減圧ＣＶ３）法がある。前者方法はＣＶＤ膜生成速
度に優れるが、ＣＶＤ膜の膜厚や比抵抗分布の均一化な
ど品質の点で後者方法に劣り、そこで最近はより高精度
なものが要求される超ＬＳＩなどの半導体装置の開発に
伴って半導体クエーハのＣ’ＶＤ膜生成は減圧ＣＶＤ法
で行われることが多くなっている。
７１０ ＨＰａ付近の常圧にして行う常圧ｃｖｐ法と反
応室内のガス圧をｏ、ｌ〜／ Ｑ ＨＰａＶｃ減圧して
行う減圧ＣＶ３）法がある。前者方法はＣＶＤ膜生成速
度に優れるが、ＣＶＤ膜の膜厚や比抵抗分布の均一化な
ど品質の点で後者方法に劣り、そこで最近はより高精度
なものが要求される超ＬＳＩなどの半導体装置の開発に
伴って半導体クエーハのＣ’ＶＤ膜生成は減圧ＣＶＤ法
で行われることが多くなっている。
減圧ＣＶＤ法によるＣ’ＶＤ装置に反応室内での半導体
クエーハの収納形）島や反応ガスの流し方によＶ横形、
ｗ形、バレル形があり、いずれも反応室内の反応ガス圧
をθ、／〜／θＨＰｉ Ｖｃ減圧してこれを反応室外か
ら反応ガスが還元又に熱分解ｊ゛る温度（反応温度）ま
で加ν〜して還元又は熱分解し、反応室内の半導体クエ
ーハにＣＶＤ膜を順次成長させている。この方法によ（
２） ると反応室内が減圧下にあるので反応ガス（キャリヤガ
スを合む）の平均自由行程が犬さくなり、Ｃ’ＶＤ膜の
Ｊ臭ｊｌや比抵抗分布の均一化が谷筋になり、最近の半
導体高積度化の要求に十分対応することがｇＪ＃ｉ！、
である。また反応びスに５ｉｎ４． ０２． ＰＨ３ガ
スを１史川することにより低温５１０２膜、ＰＥＧ膜の
生成をも可能にする。
クエーハの収納形）島や反応ガスの流し方によＶ横形、
ｗ形、バレル形があり、いずれも反応室内の反応ガス圧
をθ、／〜／θＨＰｉ Ｖｃ減圧してこれを反応室外か
ら反応ガスが還元又に熱分解ｊ゛る温度（反応温度）ま
で加ν〜して還元又は熱分解し、反応室内の半導体クエ
ーハにＣＶＤ膜を順次成長させている。この方法によ（
２） ると反応室内が減圧下にあるので反応ガス（キャリヤガ
スを合む）の平均自由行程が犬さくなり、Ｃ’ＶＤ膜の
Ｊ臭ｊｌや比抵抗分布の均一化が谷筋になり、最近の半
導体高積度化の要求に十分対応することがｇＪ＃ｉ！、
である。また反応びスに５ｉｎ４． ０２． ＰＨ３ガ
スを１史川することにより低温５１０２膜、ＰＥＧ膜の
生成をも可能にする。
１ｙｌｌえば横形ｃｖｎ装置を使った減圧ＣＶＤ法によ
る従来製法を第７図と第２図から説明する。第１図の横
形ＣＶＤ装置において、（１）に石英製反応室である炉
芯管、（２）は炉芯管ｉｌｌの一端囲口を適宜閉基する
石英製ドア、（３）は炉芯管ｆｉｌ内をパルプ（４］を
介し適宜真空引きする真空ポンプ、（５）は真空計、（
６１は炉芯管（１１円に所望の反応ガス（７）を供給す
るガス供給料の都、（８１は炉芯管（１１の外周に装置
された加熱手段である。（９）は半導体クエーＩ’、＋
１０１は半導体クエー／−＋９１を被故校定聞隔で植立
保持する石英製ボートである。
る従来製法を第７図と第２図から説明する。第１図の横
形ＣＶＤ装置において、（１）に石英製反応室である炉
芯管、（２）は炉芯管ｉｌｌの一端囲口を適宜閉基する
石英製ドア、（３）は炉芯管ｆｉｌ内をパルプ（４］を
介し適宜真空引きする真空ポンプ、（５）は真空計、（
６１は炉芯管（１１円に所望の反応ガス（７）を供給す
るガス供給料の都、（８１は炉芯管（１１の外周に装置
された加熱手段である。（９）は半導体クエーＩ’、＋
１０１は半導体クエー／−＋９１を被故校定聞隔で植立
保持する石英製ボートである。
上記装置で半導体りエー１１９）に例えば５ｉ３Ｎｊ膜
を生成する場合、反応ガス（力にＳ １Ｈ２ＣＩ２ガス
とＮＨ３ガスを使１１」シて第２図に示す作業熱サイク
ルで行われている。尚、この時の反応式は次式の通りで
ある。
を生成する場合、反応ガス（力にＳ １Ｈ２ＣＩ２ガス
とＮＨ３ガスを使１１」シて第２図に示す作業熱サイク
ルで行われている。尚、この時の反応式は次式の通りで
ある。
ｊ ５ｉＨ２Ｇ ｇ２＋ダＮＨ３→Ｓ ｉ３Ｎ４＋乙Ｈ
ＣＩ＋にＨ２先ずドア（２）を囲けて約ｚｏｏＯｃ に
加熱保持された炉芯管（１）内にボー） ［０１と共に
半導体クエーハｔ９１ ＋９１・・・を収納してドア［
１０１ｅ閉じる。半等体りエーノ［９１＋９１・・・が
所定温度に達すると、次に炉芯管Ｉｌｌ内に反応ガス（
７）を供給し、前後して真空ポンプ（３）で炉芯管（１
）内を真空引きしてガス圧を所定圧まで減圧する。する
と炉芯管１１１内の反応ガス（７）は上記反応式で還元
反応が進行し、各半導体クエー／〜（９１１９１−〇・
上に所望の５１３Ｎ４膜が成長する。一定時間経過後ド
ア１２）を開き炉芯管ｆｌｌ内の半辱体りエー／−＋９
１ ＋９１・・ｅをボー） １１０１と共に収出す。以
後炉芯管ｉｌｌ内を約２００°ｃｙｒ−保持したまま上
記Ｕ】作が７作業サイクル毎にｉｌＡ ”）返し行われ
る。
ＣＩ＋にＨ２先ずドア（２）を囲けて約ｚｏｏＯｃ に
加熱保持された炉芯管（１）内にボー） ［０１と共に
半導体クエーハｔ９１ ＋９１・・・を収納してドア［
１０１ｅ閉じる。半等体りエーノ［９１＋９１・・・が
所定温度に達すると、次に炉芯管Ｉｌｌ内に反応ガス（
７）を供給し、前後して真空ポンプ（３）で炉芯管（１
）内を真空引きしてガス圧を所定圧まで減圧する。する
と炉芯管１１１内の反応ガス（７）は上記反応式で還元
反応が進行し、各半導体クエー／〜（９１１９１−〇・
上に所望の５１３Ｎ４膜が成長する。一定時間経過後ド
ア１２）を開き炉芯管ｆｌｌ内の半辱体りエー／−＋９
１ ＋９１・・ｅをボー） １１０１と共に収出す。以
後炉芯管ｉｌｌ内を約２００°ｃｙｒ−保持したまま上
記Ｕ】作が７作業サイクル毎にｉｌＡ ”）返し行われ
る。
・・１発明が解決しようとする問題点
ところで減圧ＣＶＤ法においては必ずしもＣＶＤ膜が均
一に形成されるとは限らない問題があった。即ち１例え
ば上記Ｓ’３Ｎ４膜生成ＶＣ際し５作業完了後の半導体
クエーノ・のＥｌｉ３Ｎ４膜に非常ｒｃ［細な８１３Ｎ
４以外の未知なる生成物が異物として部分的に付着して
成長し小突起を形成することがあった０このような未知
なる生成物の成長は半導体製造の後工程であるエツチン
グ工程等に悪影響を及ぼし、半導体装置の歩留り低下を
招く大きな要因になっている。
一に形成されるとは限らない問題があった。即ち１例え
ば上記Ｓ’３Ｎ４膜生成ＶＣ際し５作業完了後の半導体
クエーノ・のＥｌｉ３Ｎ４膜に非常ｒｃ［細な８１３Ｎ
４以外の未知なる生成物が異物として部分的に付着して
成長し小突起を形成することがあった０このような未知
なる生成物の成長は半導体製造の後工程であるエツチン
グ工程等に悪影響を及ぼし、半導体装置の歩留り低下を
招く大きな要因になっている。
本発明者に上記減圧ｃＶＤ法における所望のＣＶＤ膜上
での未知なる生成物の成長を止めるための様々な実験を
した結果、１回の作業完了から次の作業開始までの作業
開隔１ｉ３時間以上設ければＣＶＤ膜での未知なる生成
物の成長が抑えられること、及び新しい反応室を使用し
た時に同じ結果が得られることを知見した。この結果に
よりＣＶＤ膜での未知なる生成物は反応ガスの未反応分
が反応室内壁面に付着して積もり、これが還元又は熱分
解して半導体クエーハ上に付着し成長したものであるこ
とが分った。
での未知なる生成物の成長を止めるための様々な実験を
した結果、１回の作業完了から次の作業開始までの作業
開隔１ｉ３時間以上設ければＣＶＤ膜での未知なる生成
物の成長が抑えられること、及び新しい反応室を使用し
た時に同じ結果が得られることを知見した。この結果に
よりＣＶＤ膜での未知なる生成物は反応ガスの未反応分
が反応室内壁面に付着して積もり、これが還元又は熱分
解して半導体クエーハ上に付着し成長したものであるこ
とが分った。
（５）
具体的には５１３Ｎ４膜を生成する場合、５ｉＨ２Ｃ１
２の未反応分が反応室内壁面に付着し、これが何回かの
作業ザＩクル後に還元反応してＰｏ１ｙ−３ｉ又に反応
室に流入した空気との反応による５ｉｘｔｙとなって所
望の８１３Ｎ４膜上に付着し成長することが分った。
２の未反応分が反応室内壁面に付着し、これが何回かの
作業ザＩクル後に還元反応してＰｏ１ｙ−３ｉ又に反応
室に流入した空気との反応による５ｉｘｔｙとなって所
望の８１３Ｎ４膜上に付着し成長することが分った。
従って、作業間隔を３時間以上設けるか、反応室を常Ｖ
Ｃ新しいものにするか、又に同じ意味で反応室内を頻繁
にクリーニングして使用するかすれば従来問題点は解決
される。しかしこれでは翫産性が著しく悪くなる問題が
残り、実行は難しい。
Ｃ新しいものにするか、又に同じ意味で反応室内を頻繁
にクリーニングして使用するかすれば従来問題点は解決
される。しかしこれでは翫産性が著しく悪くなる問題が
残り、実行は難しい。
二、問題点を解決するための手段
本発明は上記結果に基づきなされたもので一所望の作業
サイクル間ＶＣ空の反応室内を所定のＣＶＤ反応温度以
上の高ｂｉＡ ＶＣ一定１時間加熱する作業予備工程を
付加した減圧ＣＶＤ法による半棉体装置Ｈの製造方法を
提供する。このように作業ブイタル間に作業予備工程を
〃目えると−この作業予備工程時に反応室内の反応ガス
による未（６） 反応物が確実に還元又は熱分解し、従って次のＣＶ Ｄ
ｇ、生成作柴時ＶＣ悪影響全及ぼすことがｊｌ（（く
なる。このような作業予備工程に反応室にＮ２ガスを適
当琺供給しなから減圧して温度を」１昇させて行えばよ
く、との工程が完了すると反応室内を元の反応温度まで
五１年させて作業を続行する。
サイクル間ＶＣ空の反応室内を所定のＣＶＤ反応温度以
上の高ｂｉＡ ＶＣ一定１時間加熱する作業予備工程を
付加した減圧ＣＶＤ法による半棉体装置Ｈの製造方法を
提供する。このように作業ブイタル間に作業予備工程を
〃目えると−この作業予備工程時に反応室内の反応ガス
による未（６） 反応物が確実に還元又は熱分解し、従って次のＣＶ Ｄ
ｇ、生成作柴時ＶＣ悪影響全及ぼすことがｊｌ（（く
なる。このような作業予備工程に反応室にＮ２ガスを適
当琺供給しなから減圧して温度を」１昇させて行えばよ
く、との工程が完了すると反応室内を元の反応温度まで
五１年させて作業を続行する。
ホ、夾施例
第７図の横形ＣＶＤ装置ｄを使って半辱体りエーハｔ９
１ ＋９１・・・ＶＣ８Ｌ３Ｎ４ Ｊ摸を生成する場合
、木＠明は第３図の作業熱ティクルのメ１く行う。
１ ＋９１・・・ＶＣ８Ｌ３Ｎ４ Ｊ摸を生成する場合
、木＠明は第３図の作業熱ティクルのメ１く行う。
先ず通常１１１りの１回の作栗終ｒ後、ドア＋２１を１
ｊｒＪき処理済みの半醇体りエーハ１９１ ＋９１・・
・をボー ） ＋１０１と共に収出してドア（２）を目
１しる。その後炉芯管１１１内ＶｒｌＮ２ ガスを適当
量流し真空ポンプ］３）で炉芯管ｆｉｌ内を減圧（ＣＶ
Ｄ時と同じがより低圧程度）して加熱源＋８１＋／（：
てソ′リタｊｏ Ｑ Ｃ以上に加熱し、この状１訴を釣
ｊ０分間保持させてから元のｇｏｏｏｃ に戻す。この
り５θＯＣの高温保持時１１Ｍ内に炉芯・α（１）内の
反応ガスの不安定な５ｉＨ２Ｇ／２ガスは完全に安定な
物質（Ｐｏｅｙ−８ｉ 。
ｊｒＪき処理済みの半醇体りエーハ１９１ ＋９１・・
・をボー ） ＋１０１と共に収出してドア（２）を目
１しる。その後炉芯管１１１内ＶｒｌＮ２ ガスを適当
量流し真空ポンプ］３）で炉芯管ｆｉｌ内を減圧（ＣＶ
Ｄ時と同じがより低圧程度）して加熱源＋８１＋／（：
てソ′リタｊｏ Ｑ Ｃ以上に加熱し、この状１訴を釣
ｊ０分間保持させてから元のｇｏｏｏｃ に戻す。この
り５θＯＣの高温保持時１１Ｍ内に炉芯・α（１）内の
反応ガスの不安定な５ｉＨ２Ｇ／２ガスは完全に安定な
物質（Ｐｏｅｙ−８ｉ 。
５ｉｘｔｙ、など）ＶＣ還元又は熱分解され、従って次
作業において炉芯・ｇＩｌｌ内に供給された半導体クエ
ーハｔ９１ ＋９１・０．には５ｉ３１ｑ４膜が均一に
安定して成長する。
作業において炉芯・ｇＩｌｌ内に供給された半導体クエ
ーハｔ９１ ＋９１・０．には５ｉ３１ｑ４膜が均一に
安定して成長する。
４ Ｆ、ｆＯｏＣ（０ｍ１反ｎ５ｉＨ２Ｃ１２Ｎス’ｒ
使用して半導体クエーハにＰＯｌｙ−８ｉｇを成長させ
るＶＣ適用される最低部属である。址たりｊｏｏＣの縞
湿保持時向はＳ １３Ｎ ４膜成長作朶における諸条件
により異なるが、・凪して３０分以上あれば十分である
。
使用して半導体クエーハにＰＯｌｙ−８ｉｇを成長させ
るＶＣ適用される最低部属である。址たりｊｏｏＣの縞
湿保持時向はＳ １３Ｎ ４膜成長作朶における諸条件
により異なるが、・凪して３０分以上あれば十分である
。
また水元り−Ｊは横形ＣＶＤ装置装置体以外ＶＤ装置を
′反った減圧ＣＶＤ法にも通用しｆ停るもので、作業予
備工程の加熱温度と〃目熱尿持時間はＣＶＤｊ夙の内容
によりλ更される。また作業予備工程は７回の作業サイ
クル苺に行うことが望ましいが、式目の作業ブイタルに
７回の割合で行うようｌＣＣ九九よい。
′反った減圧ＣＶＤ法にも通用しｆ停るもので、作業予
備工程の加熱温度と〃目熱尿持時間はＣＶＤｊ夙の内容
によりλ更される。また作業予備工程は７回の作業サイ
クル苺に行うことが望ましいが、式目の作業ブイタルに
７回の割合で行うようｌＣＣ九九よい。
へ１発りＪの効果
以上説すｊしたようＶＣ１本発明によれば作業予備工程
の追加で半導体クエーハ上での反応ガスの未反応物の還
元反応又は熱分解による異物付着が未然に防止され、減
圧ＣＶＤ法の（Ｎ顕性同上・半導体装置の歩留り改善が
図れる。塘た作業予備工程Ｖ′ｉ３θ分程度の短かい時
間でよいので、慮産性が大きく損なわれることがＪｉ１
４お、実施が容易である。
の追加で半導体クエーハ上での反応ガスの未反応物の還
元反応又は熱分解による異物付着が未然に防止され、減
圧ＣＶＤ法の（Ｎ顕性同上・半導体装置の歩留り改善が
図れる。塘た作業予備工程Ｖ′ｉ３θ分程度の短かい時
間でよいので、慮産性が大きく損なわれることがＪｉ１
４お、実施が容易である。
Ｋ 図面の廂Ｒ４を説明
第７図は横形ＣＶＤ装置の概略側面図、第コ図は従来の
減圧ＣＶＤ法を説明するための作業熱ｆｌクル図、第３
図は本発明の方法全説りＪするための作業熱サイクル図
である。
減圧ＣＶＤ法を説明するための作業熱ｆｌクル図、第３
図は本発明の方法全説りＪするための作業熱サイクル図
である。
Ｉｌ＋・・反応室（炉芯管） 、 （７１・・反応ガス
。
。
（９）・・半辱体りエーハ〇
（９）
Claims (1)
- ［１１減圧下の反応室内に収納した半導体り工−ハを外
部加ｊ’Ｆ’ｓ一手段により所定の温＆まで加熱すると
ともに反応室内に反応ガスを供給して、半導体クエーハ
に所望の生成膜全成長させる減圧化学気相成長法におけ
る所望の作業サスクル間に、反応室内を化学気相ＦＪＸ
、長に必要な反応温度より高温に一定時間加熱して反応
室内の未反応物を還元又は熱分解する作業予備工程を付
加したことを特徴とする半導体装ｉＮの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15747183A JPS6049623A (ja) | 1983-08-29 | 1983-08-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15747183A JPS6049623A (ja) | 1983-08-29 | 1983-08-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6049623A true JPS6049623A (ja) | 1985-03-18 |
Family
ID=15650397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15747183A Pending JPS6049623A (ja) | 1983-08-29 | 1983-08-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6049623A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109624A (ja) * | 1991-10-15 | 1993-04-30 | Nec Yamaguchi Ltd | 減圧気相成長装置内の未反応ガスの除去方法 |
| US7177716B2 (en) | 2004-02-28 | 2007-02-13 | Applied Materials, Inc. | Methods and apparatus for material control system interface |
| US7218983B2 (en) | 2003-11-06 | 2007-05-15 | Applied Materials, Inc. | Method and apparatus for integrating large and small lot electronic device fabrication facilities |
| US7221993B2 (en) | 2003-01-27 | 2007-05-22 | Applied Materials, Inc. | Systems and methods for transferring small lot size substrate carriers between processing tools |
| US7274971B2 (en) | 2004-02-28 | 2007-09-25 | Applied Materials, Inc. | Methods and apparatus for electronic device manufacturing system monitoring and control |
| US7413069B2 (en) | 2004-02-28 | 2008-08-19 | Applied Materials, Inc. | Methods and apparatus for transferring a substrate carrier within an electronic device manufacturing facility |
| US7720557B2 (en) | 2003-11-06 | 2010-05-18 | Applied Materials, Inc. | Methods and apparatus for enhanced operation of substrate carrier handlers |
| US7778721B2 (en) | 2003-01-27 | 2010-08-17 | Applied Materials, Inc. | Small lot size lithography bays |
-
1983
- 1983-08-29 JP JP15747183A patent/JPS6049623A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109624A (ja) * | 1991-10-15 | 1993-04-30 | Nec Yamaguchi Ltd | 減圧気相成長装置内の未反応ガスの除去方法 |
| US7221993B2 (en) | 2003-01-27 | 2007-05-22 | Applied Materials, Inc. | Systems and methods for transferring small lot size substrate carriers between processing tools |
| US7711445B2 (en) | 2003-01-27 | 2010-05-04 | Applied Materials, Inc. | Systems and methods for transferring small lot size substrate carriers between processing tools |
| US7778721B2 (en) | 2003-01-27 | 2010-08-17 | Applied Materials, Inc. | Small lot size lithography bays |
| US7218983B2 (en) | 2003-11-06 | 2007-05-15 | Applied Materials, Inc. | Method and apparatus for integrating large and small lot electronic device fabrication facilities |
| US7720557B2 (en) | 2003-11-06 | 2010-05-18 | Applied Materials, Inc. | Methods and apparatus for enhanced operation of substrate carrier handlers |
| US8204617B2 (en) | 2003-11-06 | 2012-06-19 | Applied Materials, Inc. | Methods and apparatus for enhanced operation of substrate carrier handlers |
| US7177716B2 (en) | 2004-02-28 | 2007-02-13 | Applied Materials, Inc. | Methods and apparatus for material control system interface |
| US7274971B2 (en) | 2004-02-28 | 2007-09-25 | Applied Materials, Inc. | Methods and apparatus for electronic device manufacturing system monitoring and control |
| US7413069B2 (en) | 2004-02-28 | 2008-08-19 | Applied Materials, Inc. | Methods and apparatus for transferring a substrate carrier within an electronic device manufacturing facility |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3265042B2 (ja) | 成膜方法 | |
| US5584963A (en) | Semiconductor device manufacturing apparatus and cleaning method for the apparatus | |
| TW552614B (en) | Apparatus and method for use in manufacturing a semiconductor device | |
| JPS6042823A (ja) | 薄膜形成方法 | |
| EP2052098A1 (en) | Method of cleaning film forming apparatus and film forming apparatus | |
| JPH0883793A (ja) | 強誘電体薄膜の形成方法 | |
| JPS6049623A (ja) | 半導体装置の製造方法 | |
| JPS61117841A (ja) | シリコン窒化膜の形成方法 | |
| JPH04210476A (ja) | 炭化ケイ素膜の成膜方法 | |
| US3396052A (en) | Method for coating semiconductor devices with silicon oxide | |
| KR960013526B1 (ko) | 화학기상성장방법 및 화학기상성장장치 | |
| JP2005209766A (ja) | ハフニウム含有酸化膜の製造方法 | |
| CN108660434A (zh) | 清洗副产物去除方法、反应室内清洁方法及室温成膜装置 | |
| JPH10102256A (ja) | Ｃｖｄ装置 | |
| JPS6010108B2 (ja) | 窒化珪素を基体上に熱分解堆積する方法 | |
| JPH09199424A (ja) | エピタキシャル成長方法 | |
| JP2001068468A (ja) | 成膜方法 | |
| US4486465A (en) | Method for deposition on a semiconductor wafer | |
| JP3804110B2 (ja) | 気相成長装置を用いたシリコン成膜方法 | |
| JPH02268433A (ja) | 半導体装置の製造方法 | |
| JPH021124A (ja) | 誘電体膜の製造方法 | |
| JPS5970763A (ja) | 薄膜形成装置 | |
| JP2579166B2 (ja) | プラズマｃｖｄ装置および成膜方法 | |
| JPH03206618A (ja) | 半導体装置の製造方法 | |
| CN111834207A (zh) | 一种沉积多晶硅薄膜的方法 |