JPS6048700B2 - Surface wave method ultrasonic flaw detection equipment - Google Patents

Surface wave method ultrasonic flaw detection equipment

Info

Publication number
JPS6048700B2
JPS6048700B2 JP52006373A JP637377A JPS6048700B2 JP S6048700 B2 JPS6048700 B2 JP S6048700B2 JP 52006373 A JP52006373 A JP 52006373A JP 637377 A JP637377 A JP 637377A JP S6048700 B2 JPS6048700 B2 JP S6048700B2
Authority
JP
Japan
Prior art keywords
flaw
signal
circuit
length
test material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52006373A
Other languages
Japanese (ja)
Other versions
JPS5392186A (en
Inventor
一郎 遠山
尚武 大久保
光廣 大田
秀哉 牧野
政孝 中目
宏 松山
勝美 河野
春治 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Nippon Steel Corp
Original Assignee
Mitsubishi Electric Corp
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Nippon Steel Corp filed Critical Mitsubishi Electric Corp
Priority to JP52006373A priority Critical patent/JPS6048700B2/en
Publication of JPS5392186A publication Critical patent/JPS5392186A/en
Publication of JPS6048700B2 publication Critical patent/JPS6048700B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)

Description

【発明の詳細な説明】 本発明は、表面技法超音波探傷において、被検材全面を
一定面積ことに分割し、前記各面積あたりの疵個数およ
び疵長さを検出し、これに基づいて前記各面積ごとの疵
評価を行なう表面技法超音波探傷装置に関する。
DETAILED DESCRIPTION OF THE INVENTION In surface technique ultrasonic flaw detection, the present invention divides the entire surface of a material to be inspected into fixed areas, detects the number of flaws and the flaw length per each area, and detects the number of flaws and the flaw length based on this. This invention relates to a surface technique ultrasonic flaw detection device that evaluates flaws for each area.

表面技法超音波探傷において、被検材表面の平坦度が悪
い場合に、前記被検材の疵評価をエコー高さのみで行な
うと、その評価精度は充分とは言えない。
In surface technique ultrasonic flaw detection, when the flatness of the surface of a material to be inspected is poor, if flaws on the material to be inspected are evaluated only by echo height, the evaluation accuracy cannot be said to be sufficient.

これは、被検材の疵と、それに対応するエコー高さとの
相関が良好でないことによる。本発明の目的は、表面技
法超音波探傷方法によ・り被検材の疵を検知し、被検材
疵の評価を行なうにあたつて、被検材全面を一定評価面
積ごとに区分し、前記各評価面積あたりの疵個数および
疵長さを求め、これに基づいて、前記各評価面積ごとの
疵評価を行ない、さらに、被検材全体を評価すフる装置
を提供することにある。また、本発明の要旨は、探触子
と被検材とを相対運動させて被検材全面を評価する表面
波法超音波探傷装置において:探触子で検知した信号と
設定レベルとを比較し、さらに、この信号波形を形成す
るゲートレベル波形成形器と;被検材と探触子との相対
的な移動量を検知し、電気信号に変換する移動量検出回
路と;基準長さ信号を発生する基準信号発生器と;前記
ゲートレベル波形成形回路から信号を受けて疵個数をカ
ウントする疵個数計数回路と;前記ゲートレベル波形成
形回路と前記移動量検出回路との論理積信号を受けて疵
長をカウントする疵長計数回路と;前記疵個数計数回路
および疵長計数回路から信号を受けて疵評価値を算出す
る演算装置と:前記演算装置からの信号を出力する出力
装置と;を備えており、被検材の超音波進行方向および
これと直交する方向のそれぞれを、規定のゲート巾およ
び基準長さに区分してなる各評価面積ごとに疵評価値を
算出し、さらにこれに基づいて被検材全面についての疵
評価を行なう表面波法超音波探傷装置にある。
This is because the correlation between flaws on the material to be inspected and the corresponding echo heights is not good. The purpose of the present invention is to detect flaws in a material to be inspected using a surface technique ultrasonic flaw detection method, and to evaluate defects in the material to be inspected, the entire surface of the material to be inspected is divided into fixed evaluation areas. The object of the present invention is to provide an apparatus that calculates the number of flaws and flaw length for each evaluation area, performs flaw evaluation for each evaluation area based on this, and further evaluates the entire test material. . In addition, the gist of the present invention is that in a surface wave method ultrasonic flaw detection device that evaluates the entire surface of a test material by moving the probe and the test material relative to each other: Compare the signal detected by the probe with a set level. Furthermore, a gate level waveform shaper that forms this signal waveform; a movement detection circuit that detects the relative movement between the test material and the probe and converts it into an electrical signal; and a reference length signal. a reference signal generator that generates; a flaw counting circuit that receives a signal from the gate level waveform shaping circuit and counts the number of flaws; and a flaw counting circuit that receives an AND signal of the gate level waveform shaping circuit and the movement amount detection circuit. a flaw length counting circuit that counts the flaw length; an arithmetic device that receives signals from the flaw number counting circuit and the flaw length counting circuit and calculates a flaw evaluation value; an output device that outputs the signal from the arithmetic device; The flaw evaluation value is calculated for each evaluation area that is divided into specified gate widths and standard lengths in the ultrasonic propagation direction of the test material and the direction perpendicular to this, and then This is a surface wave method ultrasonic flaw detection device that performs flaw evaluation on the entire surface of a test material based on the following.

以下、図面を参照して、本発明による実施例を説明する
Embodiments of the present invention will be described below with reference to the drawings.

第1図は、本発明の一実施例を示す概略説明図てある。FIG. 1 is a schematic explanatory diagram showing one embodiment of the present invention.

図において、1は被検材、2は探触子である。探触子2
から発信された超音波は、点線矢印の方向、すなわち被
検材搬送方向と垂直に伝搬し、その有効探傷距離は、例
えば約6007mである。本実施例では、この有効探傷
距離をほぼ均等に6分割してあり、探触子側からG,,
G。・・・・・・G。と称することにする。また、前記
G,,G。・・・・・・G。の巾をゲート巾と称する。
被検材搬送方向は、一般に被検材長手方向と一 .致さ
せるが、この方向に沿つて被検材を評価の都合上、基準
長さΔ1毎に区分する。前記評価面積は、したがつて(
ゲート巾)×(基準長さ)の大きさをもつ。本実施例で
は、ゲート巾は約100−、基準長さは約40−にとつ
ている。さて、第2図の如く、例えば被検材のG,ゲー
トに相等する個所に3個の疵があつたとする。
In the figure, 1 is a test material and 2 is a probe. Probe 2
The ultrasonic waves emitted from the probe propagate in the direction of the dotted arrow, that is, perpendicular to the transport direction of the test material, and the effective flaw detection distance thereof is, for example, about 6007 m. In this example, this effective flaw detection distance is divided almost equally into 6 parts, and from the probe side G, .
G.・・・・・・G. I will call it . Moreover, the above-mentioned G,,G.・・・・・・G. The width is called the gate width.
Generally, the direction of conveyance of the test material is the same as the longitudinal direction of the test material. However, for convenience of evaluation, the test material is divided into standard lengths Δ1 along this direction. The evaluation area is therefore (
It has a size of (gate width) x (reference length). In this embodiment, the gate width is approximately 100 mm, and the reference length is approximately 40 mm. Now, as shown in FIG. 2, it is assumed that there are three flaws on the material to be inspected, for example, at locations corresponding to G and the gate.

そして、被検材1と探触子2との相対運動を行なわずに
探触子2から超音波を発信すると、前記疵3により反射
された反射波が生じる。この関係を例えばブラウン管表
示すると第3図の如くなる。図において、4は入射(発
信)波、5は反射波を示している。また、例えば被検材
を搬送し、この搬送方向に垂直に超音波を発信した場合
の、被検材疵部からの反射波形をアナログ出力と称する
ことにする。
When ultrasonic waves are emitted from the probe 2 without relative movement between the test material 1 and the probe 2, a reflected wave is generated that is reflected by the flaw 3. For example, when this relationship is displayed on a cathode ray tube, it becomes as shown in FIG. In the figure, 4 indicates an incident (outgoing) wave, and 5 indicates a reflected wave. Further, for example, when a test material is transported and an ultrasonic wave is transmitted perpendicular to the transport direction, the reflected waveform from a flawed part of the test material will be referred to as an analog output.

第2図の如く数個の疵が密集してる場合には、、このア
ナログ出力は、第4図の6に示したようにフなる。アナ
ログ出力のエコー高さH2は、第3図の反射波のうちの
最大エコー高さH,にほぼ等しく、その幅は、疵3のう
ちの最も長い疵長1に相当する時間uで示される大きさ
をもつ。そして、疵相互の間隔が広い場合には、アナ口
;グ出力は、第5図aのようになる。
When several flaws are clustered together as shown in FIG. 2, this analog output becomes OFF as shown at 6 in FIG. 4. The echo height H2 of the analog output is approximately equal to the maximum echo height H of the reflected waves in FIG. 3, and its width is indicated by the time u corresponding to the longest flaw length 1 of the flaws 3. have size. If the distance between the flaws is wide, the output from the hole will be as shown in Figure 5a.

次に、第6図は、本発明による疵評価装置の実施例を説
明するブロック図である。
Next, FIG. 6 is a block diagram illustrating an embodiment of the flaw evaluation apparatus according to the present invention.

10は、探傷装置で、前記アナログ出力を出力する。10 is a flaw detection device that outputs the analog output.

ゲートレベル波形成形器11は、前記アナJログ出力を
入力し、品質管理上あるいはノイズ対策上から定めた設
定レベルと前記入力信号を比較して、規定以上の疵に対
応する信号をピックアップし、さらにこれを例えば矩形
パルスに形成する。これを第5図cに示しておいた。前
記ゲートレベル波形成形器11の出力信号は、疵個数カ
ウンタ12およびAND回路21へ加えられる。このア
ナログ出力信号は、前述の説明のとおり疵の密集度が高
い場合には、被検材疵の個数に完全に対応するものでは
ないが、便宜上、この信号の数を疵個数とする。18は
、メジャーリングロー゛ルで、被検材搬送に伴なう移動
量を検出する。
The gate level waveform shaper 11 inputs the analog J-log output, compares the input signal with a set level determined for quality control or noise countermeasures, and picks up a signal corresponding to a defect exceeding a specified value, Further, this is formed into, for example, a rectangular pulse. This is shown in Figure 5c. The output signal of the gate level waveform shaper 11 is applied to a flaw number counter 12 and an AND circuit 21. Although this analog output signal does not completely correspond to the number of defects on the material to be inspected when the density of defects is high as explained above, for convenience, the number of this signal is taken as the number of defects. 18 is a measuring roll that detects the amount of movement accompanying the conveyance of the test material.

パルスジェネレータは、前記メジヤーリングロールに係
合しており、被検材移動量を電気信号に変換するものて
ある。前記パルスジェネレータの出力信号は、増巾器2
0を介して、前記ΛND回路21および定距離カウンタ
22に加えられるが、その波形は、第5図bに示してあ
る。定距離カウンタ22は、前記基準長さΔ1に相当す
るパルス数を数え、この値に達すると、ワンツヨツトパ
ルス発生器23に信号を与える。ワンツヨツトパルス発
生器23で、例えば矩形パルスに成形された信号は、ゲ
ート回路13,25および遅延タイマ16,28に加え
られる。さて、前記AND回路21には、前述のとおり
、増巾器20およびゲートレベル波形成形器11からの
信号(それぞれ第5図B,cに示されている)が入力す
るから、このAND回路21の出力は、第5図dのよう
になる。
The pulse generator is engaged with the measuring roll and converts the amount of movement of the test material into an electrical signal. The output signal of the pulse generator is transmitted to an amplifier 2.
0 to the ΛND circuit 21 and constant distance counter 22, the waveform of which is shown in FIG. 5b. The constant distance counter 22 counts the number of pulses corresponding to the reference length Δ1, and when this value is reached, provides a signal to the one shot pulse generator 23. A signal shaped, for example, into a rectangular pulse by a one-shot pulse generator 23 is applied to gate circuits 13, 25 and delay timers 16, 28. Now, as mentioned above, the signals from the amplifier 20 and the gate level waveform shaper 11 (shown in FIGS. 5B and 5C, respectively) are input to the AND circuit 21. The output is as shown in Figure 5d.

ここでは、論理積bをとつて疵長に比例するパルス数だ
け出力しているのが示されている。このパルス信号は、
疵長カウンタ24に加えられ、基準長さに相当する時間
の間だけカウントされる。基準長さに相当する時間が経
過すると、前記ワンツヨツトパルス発生器123よりパ
ルスが送られ、ゲート回路25のゲートを開く。すると
、前記疵長カウンタでカウントされた値がバッファメモ
リ26へ送られ、さらにD/A変換器27、増巾器29
を介して演算装置30へ入力される。また、前記ワンツ
ヨツトパル,ス発生器23からのパルスは、遅延タイマ
28て、例えば200msec程度遅延された後、疵長
カウンタ24へ加えられ、疵長カウンタ24をリセット
する。こうして、ある区間の疵長が求められる。同様に
して、疵個数が求められる。
Here, it is shown that the logical product b is calculated and the number of pulses proportional to the flaw length is output. This pulse signal is
It is added to the flaw length counter 24 and counted only during the time corresponding to the reference length. When a time corresponding to the reference length has elapsed, a pulse is sent from the one shot pulse generator 123 to open the gate of the gate circuit 25. Then, the value counted by the flaw length counter is sent to the buffer memory 26, and further to the D/A converter 27 and the amplifier 29.
is input to the arithmetic unit 30 via. Further, the pulse from the one shot pulse generator 23 is delayed by, for example, about 200 msec by a delay timer 28 and then applied to the flaw length counter 24 to reset the flaw length counter 24. In this way, the flaw length in a certain section is determined. Similarly, the number of flaws is determined.

前述のとおり、疵個数カウンタ12には、ゲートレベル
波形成形器11からの信号が加えられ、ここでカウント
した疵個数は、基準長さの探傷が終了すると、前記ワン
ツヨツトパルス発生器23からのパルスにより、ゲート
回路13のゲートが開き、バッフアメモニ月4に記憶さ
れる。その直後に、疵個数カウンタ12は、遅延タイマ
16を介して加えられたパルス信号によつてリセットさ
れる。前記バッファメモ1月4の情報は、D/A変換器
15、増巾器17を介して演算装置30へ入力される。
第7図は、演算方法の一例を説明する図てある。増巾器
17からの疵個数信号は、比較器32〜34へ加えられ
、この実施例では3段階の設定レベルL,,M,,H,
に対する分類が行なわれる。 ′同様に、増巾器29か
らの疵長信号は、比較器35〜37へ加えられ、3段階
の設定レベルL。,隅,H。に対する分類が行なわれる
。各比較器の出力は、例えばその設定レベルより入力信
号が大きい場合は出力有り、小さい場合には出力なしと
ιなるようにする。比較回路32〜37からのそれぞ
れの出力は、信号処理回路38に備えた論理回路に入力
される。この論理回路の出力は、例えば第8図に示され
たように行なわれ、疵個数あるいは疵長のどちらかにウ
ェイトをおいた評価を行なえるようにする。あるいは、
上述の実施例とは異なる方法、例えば比較器32〜34
の出力と比較器35〜37の出力とにそれぞれ異なる係
数を定めて乗算し、これを加え合わせ、さらに設定値と
比較し分類することも好適である。
As mentioned above, the signal from the gate level waveform shaper 11 is applied to the flaw number counter 12, and the number of flaws counted here is determined by the signal from the one shot pulse generator 23 when the flaw detection of the standard length is completed. The pulse opens the gate of the gate circuit 13 and is stored in the buffer memory 4. Immediately thereafter, the flaw counter 12 is reset by a pulse signal applied via the delay timer 16. The information of the buffer memo January 4 is input to the arithmetic unit 30 via the D/A converter 15 and the amplifier 17.
FIG. 7 is a diagram illustrating an example of a calculation method. The flaw number signal from the amplifier 17 is applied to comparators 32 to 34, and in this embodiment, three setting levels L, , M, , H,
Classification is performed. 'Similarly, the flaw length signal from the amplifier 29 is applied to the comparators 35 to 37 to set the level L in three stages. , Corner, H. Classification is performed. The output of each comparator is set such that, for example, if the input signal is larger than the set level, there is an output, and if it is smaller, there is no output. The respective outputs from the comparison circuits 32 to 37 are input to a logic circuit included in the signal processing circuit 38. The output of this logic circuit is performed as shown in FIG. 8, for example, so that evaluation can be performed with weight placed on either the number of flaws or the length of flaws. or,
Methods different from the embodiments described above, e.g. comparators 32-34
It is also preferable to multiply the outputs of the outputs and the outputs of the comparators 35 to 37 by different coefficients, add them together, and further compare and classify the outputs with set values.

また、比較器32〜34の出力、比較器35〜37の出
力の代わりに、それぞれ増巾器17及び29からの出力
信号を加えても良い。上述の実施例では、疵個数および
疵長に関する情報をアナログ信号として演算装置30へ
入力したが、前記疵個数カウンタ12および疵長カウン
タ24として、例えば2進カウンタを用いるなどしてデ
ジタル信号を演算装置30へ入力する方式をとつても良
い。
Furthermore, instead of the outputs of the comparators 32 to 34 and the outputs of the comparators 35 to 37, output signals from the amplifiers 17 and 29 may be added, respectively. In the above-mentioned embodiment, the information regarding the number of flaws and the flaw length is inputted to the calculation device 30 as an analog signal. A method of inputting the information to the device 30 may also be used.

要するに、あるゲートGi(i=1,2,・・・・・・
6)の、ある基準長さ区間Δ1i(i=1,2,・・・
・・・n)に相当する評価単位面積内の疵個数及び疵長
を検出し、この情報を演算装置30て処理した結果が、
被検材の実際の疵状況と正しい相関をもつような演算処
理を行なうことができる方法ならば、いずれの方法も本
発明を実施するに好適であると云える。
In short, a certain gate Gi (i=1, 2,...
6), a certain reference length section Δ1i (i=1, 2,...
The number of flaws and flaw length within the evaluation unit area corresponding to n) are detected, and this information is processed by the arithmetic unit 30. The result is
Any method can be said to be suitable for carrying out the present invention as long as it is capable of performing arithmetic processing that has a correct correlation with the actual flaw condition of the inspected material.

さて、演算装置30で各評価面積ごとに演算した結果は
、演算装置30の出力信号であり、表示装置31に加え
られる。
Now, the result of calculation for each evaluation area by the calculation device 30 is an output signal of the calculation device 30, and is added to the display device 31.

表示装置31は、例えば高速度マルチプレクサーを備え
ており、演算装置30からの入力信号を各評価面積ごと
にサンプリングし、これをディスプレイするものである
。また、演算装置30は、各評価面積ごとの演算結果を
記憶しておき、被検材全面に対する疵パターンを算出す
る。そして、予め定めた条件と比較して、例えは被検材
全面の疵状況、被検材中央部の疵状況等を判定し、被検
材の良否判定および全面スカーフ指令といつた後工程処
理を定める。この判定は、例えばプリンター40を介し
て出力する。上述の説明のとおり、本発明の装置によれ
ば、ク表面波法超音波探傷方式での被検材評価がオンラ
イン方式で可能であり、かつ評価精度が極めて良好にな
る。
The display device 31 includes, for example, a high-speed multiplexer, and samples the input signal from the arithmetic device 30 for each evaluation area and displays it. Further, the calculation device 30 stores calculation results for each evaluation area, and calculates a flaw pattern for the entire surface of the material to be inspected. Then, by comparing with predetermined conditions, for example, the condition of defects on the entire surface of the material to be inspected, the condition of defects in the center of the material to be inspected, etc. are determined, and post-process processing such as determining the quality of the material to be inspected and commanding the entire surface scarf is performed. Establish. This determination is outputted via the printer 40, for example. As described above, according to the apparatus of the present invention, it is possible to evaluate a test material using the surface wave ultrasonic flaw detection method in an online manner, and the evaluation accuracy is extremely high.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を示す概略平面図、第2図は被
検材の疵状況の一例を示す概略平面図、第3図は被検材
と探触子との相対運動を行なわない場合の反射波形の一
例を示すグラフ、第4図および第5図aは、本発明装置
によるアナログ出力の一例を示すグラフ、第5図bは本
発明の実施例装置の増巾器20からの出力を示すグラフ
、第5図cは同様にゲートレベル波形成形器11からの
出力を示すグラフ、第5図dはAND回路21の出力を
示すグラフ、第6図は本発明による疵評価装置の実施例
を説明するブロック図、第7図は本発明の演算装置30
の変形例を示す図、第8図は信号処理装置の論理判断を
説明する図である。 1:被検材、2:探触子、3:疵、4:入射波、5:反
射波、6:アナログ出力、10:探傷装置、11:ゲー
トレベル波形成形器、12:疵個数カウンタ、13:ゲ
ート回路、14:バツフアメモリ、15:D/A変換器
、16:遅延タイマ、17:増巾器、18:メジヤーリ
ングロール、19:パルスジエネレータ、20:増巾器
、21:AND回路、22:定距離カウンタ、23:ワ
ンツヨツトパルス発生器、24疵長カウンタ、25:ゲ
ート回路、26:バツフアメモリ、.27:D/A変換
器、28:遅延タイマ、29:増巾器、30:演算装置
、31:表示装置、32〜37:比較器、38:信号処
理回路、40:プリンター、G,,G2,・・・・・・
G6:ゲート巾、Δ1:基準長さ。
Fig. 1 is a schematic plan view showing an embodiment of the present invention, Fig. 2 is a schematic plan view showing an example of a flaw situation on a test material, and Fig. 3 is a diagram showing relative movement between the test material and the probe. 4 and 5 a are graphs showing an example of the analog output by the device of the present invention, and FIG. 5c is a graph similarly showing the output from the gate level waveform shaper 11, FIG. 5d is a graph showing the output of the AND circuit 21, and FIG. 6 is a graph showing the flaw evaluation device according to the present invention. FIG. 7 is a block diagram illustrating an embodiment of the arithmetic device 30 of the present invention.
FIG. 8 is a diagram illustrating the logical judgment of the signal processing device. 1: Test material, 2: Probe, 3: Flaw, 4: Incident wave, 5: Reflected wave, 6: Analog output, 10: Flaw detection device, 11: Gate level waveform shaper, 12: Flaw number counter, 13: Gate circuit, 14: Buffer memory, 15: D/A converter, 16: Delay timer, 17: Amplifier, 18: Measuring roll, 19: Pulse generator, 20: Amplifier, 21: AND circuit, 22: constant distance counter, 23: one shot pulse generator, 24 flaw length counter, 25: gate circuit, 26: buffer memory, . 27: D/A converter, 28: Delay timer, 29: Amplifier, 30: Arithmetic device, 31: Display device, 32 to 37: Comparator, 38: Signal processing circuit, 40: Printer, G,, G2 ,・・・・・・
G6: Gate width, Δ1: Reference length.

Claims (1)

【特許請求の範囲】[Claims] 1 探触子と被検材とを相対運動させて被検材全面を評
価する表面波法超音波探傷装置において:探触子で検知
した信号と設定レベルとを比較し、さらに、この信号波
形を形成するゲートレベル波形成形器と;被検材と探触
子との相対的な移動量を検知し、電気信号に変換する移
動量検出回路と;基準長さ信号を発生する基準信号発生
器と;前記ゲートレベル波形成形回路から信号を受けて
疵個数をカウントする疵個数計数回路と;前記ゲートレ
ベル波形成形回路と前記移動量検出回路との論理積信号
を受けて疵長をカウントする疵長計数回路と;前記疵個
数計数回路および疵長計数回路から信号を受けて疵評価
値を算出する演算装置と;前記演算装置からの信号を出
力する出力装置と;を備えており、超音波進行方向およ
びこれと直交する方向のそれぞれについて規定のゲート
巾および基準長さに区分してなる被検材の各評価面積ご
とに疵評価値を算出し、さらにこれに基づいて被検材全
面について疵評価を行なうことを特徴とする、表面波法
超音波探傷装置。
1 In a surface wave method ultrasonic flaw detection device that evaluates the entire surface of a test material by moving the probe and the test material relative to each other: The signal detected by the probe is compared with the set level, and the signal waveform is a gate level waveform shaper that forms a signal; a movement detection circuit that detects the relative movement between the test material and the probe and converts it into an electrical signal; and a reference signal generator that generates a reference length signal. a flaw number counting circuit that receives a signal from the gate level waveform shaping circuit to count the number of flaws; and a flaw counting circuit that receives an AND signal of the gate level waveform shaping circuit and the movement amount detection circuit to count the flaw length. a length counting circuit; an arithmetic device that receives signals from the flaw number counting circuit and the flaw length counting circuit to calculate a flaw evaluation value; and an output device that outputs the signal from the arithmetic device; A flaw evaluation value is calculated for each evaluation area of the material to be inspected, which is divided into specified gate widths and standard lengths in the direction of movement and in the direction perpendicular to this, and based on this, the evaluation value is calculated for the entire surface of the material to be inspected. A surface wave method ultrasonic flaw detection device characterized by performing flaw evaluation.
JP52006373A 1977-01-25 1977-01-25 Surface wave method ultrasonic flaw detection equipment Expired JPS6048700B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52006373A JPS6048700B2 (en) 1977-01-25 1977-01-25 Surface wave method ultrasonic flaw detection equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52006373A JPS6048700B2 (en) 1977-01-25 1977-01-25 Surface wave method ultrasonic flaw detection equipment

Publications (2)

Publication Number Publication Date
JPS5392186A JPS5392186A (en) 1978-08-12
JPS6048700B2 true JPS6048700B2 (en) 1985-10-29

Family

ID=11636561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52006373A Expired JPS6048700B2 (en) 1977-01-25 1977-01-25 Surface wave method ultrasonic flaw detection equipment

Country Status (1)

Country Link
JP (1) JPS6048700B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58103661A (en) * 1981-12-16 1983-06-20 Mitsubishi Electric Corp Signal processing unit for flaw detecting data
JP5372875B2 (en) * 2010-09-10 2013-12-18 日立Geニュークリア・エナジー株式会社 Ultrasonic flaw detection method and apparatus using array probe

Also Published As

Publication number Publication date
JPS5392186A (en) 1978-08-12

Similar Documents

Publication Publication Date Title
US3791199A (en) Ultrasonic inspection method and apparatus
JPS5920980B2 (en) How to automatically set the monitoring period for ultrasonic flaw detection
JP2002517752A5 (en)
JPS6048700B2 (en) Surface wave method ultrasonic flaw detection equipment
US4353256A (en) Non-contact measurement of physical properties of continuously moving metal strip
JPH0495870A (en) Measuring method for grain size
JPH02150765A (en) Ultrasonic flaw detecting method
JPS61160053A (en) Ultrasonic flaw detection test
JPH03199960A (en) Crack detecting method
JP3861849B2 (en) Abnormal sound inspection method
JPH0572541B2 (en)
JPH05232092A (en) Supersonic wave inspection device
JP2962194B2 (en) Plate wave ultrasonic inspection method and apparatus
JP3006477B2 (en) Plate wave ultrasonic inspection method
JP2003294715A (en) Ultrasonic flaw detecting device and ultrasonic flaw detecting method
JPH0356851A (en) Cracking detecting method
JPS63120253A (en) Method for correcting flaw detection sensitivity of ultrasonic flaw detection
JPS58216950A (en) Ultrasonic flaw detection
JP3159143B2 (en) Non-destructive inspection method of internal organization
JPS58150856A (en) Measurement of impurity in metal material
JPH0915218A (en) Plate-wave ultrasonic testing method and device
JPH03211457A (en) Crack detecting method
JPH03199961A (en) Signal processing method for ultrasonic flaw detecting apparatus
JPH0587784A (en) Method and apparatus for estimation for quantification of defect
JP2004012369A (en) Ultrasonic flaw detection equipment and ultrasonic flaw detection method