JPS6048341B2 - 印字装置の印字マグネット制御方法 - Google Patents
印字装置の印字マグネット制御方法Info
- Publication number
- JPS6048341B2 JPS6048341B2 JP10540179A JP10540179A JPS6048341B2 JP S6048341 B2 JPS6048341 B2 JP S6048341B2 JP 10540179 A JP10540179 A JP 10540179A JP 10540179 A JP10540179 A JP 10540179A JP S6048341 B2 JPS6048341 B2 JP S6048341B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- printing
- reset
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Impact Printers (AREA)
Description
【発明の詳細な説明】
本発明は例えばラインプリンタ等の印字装置において
、印字ハンマを駆動する印字マグネットの励磁時間を制
御する印字マグネット制御方法に関するものである。
、印字ハンマを駆動する印字マグネットの励磁時間を制
御する印字マグネット制御方法に関するものである。
印字ハンマを介して活字搬送体上の活字を印字用紙上
に転写するためには印字マグネットを所定時間励磁する
必要があることは周知であり、この励磁時間をモノマル
チ（単安定マルチバイブレータ）で設定しているのが一
般的である。
に転写するためには印字マグネットを所定時間励磁する
必要があることは周知であり、この励磁時間をモノマル
チ（単安定マルチバイブレータ）で設定しているのが一
般的である。
しかし、該モノマルチが印字桁数だけ必要とするので部
品点数が多くなり構造が複雑になると共に実装組立作業
が容易でない。また、印字マグネットの励磁時間は前記
モノマルチにより決定されてしまうため、印字マグネッ
トの動作時間を変更する場合、前記モノマルチを全数交
換しなければならない等の不都合があつた。 本発明の
目的は、上記した従来技術の欠点をなくし、部品点数を
削減して実装効率を向上させると共に印字マグネットの
励磁時間を変更可能にすることである。
品点数が多くなり構造が複雑になると共に実装組立作業
が容易でない。また、印字マグネットの励磁時間は前記
モノマルチにより決定されてしまうため、印字マグネッ
トの動作時間を変更する場合、前記モノマルチを全数交
換しなければならない等の不都合があつた。 本発明の
目的は、上記した従来技術の欠点をなくし、部品点数を
削減して実装効率を向上させると共に印字マグネットの
励磁時間を変更可能にすることである。
本発明は、各々が全印字桁の印字情報を記憶できる容量
を有する複数のデータメモリをカスケード接続すれば、
複数のスキャンの間印字情報を記憶できることに着目し
、印字データと活字コードを比較し、一致した時印字情
報を発生する比較手段及び前記全データメモリの各印字
桁ごとの印字情報の論理和を記憶するセットメモリと、
最終段データメモリを除いた他のデータメモリ及び前記
比較手段の各印字桁ごとの印字情報の論理和を記憶する
リセットメモリと、これらセットサイクル及びリセット
メモリの各桁の出力を夫々入力とし、これらの入力を所
定タイミングでラッチして対応するスイッチング手段に
加えてそれを導通あるいは非導通とするラッチ手段とを
設け、前記比較手段が比較照合を行うスキャン終了後を
少なくともセットメモリとリセットサイクルに分割し、
該セットサイクル時及びリセットサイクル時に夫々前記
セットメモリ及びリセットメモリの出力を有効とし、セ
ットサイクル時及びリセットサイクル時に発生する夫々
のタイミング信号を前記ラッチ手段のラッチタイミング
信号としたことを特徴とするものであり、印字マグネッ
トの励磁時間を容易に変更かつ調整することができるよ
うにしたものである。
を有する複数のデータメモリをカスケード接続すれば、
複数のスキャンの間印字情報を記憶できることに着目し
、印字データと活字コードを比較し、一致した時印字情
報を発生する比較手段及び前記全データメモリの各印字
桁ごとの印字情報の論理和を記憶するセットメモリと、
最終段データメモリを除いた他のデータメモリ及び前記
比較手段の各印字桁ごとの印字情報の論理和を記憶する
リセットメモリと、これらセットサイクル及びリセット
メモリの各桁の出力を夫々入力とし、これらの入力を所
定タイミングでラッチして対応するスイッチング手段に
加えてそれを導通あるいは非導通とするラッチ手段とを
設け、前記比較手段が比較照合を行うスキャン終了後を
少なくともセットメモリとリセットサイクルに分割し、
該セットサイクル時及びリセットサイクル時に夫々前記
セットメモリ及びリセットメモリの出力を有効とし、セ
ットサイクル時及びリセットサイクル時に発生する夫々
のタイミング信号を前記ラッチ手段のラッチタイミング
信号としたことを特徴とするものであり、印字マグネッ
トの励磁時間を容易に変更かつ調整することができるよ
うにしたものである。
以下実施例図面を参照して本発明を説明する。
例えばＣＰＵ等の上位装置から転送される１行分の印字
データを記憶する印字データメモリ１（以下ＰＤＭとい
う）からの印字データと図示しない活字搬送体上の活字
のコードを記憶する活字コードメモリ２（以下ＣＣＭと
いう）からの活字コードは各印字桁ごとに比較手段３で
比較照合される。該比較手段３は比較照合の結果、一致
していればロジック１の印字情報を各印字桁ごとに発生
し、ラツチケート４を介してデータメモリ６に転送する
。該データメモリ６は後述するデータメモリ７と共に本
発明記憶手段を構成するものであつて、全印字桁の印字
情報を記憶できる容量をもつている。前記比較手段３か
らの印字情報すなわち最新の印字情報は常にデータメモ
リ６に書き込まれ、つぎの印字情報が比較手段３より発
生されるとデータメモリ６に転送記憶され、データメモ
リ６に記憶されていた印字情報はラッチゲート５を介し
てデータメモリ７に順次転送記憶される。前記比較手段
３及びデータメモリ６，７の印字情報は各印字桁ごとに
オアゲート８により論理和がとられ、その出力すなわち
ａ信号がシリアルイン・パラレルアウトシフトレジスタ
からなり全印字桁の記憶容量を有するセット・メモｌ月
１に記憶される。また比較手段３及びデータメモリ６の
印字情報は各印字桁ごとにオアゲート９により論理和が
とられ、その出力すなわちｂ信号がシリアルイン．パラ
レルアウトシフトレジスタからなるリセットメモリ１０
に記憶される。これらセットメモリ１１及びリセットメ
モリ１０は、前記比較手段３が比較照合を行うスキャン
終了後に２分割されたセットサイクル時及びリセットサ
イクル時にのみ出力を発生するようにされている。すな
わち、先行するセットサイクル時にロジック０となり、
後のリセットサイクル時にロジック１となるセレクト信
号がリセットメモリ１０及びインバータ１５を介してセ
ットメモリ１１のエネブル入力端に加えられ、セットサ
イクル時にはセットメモリ１１が出力を発生し、リセッ
トサイクル時にはリセットメモリ１０が出力を発生する
ように構成される。これらリセットメモリ１０及びセッ
トメモリ１１の各桁の出力は全印字桁の記憶容量を有す
るＤラッチ１２の各桁のＤ入力端に加えられる。該Ｄラ
ッチ１２は、夫々前記セットサイクル時及びリセットサ
イクル時に発生される２個のラッチタイミング信号によ
リセットサイクル時には、セットメモリ１１の出力を記
憶し、リセットサイクル時には、リセットメモリ１０の
出力を記憶し出力として発生する。Ｄラッチ１２の各桁
の出力は各スイッチングトランジスタ１３のベースに接
続され、トランジスタ１３をオン・オフする。トランジ
スタ１３には図示しない印字ハンマを駆動する印字マグ
ネット１４が直列に接続されている。前記データメモリ
６，７は説明の便宜上２個設けるとしたが、かかるデー
タメモリの個数はつぎのようにして決められる。
データを記憶する印字データメモリ１（以下ＰＤＭとい
う）からの印字データと図示しない活字搬送体上の活字
のコードを記憶する活字コードメモリ２（以下ＣＣＭと
いう）からの活字コードは各印字桁ごとに比較手段３で
比較照合される。該比較手段３は比較照合の結果、一致
していればロジック１の印字情報を各印字桁ごとに発生
し、ラツチケート４を介してデータメモリ６に転送する
。該データメモリ６は後述するデータメモリ７と共に本
発明記憶手段を構成するものであつて、全印字桁の印字
情報を記憶できる容量をもつている。前記比較手段３か
らの印字情報すなわち最新の印字情報は常にデータメモ
リ６に書き込まれ、つぎの印字情報が比較手段３より発
生されるとデータメモリ６に転送記憶され、データメモ
リ６に記憶されていた印字情報はラッチゲート５を介し
てデータメモリ７に順次転送記憶される。前記比較手段
３及びデータメモリ６，７の印字情報は各印字桁ごとに
オアゲート８により論理和がとられ、その出力すなわち
ａ信号がシリアルイン・パラレルアウトシフトレジスタ
からなり全印字桁の記憶容量を有するセット・メモｌ月
１に記憶される。また比較手段３及びデータメモリ６の
印字情報は各印字桁ごとにオアゲート９により論理和が
とられ、その出力すなわちｂ信号がシリアルイン．パラ
レルアウトシフトレジスタからなるリセットメモリ１０
に記憶される。これらセットメモリ１１及びリセットメ
モリ１０は、前記比較手段３が比較照合を行うスキャン
終了後に２分割されたセットサイクル時及びリセットサ
イクル時にのみ出力を発生するようにされている。すな
わち、先行するセットサイクル時にロジック０となり、
後のリセットサイクル時にロジック１となるセレクト信
号がリセットメモリ１０及びインバータ１５を介してセ
ットメモリ１１のエネブル入力端に加えられ、セットサ
イクル時にはセットメモリ１１が出力を発生し、リセッ
トサイクル時にはリセットメモリ１０が出力を発生する
ように構成される。これらリセットメモリ１０及びセッ
トメモリ１１の各桁の出力は全印字桁の記憶容量を有す
るＤラッチ１２の各桁のＤ入力端に加えられる。該Ｄラ
ッチ１２は、夫々前記セットサイクル時及びリセットサ
イクル時に発生される２個のラッチタイミング信号によ
リセットサイクル時には、セットメモリ１１の出力を記
憶し、リセットサイクル時には、リセットメモリ１０の
出力を記憶し出力として発生する。Ｄラッチ１２の各桁
の出力は各スイッチングトランジスタ１３のベースに接
続され、トランジスタ１３をオン・オフする。トランジ
スタ１３には図示しない印字ハンマを駆動する印字マグ
ネット１４が直列に接続されている。前記データメモリ
６，７は説明の便宜上２個設けるとしたが、かかるデー
タメモリの個数はつぎのようにして決められる。
すなわち、印字マグネット１４の所定励磁時間をＴＤ）
前記比較手段３がＰＤＭｌの印字データとＣＣＭ２の活
字コードとの比較を全印字桁にわたつて行う周期すなわ
ちスキャン周期、換言すれば、活字搬送体上の活字が１
活字分移動するに要する時間をＴＣとすればＮ≧ＴＤ／
ＴＣ−１を満足する最小の整数Ｎがデータメモリの必要
な最大数となる。
前記比較手段３がＰＤＭｌの印字データとＣＣＭ２の活
字コードとの比較を全印字桁にわたつて行う周期すなわ
ちスキャン周期、換言すれば、活字搬送体上の活字が１
活字分移動するに要する時間をＴＣとすればＮ≧ＴＤ／
ＴＣ−１を満足する最小の整数Ｎがデータメモリの必要
な最大数となる。
以下本発明制御方法を第２図及び第３図を参照して説明
する。
する。
各印字桁が印字されるスキャンＮ。が第３図Ａの如くな
つているとすると、（ｎ＋１）スキャン、（ｎ＋２）ス
キャン及び（ｎ十３）スキャンにおける前記データメモ
リ６，７の記憶データと前記オアゲート８，９の出力信
号であるａ信号、ｂ信号は夫々第３図Ｂ）Ｃ及びＤの如
く変化する。今５桁の印字桁について説明する。該印字
桁においては印字データと活字コードは（ｎ＋１）スキ
ャンに一致し、ａ信号、ｂ信号が共にロジック１となる
。従つて、（ｎ＋１）スキャンのセットサイクル時に発
生されるラッチタイミング信号のタイミングでＤラッチ
１２の５桁目の出力はロジック１となり、対応するトラ
ンジスタ１３がターンオンしてその印字マグネット１４
が励磁される。以後、（ｎ＋３）スキャンのセットサイ
クル時まで各スキャン当り２個のラッチタイミング信号
でＤラッチ１２の出力がトランジスタ１３のベースに加
えられるが、ａ信号、ｂ信号が共にロジック１となつて
いるのでトランジスタ１３はオン状態を継続し、印字マ
グネット１４は励磁し続ける。しかし、（ｎ＋３）スキ
ャンのリセットサイクル時においてラッチタイミング信
号が発生されると、この際ｂ信号がロジック０でＤラッ
チ１２の出力がロジック０となるので、対応するトラン
ジスタ１３はターンオフとなり印字マグネット１４の励
磁は終了する。Ｊスキャン開始からセット用ラッチタイ
ミング信号及びリセット用ラッチタイミング信号が発生
するまでの時間を夫々ＴＡ及びＴＢとすると、前記励磁
時間ＴＤ）スキャン周期Ｔｃとの関係は、ＴＢ−ＴＡ＝
ＴＤ−ｎ’Ｃとなる。
つているとすると、（ｎ＋１）スキャン、（ｎ＋２）ス
キャン及び（ｎ十３）スキャンにおける前記データメモ
リ６，７の記憶データと前記オアゲート８，９の出力信
号であるａ信号、ｂ信号は夫々第３図Ｂ）Ｃ及びＤの如
く変化する。今５桁の印字桁について説明する。該印字
桁においては印字データと活字コードは（ｎ＋１）スキ
ャンに一致し、ａ信号、ｂ信号が共にロジック１となる
。従つて、（ｎ＋１）スキャンのセットサイクル時に発
生されるラッチタイミング信号のタイミングでＤラッチ
１２の５桁目の出力はロジック１となり、対応するトラ
ンジスタ１３がターンオンしてその印字マグネット１４
が励磁される。以後、（ｎ＋３）スキャンのセットサイ
クル時まで各スキャン当り２個のラッチタイミング信号
でＤラッチ１２の出力がトランジスタ１３のベースに加
えられるが、ａ信号、ｂ信号が共にロジック１となつて
いるのでトランジスタ１３はオン状態を継続し、印字マ
グネット１４は励磁し続ける。しかし、（ｎ＋３）スキ
ャンのリセットサイクル時においてラッチタイミング信
号が発生されると、この際ｂ信号がロジック０でＤラッ
チ１２の出力がロジック０となるので、対応するトラン
ジスタ１３はターンオフとなり印字マグネット１４の励
磁は終了する。Ｊスキャン開始からセット用ラッチタイ
ミング信号及びリセット用ラッチタイミング信号が発生
するまでの時間を夫々ＴＡ及びＴＢとすると、前記励磁
時間ＴＤ）スキャン周期Ｔｃとの関係は、ＴＢ−ＴＡ＝
ＴＤ−ｎ’Ｃとなる。
従つて、ラッチタイミング信号の発生時刻を制御するこ
とにより印字マグネット１４の励磁時間Ｔｃ−を調整す
ることが可能となる。第４図及ひ第５図は図示しない活
字搬送体の走行速度が速くなつた場合の他の実施例を示
すもので、データメモリ２０を１個追加し、印字マグネ
ット１４の励磁時間ＴＤ’をＴＤ′＝ＴＤ＋ＴＣとした
ものである。以上のように本発明によると、データメモ
リの個数を増減することにより印字マグネットの励磁時
間を容易に変更することができると共にラッチタイミン
グ信号の発生時刻を制御することにより前記励磁時間を
調整することが可能となる。
とにより印字マグネット１４の励磁時間Ｔｃ−を調整す
ることが可能となる。第４図及ひ第５図は図示しない活
字搬送体の走行速度が速くなつた場合の他の実施例を示
すもので、データメモリ２０を１個追加し、印字マグネ
ット１４の励磁時間ＴＤ’をＴＤ′＝ＴＤ＋ＴＣとした
ものである。以上のように本発明によると、データメモ
リの個数を増減することにより印字マグネットの励磁時
間を容易に変更することができると共にラッチタイミン
グ信号の発生時刻を制御することにより前記励磁時間を
調整することが可能となる。
図は本発明の実施例を示すもので、第１図はブロック回
路図、第２図は第１図の動作説明用タイムチャート、第
３図はデータメモリの記憶内容等を示す表、第４図は他
の実施例の要部を示すブロック図、第５図は第４図の動
作説明用のタイムチャートである。 図において、１はＰＤＭ）２はＣＣＭ）３は比較手段、
４，５はラッチ、６，７，２０はデータメモリ、８，９
はオアゲート、１０はセットメモリ、１１はリセットメ
モリ、１２はＤラッチ、１３はスイッチングトランジス
タ、１４は印字マグネット、１５はインバータである。
路図、第２図は第１図の動作説明用タイムチャート、第
３図はデータメモリの記憶内容等を示す表、第４図は他
の実施例の要部を示すブロック図、第５図は第４図の動
作説明用のタイムチャートである。 図において、１はＰＤＭ）２はＣＣＭ）３は比較手段、
４，５はラッチ、６，７，２０はデータメモリ、８，９
はオアゲート、１０はセットメモリ、１１はリセットメ
モリ、１２はＤラッチ、１３はスイッチングトランジス
タ、１４は印字マグネット、１５はインバータである。
Claims (1)
- １ 少なくとも印字用紙を介して活字搬送体に対向し、
印字位置に沿つて並べて設けられた複数の印字ハンマと
、該印字ハンマを駆動する印字マグネットと、該印字マ
グネットと直列に接続されたスイッチング手段と、印字
すべき印字データを記憶する印字データメモリと、前記
活字搬送体上の活字コードを記憶する活字コードメモリ
と、印字データメモリからの印字データと活字コードメ
モリからの活字コードとを比較し、一致している時印字
情報を発生する比較手段とを有する印字装置において、
各々が全印字桁の印字情報を記憶できる容量を有し、（
ＴＤ／ＴＣ−１）≦Ｎ（ただしＴＤは印字マグネットの
励磁時間、ＴＣはスキャン期間）を満足する最小の整数
Ｎ個だけカスケード接続されて設けられ、第１手段が前
記比較手段からの全印字桁の印字情報を記憶するように
した記憶手段と、全記憶手段及び比較手段の各印字桁ご
との印字情報の論理和を記憶するセットメモリと、最終
記憶手段を除いた他の記憶手段及び比較手段の各印字桁
ごとの印字情報の論理和を記憶するリセットメモリと、
これらセットメモリ及びリセットメモリの各桁の出力を
夫々入力し、これらの入力を所定タイミングでラッチし
て対応する前記スイッチング手段に加えて導通あるいは
非導通とするラッチ手段とを備え、少なくとも前記比較
手段が比較照合を行うスキャン終了後をセットサイクル
とリセットサイクルに分割し、該セットサイクル時及び
リセットサイクル時に夫々前記セットメモリ及びリセッ
トメモリの出力を有効とし、セットサイクル時及びリセ
ットサイクル時に発生する夫々のタイミング信号を前記
ラッチ手段のラッチタイミング信号としたことを特徴と
する印字マグネット制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10540179A JPS6048341B2 (ja) | 1979-08-18 | 1979-08-18 | 印字装置の印字マグネット制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10540179A JPS6048341B2 (ja) | 1979-08-18 | 1979-08-18 | 印字装置の印字マグネット制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5629781A JPS5629781A (en) | 1981-03-25 |
| JPS6048341B2 true JPS6048341B2 (ja) | 1985-10-26 |
Family
ID=14406598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10540179A Expired JPS6048341B2 (ja) | 1979-08-18 | 1979-08-18 | 印字装置の印字マグネット制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6048341B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0215141B1 (de) * | 1985-09-13 | 1990-04-18 | Ibm Deutschland Gmbh | Verfahren zur Steuerung von Zeilendruckern mit einem umlaufenden Typenband und einer Druckhammerbank |
-
1979
- 1979-08-18 JP JP10540179A patent/JPS6048341B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5629781A (en) | 1981-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4085445A (en) | Text merge with copies and envelopes | |
| US3949159A (en) | Composite page setter | |
| JPH09136445A (ja) | 小型プリンタ | |
| US5751328A (en) | Printer having circuit for providing improved printing quality | |
| JPS6156903B2 (ja) | ||
| JPS6048341B2 (ja) | 印字装置の印字マグネット制御方法 | |
| JPS6048342B2 (ja) | 印字装置の印字マグネット制御方法 | |
| US3212435A (en) | High speed printer with reciprocable type bar | |
| JPS6133711B2 (ja) | ||
| US3885469A (en) | Magnet operating time compensation system | |
| JPS58166382A (ja) | キヤラクタデ−タ発生方法 | |
| JP3073359B2 (ja) | 画像印刷方法及びそれを用いたノンインパクトプリンタ | |
| US4384520A (en) | Device for controlling solenoids of high speed printer | |
| US3349695A (en) | Universal character set addressing in high speed printers | |
| JP2002092615A (ja) | 画像処理装置及び画像形成装置 | |
| JPH0376659A (ja) | サーマルヘッドプリンタ | |
| US4457229A (en) | Scan correction for a line printer having multi-pitch type carriers | |
| JP3062314B2 (ja) | 印字素子駆動回路装置及び印字装置 | |
| JPH02112968A (ja) | ページイメージ発生装置 | |
| JP3256365B2 (ja) | 画像形成装置及びその方法 | |
| JPH081990A (ja) | プリンタ | |
| JP4322909B2 (ja) | 階調制御装置及び方法 | |
| JPH04323058A (ja) | 印刷制御装置及び方法 | |
| JP2871881B2 (ja) | 画像処理装置 | |
| JPH08300746A (ja) | 印字装置 |