JPS6047063U - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPS6047063U JPS6047063U JP10947784U JP10947784U JPS6047063U JP S6047063 U JPS6047063 U JP S6047063U JP 10947784 U JP10947784 U JP 10947784U JP 10947784 U JP10947784 U JP 10947784U JP S6047063 U JPS6047063 U JP S6047063U
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- data
- transfer
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は上位装置からデータを受取る態様を表わす一実
施例タイム・チャート、第２図は入出力デバイスに対し
てデータを転送する態様を表わすｍ−実施例、第３図は
本考案の一実施例構成を示す。 図中、１は入出力制御装置、２はプロセッサ、３は制御
回路部、４はＲＡＭ、５は対上位装置インタフェース部
、６−１ないし６−４は夫々対入出力デバイス・インタ
フェース部、７−１ないし１１−１は夫々レジスタ、１
４−１はレシーバ、１５−１はドライバを表わす。 牙２図 ゛ 入 − ホ ＷｗＶ １位表置 Ｎ１ 、筺− 昌 昌ｉ斗−一←Ｉ ′：Ｉロ１開 ｇ ’ −−ｔ＝口
−−、＋３図
施例タイム・チャート、第２図は入出力デバイスに対し
てデータを転送する態様を表わすｍ−実施例、第３図は
本考案の一実施例構成を示す。 図中、１は入出力制御装置、２はプロセッサ、３は制御
回路部、４はＲＡＭ、５は対上位装置インタフェース部
、６−１ないし６−４は夫々対入出力デバイス・インタ
フェース部、７−１ないし１１−１は夫々レジスタ、１
４−１はレシーバ、１５−１はドライバを表わす。 牙２図 ゛ 入 − ホ ＷｗＶ １位表置 Ｎ１ 、筺− 昌 昌ｉ斗−一←Ｉ ′：Ｉロ１開 ｇ ’ −−ｔ＝口
−−、＋３図
Claims (1)
- 上位装置と複数台の下位入出力デバイスとの間のデータ
転送を行なう処理をマイクロプログラムによって制御す
る入出力制御装置において、該入出力制御装置内に上記
複数台の各入出力デバイスに対応して各入出力デ共イス
に対する転送単位データの複数個分を格納するよう構成
される単一のデータ・バッファ令メモリをもうけると共
に、該データ・バッファ・メモリ内に上記上位装置から
上記各入出力デバイスに対する転送データを受取ってお
き１、当該夫々の入出力デバイスに対するデータを上記
転送単位で上記入出力デバイスに対して連続して順次転
送し、夫々の入出力デバイスに対する正常な転送が行な
われたとき当該データを゛ すべで転送し終ったタイ
ミングで当該入出力デバイスに対応して上記上位装置に
対して集結ステータスを送出するようにしたことを特徴
とする入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10947784U JPS6047063U (ja) | 1984-07-19 | 1984-07-19 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10947784U JPS6047063U (ja) | 1984-07-19 | 1984-07-19 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6047063U true JPS6047063U (ja) | 1985-04-02 |
Family
ID=30255007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10947784U Pending JPS6047063U (ja) | 1984-07-19 | 1984-07-19 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6047063U (ja) |
-
1984
- 1984-07-19 JP JP10947784U patent/JPS6047063U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63106060A (ja) | ディジタルデ−タ処理システム用高速相互接続装置 | |
| JPS6047063U (ja) | 入出力制御装置 | |
| JPS6398755A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPS6095654U (ja) | デ−タ転送制御装置 | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPS61250758A (ja) | 通信制御装置 | |
| JPS60181959A (ja) | マルチプロセツサシステム | |
| JP2563807B2 (ja) | ダイレクトメモリアクセス制御回路 | |
| JPS6217879Y2 (ja) | ||
| JPS6142649U (ja) | デ−タ転送装置 | |
| JPS6087050U (ja) | デ−タ転送制御装置 | |
| JPS617175U (ja) | 画像表示装置 | |
| JPS5917090U (ja) | デ−タ転送システム | |
| JPS594054U (ja) | ディジタルデータ処理装置 | |
| JPS5984628U (ja) | 周辺装置制御システム | |
| JPS59168530A (ja) | インタフエ−ス制御方式 | |
| JPH0833801B2 (ja) | データブロック制御装置 | |
| JPS6142621U (ja) | 電子計算機電源制御装置 | |
| JPS60180051U (ja) | データ伝送制御装置 | |
| JPS5992929U (ja) | Ｄｍａ装置のメモリ監視装置 | |
| JPS60116545U (ja) | インタフエ−ス制御装置 | |
| JPH01128151A (ja) | インタフェース装置 | |
| JPS5937643U (ja) | デ−タ収録装置 | |
| JPH0172646U (ja) | ||
| JPS58108547U (ja) | デ−タ転送装置 |