JPS6046607A - 自動等化器 - Google Patents
自動等化器Info
- Publication number
- JPS6046607A JPS6046607A JP15459083A JP15459083A JPS6046607A JP S6046607 A JPS6046607 A JP S6046607A JP 15459083 A JP15459083 A JP 15459083A JP 15459083 A JP15459083 A JP 15459083A JP S6046607 A JPS6046607 A JP S6046607A
- Authority
- JP
- Japan
- Prior art keywords
- value
- circuit
- register
- amplitude
- time slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は自動等化器に関し、特にデータ伝送路に生じる
歪を自動的に補償する自動等化器に関するものである。
歪を自動的に補償する自動等化器に関するものである。
伝送路を通過した通信信号は、伝送路の振巾歪及び遅延
歪等に起因して歪を受けて受信端へ到達する。そこで、
この歪を補償するために受信装置。
歪等に起因して歪を受けて受信端へ到達する。そこで、
この歪を補償するために受信装置。
には等制器が用いられる。近年、高速度のデータ伝送に
は受信信号につ−・て一定のタイムスロット毎にリアル
タイム演算処理を行々い、フィードバック系により自動
等化をなす装置が利用されている。
は受信信号につ−・て一定のタイムスロット毎にリアル
タイム演算処理を行々い、フィードバック系により自動
等化をなす装置が利用されている。
第１図はこの種の装置の従来例を示す図であり、受信デ
ータ几りは受信データレジスタ１に入力され、その受信
データの１タイムスロツ）毎に、：のレジスタ１の内部
を図の左から右へ各レジスタエレメントｘ−２，ｘ−□
、 ｘｏ、ｘ、 、Ｘ２の順にシフトして行く。レジス
タ２は、受信データの等化修正用の等化修正量を夫々蓄
えるニレメン）Ｃ，、Ｃ−□。
ータ几りは受信データレジスタ１に入力され、その受信
データの１タイムスロツ）毎に、：のレジスタ１の内部
を図の左から右へ各レジスタエレメントｘ−２，ｘ−□
、 ｘｏ、ｘ、 、Ｘ２の順にシフトして行く。レジス
タ２は、受信データの等化修正用の等化修正量を夫々蓄
えるニレメン）Ｃ，、Ｃ−□。
ＣＯｊ Ｃ１＝ Ｃ１１を有しており、上記受信レジス
タ１の各エレメントとレジスタ２の各エレメントとの対
応する内容が、掛算器３にて演算されて加算器５の各入
力となる様構成されている、加算器５の出力は等化補償
された受信データＲＤ’とガるのである。
タ１の各エレメントとレジスタ２の各エレメントとの対
応する内容が、掛算器３にて演算されて加算器５の各入
力となる様構成されている、加算器５の出力は等化補償
された受信データＲＤ’とガるのである。
受信レジスタ１のセンタ（ＸＯ）にある受信デーこの値
は識別器６で理想値と比較され誤差量が得られ、これが
加算器から々る修正回路４へ送られて修正量に加えられ
、レジスタ２に蓄えられて（・る修正量Ｃｎが更に適正
値に修正されるようになっている。
は識別器６で理想値と比較され誤差量が得られ、これが
加算器から々る修正回路４へ送られて修正量に加えられ
、レジスタ２に蓄えられて（・る修正量Ｃｎが更に適正
値に修正されるようになっている。
かＮる動作の繰返しにより、自動等化器の出力データは
タイムスロット毎に誤差量が最小化され、定常時には最
小の誤差量の等化を行うことができるものである。
タイムスロット毎に誤差量が最小化され、定常時には最
小の誤差量の等化を行うことができるものである。
この様な従来装置においては、伝送路の状態がわずかづ
つ変化している場合には、最適等化を行うことができる
が、伝送路のクロストーク等により受信データに振巾の
大きいインパルス的佃号が重畳した場合には、受信デー
タの振巾が瞬時的に増大することに々す、短時間でこれ
が消滅して正常の伝送路の状態に回復したとしても、そ
の後は、上述の自動等化機能が最小値に収束せず系が発
散することが生じる。
つ変化している場合には、最適等化を行うことができる
が、伝送路のクロストーク等により受信データに振巾の
大きいインパルス的佃号が重畳した場合には、受信デー
タの振巾が瞬時的に増大することに々す、短時間でこれ
が消滅して正常の伝送路の状態に回復したとしても、そ
の後は、上述の自動等化機能が最小値に収束せず系が発
散することが生じる。
すなわち、伝送路に瞬時的な増巾が生じると、この影響
を受けた受信データはレジスタｌに入力され修正値Ｃｎ
により修正される。しかし、その修正を受けた値を理想
値に対し極端にずれているので、識別器６からは過大な
誤差量が送出され、これが修正値Ｃｎに加算され異當表
使となる。伝送路の異常が除かれても修正値Ｃｎは異常
外値であり、仮りに定常状態に戻ることができたとして
もかなりの時間を要し、この間の受信データメ］″−適
正に等化されず多くは失われるという欠点がある。
を受けた受信データはレジスタｌに入力され修正値Ｃｎ
により修正される。しかし、その修正を受けた値を理想
値に対し極端にずれているので、識別器６からは過大な
誤差量が送出され、これが修正値Ｃｎに加算され異當表
使となる。伝送路の異常が除かれても修正値Ｃｎは異常
外値であり、仮りに定常状態に戻ることができたとして
もかなりの時間を要し、この間の受信データメ］″−適
正に等化されず多くは失われるという欠点がある。
本発明の目的は伝送路に瞬間的ガ振巾増が生じても過修
正や系の発散を防止して回復後直ちに正常な動作に戻る
ことができる自動等化器を提供することである。
正や系の発散を防止して回復後直ちに正常な動作に戻る
ことができる自動等化器を提供することである。
本発明による自動等化器は、受信データを１タイムスロ
ツト毎にシフトする受信レジスタと、この受信データを
修正するための等化修正量を蓄える修正量レジスタと、
受信レジスタの１タイムスロツト毎の出力を等側修正量
を用いて等化修正し等化データを得る演算手段と、等化
データと理想値との誤差量を得る手段と、等化修正量を
誤差量に応じて変更する修正手段とを有する自動等化器
にお（・て、受信データの振巾平均値を得る手段と、こ
の平均値を１タイムスロツト前の値と逐次比較してその
変化分が所定値を越えたときに、前述の誤差量を圧縮し
て修正手段へ送出する手段とを有することを特徴として
（・る。
ツト毎にシフトする受信レジスタと、この受信データを
修正するための等化修正量を蓄える修正量レジスタと、
受信レジスタの１タイムスロツト毎の出力を等側修正量
を用いて等化修正し等化データを得る演算手段と、等化
データと理想値との誤差量を得る手段と、等化修正量を
誤差量に応じて変更する修正手段とを有する自動等化器
にお（・て、受信データの振巾平均値を得る手段と、こ
の平均値を１タイムスロツト前の値と逐次比較してその
変化分が所定値を越えたときに、前述の誤差量を圧縮し
て修正手段へ送出する手段とを有することを特徴として
（・る。
以下に１本発明を図面を用いて説明する。
第２図は本発明の実施例の回路ブロック図であり、第１
図と同等部分は同一符号により示されている。受信レジ
スタ１、修正量レジスタ２、掛算器３、加算器５、識別
器６及び修正回路４については第１図と同等構成となっ
ている。
図と同等部分は同一符号により示されている。受信レジ
スタ１、修正量レジスタ２、掛算器３、加算器５、識別
器６及び修正回路４については第１図と同等構成となっ
ている。
本例では、上記構成の他に、受信データＲＤを入力とす
る平均化回路７、この平均化回路７の平均値出力を入力
とする検出回路８、この検出回路８の検出出力を入力と
する判定回路９、この判定回路９の判定出力に応答して
一定期間制御信号を発生する制御信号発生回路１０及び
この制御信号により２人力を択一的に選択する選択回路
１１とが付加されている。そして、この選択回路１１の
２人力の１方には、識別器６の誤差量が直接供給され、
また他方の入力には、この誤差量を１／ｎ（ｎは１より
犬なる一定値）とする除算器１２による除算出力が供給
されている。
る平均化回路７、この平均化回路７の平均値出力を入力
とする検出回路８、この検出回路８の検出出力を入力と
する判定回路９、この判定回路９の判定出力に応答して
一定期間制御信号を発生する制御信号発生回路１０及び
この制御信号により２人力を択一的に選択する選択回路
１１とが付加されている。そして、この選択回路１１の
２人力の１方には、識別器６の誤差量が直接供給され、
また他方の入力には、この誤差量を１／ｎ（ｎは１より
犬なる一定値）とする除算器１２による除算出力が供給
されている。
平均化回路７は受信データＲ，Ｄの平均的振巾をタイム
スロット毎にめるようになっており、この平均値は検出
回路８へ入力される。この検出回路８は内部に１タイム
スロツトに相当するレジスタを有しており、得られた平
均値をこのレジスタに蓄えて１タイムスロツト前の値と
逐次比較し、その変化分を検出して次段の判定回路９へ
送る。
スロット毎にめるようになっており、この平均値は検出
回路８へ入力される。この検出回路８は内部に１タイム
スロツトに相当するレジスタを有しており、得られた平
均値をこのレジスタに蓄えて１タイムスロツト前の値と
逐次比較し、その変化分を検出して次段の判定回路９へ
送る。
判定回路９はその内部にある一定の基準値を有し、この
基準値と入力された上記変化分とを比較して、入力が基
準値より大であれば次段の制御信号発生回路１０へ論理
！１１１１の信号を出力する。
基準値と入力された上記変化分とを比較して、入力が基
準値より大であれば次段の制御信号発生回路１０へ論理
！１１１１の信号を出力する。
この制御信号発生回路１０は当該論理７１１′が入力さ
れると、これに応答して一定期間１ｌＩＩ Ｏｎの制御
信号を発生する。この論理ｌ＋ＯＬ１の制御信号の発生
の間、選択回路１１は除算器１２の出力を選択して修正
回路４へ与えるよう作動するようになって（・る。
れると、これに応答して一定期間１ｌＩＩ Ｏｎの制御
信号を発生する。この論理ｌ＋ＯＬ１の制御信号の発生
の間、選択回路１１は除算器１２の出力を選択して修正
回路４へ与えるよう作動するようになって（・る。
か〜る構成において、系が安定な動作を行って（・る場
合には受信データの振巾平均値は判定回路９内部の所定
基準値より小にあるように予めこの基準値が設定されて
（・ることがら、制御信号発生回路１０は論理＋１１１
１の制御信号を発生している。
合には受信データの振巾平均値は判定回路９内部の所定
基準値より小にあるように予めこの基準値が設定されて
（・ることがら、制御信号発生回路１０は論理＋１１１
１の制御信号を発生している。
よって１選択回路１１は識別器６の出力を選択して修正
回路４へ送出するようになっているから従来例と同一動
作をなす。
回路４へ送出するようになっているから従来例と同一動
作をなす。
こへで、伝送路に瞬間的振巾変化が生じた場合を考える
。このとき平均化回路７の出力には大きな振巾変化が生
じる。尚、通常時は、受信データの振巾はタイムスロッ
ト毎に変化し、特にデータが多値であればある程その変
化は大きくなるから伝送路のインパルスノイズ等による
振巾変化と上記通常時の振巾変化とを容易に区別できる
ように受信データの振巾の充分な平均をとることが必要
となり、これを満足するように平均化回路７は構成され
る。この平均化回路出力は検出回路８へ入力され、前の
タイムスロットの平均値と比較される。この時、その変
化分（即ち差分）が予め定められた値と比較してそれを
越えた場合、インパルスノイズ等の振巾じょう乱が発生
したと判断して判定回路９がＩＩ Ｉ Ｉｆの判定信号
を発生する。制御信号発生口ＭＩＯは、この′１１″の
判定信号の発生に応答しである一定期間＋ｌ□ ＩＩの
制御信号を発生するもので、この回路１０はモノステー
プルマルチバイブレータにより構成される。この間選択
回路１１は除算器１２の出力を選択することになる。よ
って、識別器６からの過大々誤差量が、予め定められた
圧縮率（Ｖ、）により縮小圧縮されて修正回路４へ供給
されるようになる。これにより、レジスタ２の等化修正
量が、過大な誤差量によって異常修正されるのを防ぐの
である。
。このとき平均化回路７の出力には大きな振巾変化が生
じる。尚、通常時は、受信データの振巾はタイムスロッ
ト毎に変化し、特にデータが多値であればある程その変
化は大きくなるから伝送路のインパルスノイズ等による
振巾変化と上記通常時の振巾変化とを容易に区別できる
ように受信データの振巾の充分な平均をとることが必要
となり、これを満足するように平均化回路７は構成され
る。この平均化回路出力は検出回路８へ入力され、前の
タイムスロットの平均値と比較される。この時、その変
化分（即ち差分）が予め定められた値と比較してそれを
越えた場合、インパルスノイズ等の振巾じょう乱が発生
したと判断して判定回路９がＩＩ Ｉ Ｉｆの判定信号
を発生する。制御信号発生口ＭＩＯは、この′１１″の
判定信号の発生に応答しである一定期間＋ｌ□ ＩＩの
制御信号を発生するもので、この回路１０はモノステー
プルマルチバイブレータにより構成される。この間選択
回路１１は除算器１２の出力を選択することになる。よ
って、識別器６からの過大々誤差量が、予め定められた
圧縮率（Ｖ、）により縮小圧縮されて修正回路４へ供給
されるようになる。これにより、レジスタ２の等化修正
量が、過大な誤差量によって異常修正されるのを防ぐの
である。
第３図は第２図における平均化回路７の具体例を示す図
であり、受信データＲＤは各レジスタ７１゜７２．７３
に蓄えられ、更に各レジスタ出力は信号の振中値（絶対
値）だけをとり出すために絶対値回［７４，７５，７６
へ入力される。これら各絶対値回路の出力は加算器７７
．７８により各々加算され、各受信データｍ個分の平均
振巾が得られるように外っている。
であり、受信データＲＤは各レジスタ７１゜７２．７３
に蓄えられ、更に各レジスタ出力は信号の振中値（絶対
値）だけをとり出すために絶対値回［７４，７５，７６
へ入力される。これら各絶対値回路の出力は加算器７７
．７８により各々加算され、各受信データｍ個分の平均
振巾が得られるように外っている。
第４図は判定回路９の判定出力と制御信号発生回路ＩＯ
の制御信号出力との関係を示す図である。
の制御信号出力との関係を示す図である。
平均化回路７により得られた振巾平均値の変化分が所定
値より太なる場合に、判定回路９から−２の判定信号が
出力される。その後伝送路状態が正常に戻ればＮｏｌ＋
に復帰する。当該ｎ１１１の判定信号に応答して、制御
信号発生回路１０は一定期間１ｌＯＩの制御信号を発生
するものである。この期間は異常振巾を有するデータが
受信レジスタ１を左から右へ通過してしまうに要する時
間以上とされる。
値より太なる場合に、判定回路９から−２の判定信号が
出力される。その後伝送路状態が正常に戻ればＮｏｌ＋
に復帰する。当該ｎ１１１の判定信号に応答して、制御
信号発生回路１０は一定期間１ｌＯＩの制御信号を発生
するものである。この期間は異常振巾を有するデータが
受信レジスタ１を左から右へ通過してしまうに要する時
間以上とされる。
斜上の如く、本発明によれば、伝送路にインパルスノイ
ズ等の振巾じょう乱が生じても自動等化器の過修正や系
の発散が防止されて伝送路の回数後直ちに正常な動作に
戻ることができる。特に回線じょう乱に影響を受け易（
・高速度データ通信の自動等化器に実施して効果的であ
る、。
ズ等の振巾じょう乱が生じても自動等化器の過修正や系
の発散が防止されて伝送路の回数後直ちに正常な動作に
戻ることができる。特に回線じょう乱に影響を受け易（
・高速度データ通信の自動等化器に実施して効果的であ
る、。
第１図は従来の自動等化器の構成図、第２図は本発明の
実施例の構成図、第３図はｍ２図における平均化回路の
具体例を示す図、第４図は第２図における判定回路出力
と制御信号発生回路出力とのタイムチャートである。 主要部分の符号の説明 １・・・・・・受信レジスタ、２・旧・・修正量レジス
タ、４・・・・・・修正回路、６・・・・・・識別器、
７・・・・・・平均化回路、８・・・・・・検出回路、
９・・・・・・判定回路、１０・・・・・・制御信号発
生回路、１１・・・・・・選択回路、１２・・・・・・
除算器。
実施例の構成図、第３図はｍ２図における平均化回路の
具体例を示す図、第４図は第２図における判定回路出力
と制御信号発生回路出力とのタイムチャートである。 主要部分の符号の説明 １・・・・・・受信レジスタ、２・旧・・修正量レジス
タ、４・・・・・・修正回路、６・・・・・・識別器、
７・・・・・・平均化回路、８・・・・・・検出回路、
９・・・・・・判定回路、１０・・・・・・制御信号発
生回路、１１・・・・・・選択回路、１２・・・・・・
除算器。
Claims (1)
- 受信データを１タイムスａ、）毎にシフトする受信レジ
スタと、前記受信データを修正するための等化修正量を
蓄える修正量レジスタと、前記受信レジスタの１タイム
スロツト毎の出力を前記等化修正量を用いて等化修正し
等化データを得る演算手段と、前記等化データと理想値
との誤差量を得る手段と、前記等化修正量を前記誤差量
に応じて変更する修正手段とを有する自動等化器にお（
・て、前記受信データの振巾平均値を得る手段と、この
平均値を１タイムスロツト前の値と逐次比較してその変
化分が所定値を越えたときに、前記誤差量を圧縮して前
記修正手段へ送出する手段とを有することを特徴とする
自動等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15459083A JPS6046607A (ja) | 1983-08-24 | 1983-08-24 | 自動等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15459083A JPS6046607A (ja) | 1983-08-24 | 1983-08-24 | 自動等化器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6046607A true JPS6046607A (ja) | 1985-03-13 |
Family
ID=15587512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15459083A Pending JPS6046607A (ja) | 1983-08-24 | 1983-08-24 | 自動等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046607A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008022422A (ja) * | 2006-07-14 | 2008-01-31 | Nec Electronics Corp | 適応等化装置及び受信装置 |
-
1983
- 1983-08-24 JP JP15459083A patent/JPS6046607A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008022422A (ja) * | 2006-07-14 | 2008-01-31 | Nec Electronics Corp | 適応等化装置及び受信装置 |
| US8259785B2 (en) | 2006-07-14 | 2012-09-04 | Renesas Electronics Corporation | Adaptive equalizer with function of stopping adaptive equalization processing and receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5394110A (en) | Demodulation system having adaptive matched filter and decision feedback equalizer | |
| AU593071B2 (en) | Adaptive blind equalization method and device | |
| US6788749B2 (en) | Erasure based instantaneous loop control in a data receiver | |
| US4453256A (en) | Adaptive equalizer system for quadrature amplitude modulation | |
| US4613975A (en) | Selective fading protection system | |
| US4638495A (en) | Automatic adaptive equalizer | |
| US6175591B1 (en) | Radio receiving apparatus | |
| US6580763B1 (en) | Method and apparatus for controlling the decision threshold and sampling instant of a data generator | |
| US6294960B1 (en) | Phase lock loop circuit using signal estimator | |
| JPS6046607A (ja) | 自動等化器 | |
| US5535248A (en) | Digital radio communication system | |
| JPS6046608A (ja) | 自動等化器 | |
| JP2518690B2 (ja) | トランスバ―サルフィルタ制御回路 | |
| JPS58220530A (ja) | 自動等化器 | |
| US4633485A (en) | Adaptive noise suppression for digital modems | |
| JPH0226406B2 (ja) | ||
| JP3224557B2 (ja) | モデム装置 | |
| JPH11136301A (ja) | 搬送波再生回路 | |
| JPS6219097B2 (ja) | ||
| JPS6193728A (ja) | 自動等化器 | |
| JPH0611120B2 (ja) | 自動等化器の等化モード制御方法 | |
| JP3099867B2 (ja) | 振幅等化器 | |
| JP2966000B2 (ja) | データモデム | |
| JP3360691B2 (ja) | 検波回路 | |
| JP2573590B2 (ja) | 自動等化器 |