JPS6045053A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6045053A
JPS6045053A JP58153538A JP15353883A JPS6045053A JP S6045053 A JPS6045053 A JP S6045053A JP 58153538 A JP58153538 A JP 58153538A JP 15353883 A JP15353883 A JP 15353883A JP S6045053 A JPS6045053 A JP S6045053A
Authority
JP
Japan
Prior art keywords
gate electrode
transistor
transistors
gate
work function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58153538A
Other languages
English (en)
Inventor
Masao Nagatomo
長友　正男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58153538A priority Critical patent/JPS6045053A/ja
Publication of JPS6045053A publication Critical patent/JPS6045053A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
〔発明の技術分野〕 この発明は、しきい値電圧の異なる複数のトランジスタ
な有する半導体装置に関するものである。 〔従来技術〕 現在製作されている集積回路（ＩＣ）においては９通常
、トランリスタのしきい値電圧ＶＩＩｌは、回路上の要
求から複数の値のものを用（・て（・る。 −例として、ダイナミック、ランダムアクセス・メモ！
Ｉ（Ｄ−ＲＡＭ）では、０．５■とｉ、ｏｖ程度のしき
い値電圧Ｖｔｂ　’ｌｋ持つトランジスタＹ使い分けて
いる。 これら複数のしきい値ＶｔｂＹ持つトランジスタを同一
半導体チップ上に製作する方法としては、トランジスタ
のしきい値電圧ＶｔｂＹ制御するチャネルドープと呼ば
れるイオン注入を、写真製版工程を間に挾んで２度行う
ものが代表的なものである。 この方法は、現在のところ有効な方法どして広く応用さ
れている。Ｌ、かし、今後デバイスの微細化が進むと、
トランジスタのショートチャネル効果の影響がデバイス
の電気特性の制御に大きな問題となり、このため、わず
かなチャネルドープ景のゆらぎがデバイス特性上問題と
なってくる。 〔発明の概要〕 この発明は、上記のような間ｆｆ１Ｙ解決すべくなされ
たもので、同一半導体チップ上にしとい値電圧の異なる
トランジスタを、異なるゲート電極材料を用いて形成し
たものである。 〔発明の実施例〕 上記に述べたようＫ、トランジスタのしきい値゛電圧Ｖ
ｔｂを制御する方法として、イオン注入により不純物欠
添加する方法では、高いしきい値電圧ｖｔｈ　ノ）ラン
リスタを製作するには２度のイオン注入が必要であり、
イオン注入量のゆらぎ欠２度替ることとなる。そこで、
イオン注入工程を】回に留める方法として、しきい値電
圧Ｖｔｈの制御をゲート電極劇料により行う方法が有効
である。
【。 きい値電圧Ｖｔｈを制御している要素として、グ〜ト枦
料と基板材料との仕事関数差があることは周知のことで
ある。この発明は、この事実を利用したものである。 第１図（ａ）　、（ｂ）はこの発明の実施例をそれぞれ
示す断面略図である。この図で、Ｔｒｙ、　Ｔｒ２はト
ランジスタ、１は半導体基板、２はソースまたはドメイ
ン領域、３はトンインまたはソース領域、４はゲート絶
縁膜、５は素子分離用絶縁膜、６゜７＋ｉ名々異なる材
料のゲート電極であり、２つのＭ６’と１′とが重なっ
ているゲート電極６を有するトランジスタＴｒ１の半導
体基板１との仕事関数差は、グー）１［極６の膜厚があ
る程度以上あれば、グー）［極６の材料と半導体基板１
との仕事関数差で決まる。したがって、トランジスタＴ
ｒｌとＴｒ２　とは、半導体基板１とゲート電極６，７
の材料の仕事関数の違いだけしきい値電圧Ｖｔｈが異な
る。 これにより、同一半導体チップ１忙イオン注入工程を行
わずに、しきい値電圧Ｖｔｂの異なるトランジスタな製
作することが可能である。−例として、ゲート電極６を
シリコン（Ｓｉ）、ゲート電極７をモリブデン（Ｍｏ）
とすると、トランジスタＴｒ１とＴｒ２のしきい値電圧
ｖ　ｔ　ｂは、トランジスタＴｒ２　の方が０１５ｖ程
度高くなる。したがって、トランジスタＴｒ】　のしき
い値電圧ｖｔｂ’ｔｏ、５■と設定すれば、トランジス
タ７ｒ２は１０Ｖとなり所望のトランジスタ特性が得ら
れる。 次に、第１図（ａ）に示すこの発明の半導体装置の製造
方法を第２図（ａ）〜＜ｅ）によって説明する。 まず、第２図（、）のように、半導体基板１上に素子分
離用絶縁膜５およびゲート絶縁膜４を形成させた後、そ
の上にトランジスタ　Ｔｒｌのゲート電極６な形成する
ための層６′ケ設け、トランジスタＴｒｌ　のケートパ
ターン用のレジスト８を形成する。このレジスト８に沿
ってエツチングしてゲート電極６Ｙ形成した後、このゲ
ート電極６下のゲート絶縁膜４のみを残し、他のゲート
絶縁膜４欠エツチングする、 その後、第２図（ｂ）のように、再びトランジスタＴｒ
２用のゲート絶縁膜４を形成するためにゲート酸化を行
うと、トランジスタＴｒｉ　のゲート絶縁膜６にシリコ
ンな含ませておけば、この上にも酸化膜あるいは絶縁膜
４′が生成する。この上に、トランジスタＴｒ２のゲー
ト電極１を形成するための層７′を形成し、トランジス
タＴｒ２のゲートパターンをレジスト８によりバターニ
ングする。 次に、Ｍ２図（Ｃ）のよ５に、レジスト８を利用してゲ
ート電極Ｔをエツチングし、その後、トランジスタＴｒ
ｉおよびＴｒ２のゲート電極６．γの下以外のゲート絶
縁膜４をエツチングし、ソースまたはドレイン領域２，
３をイオン注入により形成すれは、第１図のトランジス
タ■ｒ　］　＊　Ｔ　ｒ　２が製作される。 第３図（ａ）〜（ｃ）は第１図（ｂ）の実施例の半導体
装置の製造方法を示すもので、この例ではトラと異なる
点である。次に、第３図の実施例の製造方法について説
明する。 第３図（ａ）〜（ｅ）におい℃、第３図（、）までの工
程は第２図（ａ）の工程と同様である。第３図（ａ）以
後、第３図（ｂ）のようにレジスト８に沿ってエツチン
グした後、すぐにその上にグー）を極６ケ形成するため
の層７′タ形成し、トランジスタＴｒｌおよび１ｒ２の
ゲートパターンケレジスト８により形成する。このレジ
スト８に沿ってゲート電柘１の形成のための層１′をエ
ソグーングしてゲート電極Ｔと、層６′と層１′とによ
るゲート電極６とｔ形成する。 その後、トランジスタＴｒｉおよびＴｒ２のゲート電極
６．７下のゲート絶縁膜４のみ欠残Ｃ−てゲート絶縁膜
４ケエツチングし、ソースまたはドレイン領域２．３を
イオン注入法で形成ずれは、第３図（ｃ）のトランジス
タが製作される。 なお、第３図（ｂ）において、トランジスタＴｒ　］の
ゲートパターンを／シスト８により形成せずにセルファ
ライン法、例えば層６′の表面と層１′とな反応させ、
これにより未反応部分とエツチング選択比を持たせるこ
とにより、トランジスタＴｒｌを形成させることも可能
である。 〔発明の効果〕 以上詳細に説明したように、この発明は同一半導体チッ
プ上に異なるしきい値電圧の複数のトランジスタを、異
なるゲート電極側斜を用いて形成したので、半導体基板
の材料とゲート電極材料の材料との仕事関数差によりし
きい値電圧１選ぶことができるので、イオン注入工程に
よりしきい値を変えるもののように複数のイオン注入工
程ケ必要とせず、かつ、チャネルドープ量のゆらぎによ
ってデバイスの特性が左右されることがない利点がある
。
【図面の簡単な説明】
第１図（ａ）　、（ｂ）はこの発明の実施例をそれぞれ
示す断面略図、第２図（ａ）〜（Ｃ）は第１図（ａ）の
実施例の製造方法を説明するための工程図、駈３図（−
）〜（ｃ）は第１図（ｂ）の実施Ｂ１１の製造方法を説
明するための工程図である。 図中、１は半導体基板、２，３はソースまたはドＶイン
領域、４はゲート絶縁膜、５は素子分離用絶縁膜、６．
７はゲート電極、８はンジストである。なお、図中の同
一符号は同一または相当部分を示す。 代理人　大　岩　増雄　（外２名） 第１図 （ａ） Ｔｒｉ　Ｔｒ２ （ｂ） Ｔｒｉ　Ｔｒ２ 第２図

Claims (1)

    【特許請求の範囲】
  1. 同一半導体チップ上に、Ｌきい値電圧の異なる複数のト
    ランジスタｗ、Ｒなるゲート電極材料によりそれぞれ形
    成したことｔｔ％徴とする半導体装ｆｆ。
JP58153538A 1983-08-22 1983-08-22 半導体装置 Pending JPS6045053A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58153538A JPS6045053A (ja) 1983-08-22 1983-08-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58153538A JPS6045053A (ja) 1983-08-22 1983-08-22 半導体装置

Publications (1)

Publication Number Publication Date
JPS6045053A true JPS6045053A (ja) 1985-03-11

Family

ID=15564702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58153538A Pending JPS6045053A (ja) 1983-08-22 1983-08-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS6045053A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6489457A (en) * 1987-09-30 1989-04-03 Toshiba Corp Manufacture of semiconductor device
EP0899784A2 (en) * 1997-08-28 1999-03-03 Texas Instruments Incorporated Semiconductor device and method of fabricating thereof
US6072715A (en) * 1994-07-22 2000-06-06 Texas Instruments Incorporated Memory circuit and method of construction
US6166417A (en) * 1998-06-30 2000-12-26 Intel Corporation Complementary metal gates and a process for implementation
JP2001024065A (ja) * 1999-07-06 2001-01-26 Sony Corp 半導体装置とその製造方法
US6265258B1 (en) 1998-06-30 2001-07-24 Intel Corporation Method for making a complementary metal gate electrode technology
WO2001097257A2 (en) * 2000-06-12 2001-12-20 Motorola, Inc. Dual metal gate transistors for cmos process
WO2002007223A1 (en) * 2000-07-19 2002-01-24 Telefonaktiebolaget Lm Ericsson (Publ) A power mos transistor comprising a plurality of transistor segments with different threshold voltages
US6518106B2 (en) 2001-05-26 2003-02-11 Motorola, Inc. Semiconductor device and a method therefor
US6794281B2 (en) 2002-05-20 2004-09-21 Freescale Semiconductor, Inc. Dual metal gate transistors for CMOS process
US6894353B2 (en) 2002-07-31 2005-05-17 Freescale Semiconductor, Inc. Capped dual metal gate transistors for CMOS process and method for making the same
JP2007184584A (ja) * 2005-12-30 2007-07-19 Internatl Business Mach Corp <Ibm> 金属ゲート電極及びポリゲート電極を有する高性能回路
JP2008124484A (ja) * 2007-12-07 2008-05-29 Toshiba Corp 半導体装置及びその製造方法
JP2014116623A (ja) * 2008-03-14 2014-06-26 Advanced Micro Devices Inc 長短チャネル金属ゲートデバイスを有する集積回路及び製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58215064A (ja) * 1982-06-07 1983-12-14 Toshiba Corp 積層型半導体装置
JPS59125650A (ja) * 1983-01-07 1984-07-20 Toshiba Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58215064A (ja) * 1982-06-07 1983-12-14 Toshiba Corp 積層型半導体装置
JPS59125650A (ja) * 1983-01-07 1984-07-20 Toshiba Corp 半導体装置の製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6489457A (en) * 1987-09-30 1989-04-03 Toshiba Corp Manufacture of semiconductor device
US6072715A (en) * 1994-07-22 2000-06-06 Texas Instruments Incorporated Memory circuit and method of construction
EP0899784A2 (en) * 1997-08-28 1999-03-03 Texas Instruments Incorporated Semiconductor device and method of fabricating thereof
EP0899784A3 (en) * 1997-08-28 1999-05-12 Texas Instruments Incorporated Semiconductor device and method of fabricating thereof
US6261887B1 (en) 1997-08-28 2001-07-17 Texas Instruments Incorporated Transistors with independently formed gate structures and method
US6166417A (en) * 1998-06-30 2000-12-26 Intel Corporation Complementary metal gates and a process for implementation
US6265258B1 (en) 1998-06-30 2001-07-24 Intel Corporation Method for making a complementary metal gate electrode technology
US7187044B2 (en) 1998-06-30 2007-03-06 Intel Corporation Complementary metal gate electrode technology
US6492217B1 (en) * 1998-06-30 2002-12-10 Intel Corporation Complementary metal gates and a process for implementation
JP2001024065A (ja) * 1999-07-06 2001-01-26 Sony Corp 半導体装置とその製造方法
WO2001097257A3 (en) * 2000-06-12 2002-05-23 Motorola Inc Dual metal gate transistors for cmos process
US6444512B1 (en) 2000-06-12 2002-09-03 Motorola, Inc. Dual metal gate transistors for CMOS process
US6545324B2 (en) 2000-06-12 2003-04-08 Motorola, Inc. Dual metal gate transistors for CMOS process
JP2004503932A (ja) * 2000-06-12 2004-02-05 モトローラ・インコーポレイテッド Ｃｍｏｓプロセスのためのデュアルメタルゲートトランジスタ
WO2001097257A2 (en) * 2000-06-12 2001-12-20 Motorola, Inc. Dual metal gate transistors for cmos process
WO2002007223A1 (en) * 2000-07-19 2002-01-24 Telefonaktiebolaget Lm Ericsson (Publ) A power mos transistor comprising a plurality of transistor segments with different threshold voltages
US6818951B2 (en) * 2000-07-19 2004-11-16 Telefonaktiebolaget Lm Ericsson Arrangement in a power mosfet
US6518106B2 (en) 2001-05-26 2003-02-11 Motorola, Inc. Semiconductor device and a method therefor
US6794281B2 (en) 2002-05-20 2004-09-21 Freescale Semiconductor, Inc. Dual metal gate transistors for CMOS process
US6894353B2 (en) 2002-07-31 2005-05-17 Freescale Semiconductor, Inc. Capped dual metal gate transistors for CMOS process and method for making the same
JP2007184584A (ja) * 2005-12-30 2007-07-19 Internatl Business Mach Corp <Ibm> 金属ゲート電極及びポリゲート電極を有する高性能回路
JP2008124484A (ja) * 2007-12-07 2008-05-29 Toshiba Corp 半導体装置及びその製造方法
JP2014116623A (ja) * 2008-03-14 2014-06-26 Advanced Micro Devices Inc 長短チャネル金属ゲートデバイスを有する集積回路及び製造方法

Similar Documents

Publication Publication Date Title
JPS6045053A (ja) 半導体装置
US5523603A (en) Semiconductor device with reduced time-dependent dielectric failures
US6348719B1 (en) Using a change in doping of poly gate to permit placing both high voltage and low voltage transistors on the same chip
US4451744A (en) Monolithic integrated reference voltage source
US4907041A (en) Intra-gate offset high voltage thin film transistor with misalignment immunity
KR960705356A (ko) Eeprom 및 캐패시터를 포함하는 집적 회로 칩의 제조 방법(method of fabrication of an integrated circuit chip containing eeprom and capacitor)
KR900008618A (ko) 메모리기능을 가진 박막트랜지스터를 사용한 메모리 장치 및 그 제조방법
US5965464A (en) Manufacturing method of double spacer structure for mixed-mode IC
JPS6272144A (ja) 半導体装置
US3938174A (en) Semiconductor integrated circuit and method of manufacture
GB2064866A (en) Field effect semiconductor device
US8497556B2 (en) Semiconductor devices with active semiconductor height variation
KR100370987B1 (ko) 화합물반도체장치및그의특성을제어하는방법
KR950004607A (ko) 불휘발성 반도체 메모리 제조방법
JPH0346346A (ja) 半導体集積回路装置
JPS6062151A (ja) Ｍｏｓ型半導体集積回路装置とその製造方法
JPS60143671A (ja) Ｍｏｓ電界効果トランジスタ
Agrawal Fabrication, characterization and Hall mobility analysis of MOS devices with low k and high k dielectric materials
JPH02209767A (ja) 半導体装置の製造方法
JPS63116470A (ja) メモリトランジスタをもつ半導体装置の製造方法
JPH0569313B2 (ja)
JPS60153167A (ja) 半導体集積回路
JPS5950226B2 (ja) 相補型ｍｉｓ集積回路装置
JPH02865B2 (ja)
JPH034533A (ja) 化合物半導体装置