JPS6045053A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6045053A JPS6045053A JP58153538A JP15353883A JPS6045053A JP S6045053 A JPS6045053 A JP S6045053A JP 58153538 A JP58153538 A JP 58153538A JP 15353883 A JP15353883 A JP 15353883A JP S6045053 A JPS6045053 A JP S6045053A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- transistor
- transistors
- gate
- work function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000007772 electrode material Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 abstract description 18
- 238000005468 ion implantation Methods 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 11
- 239000000463 material Substances 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 2
- 239000011733 molybdenum Substances 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔発明の技術分野〕
この発明は、しきい値電圧の異なる複数のトランジスタ
な有する半導体装置に関するものである。 〔従来技術〕 現在製作されている集積回路(IC)においては9通常
、トランリスタのしきい値電圧VIIlは、回路上の要
求から複数の値のものを用(・て(・る。 −例として、ダイナミック、ランダムアクセス・メモ!
I(D−RAM)では、0.5■とi、ov程度のしき
い値電圧Vtb ’lk持つトランジスタY使い分けて
いる。 これら複数のしきい値VtbY持つトランジスタを同一
半導体チップ上に製作する方法としては、トランジスタ
のしきい値電圧VtbY制御するチャネルドープと呼ば
れるイオン注入を、写真製版工程を間に挾んで2度行う
ものが代表的なものである。 この方法は、現在のところ有効な方法どして広く応用さ
れている。L、かし、今後デバイスの微細化が進むと、
トランジスタのショートチャネル効果の影響がデバイス
の電気特性の制御に大きな問題となり、このため、わず
かなチャネルドープ景のゆらぎがデバイス特性上問題と
なってくる。 〔発明の概要〕 この発明は、上記のような間ff1Y解決すべくなされ
たもので、同一半導体チップ上にしとい値電圧の異なる
トランジスタを、異なるゲート電極材料を用いて形成し
たものである。 〔発明の実施例〕 上記に述べたようK、トランジスタのしきい値゛電圧V
tbを制御する方法として、イオン注入により不純物欠
添加する方法では、高いしきい値電圧vth ノ)ラン
リスタを製作するには2度のイオン注入が必要であり、
イオン注入量のゆらぎ欠2度替ることとなる。そこで、
イオン注入工程を】回に留める方法として、しきい値電
圧Vthの制御をゲート電極劇料により行う方法が有効
である。
な有する半導体装置に関するものである。 〔従来技術〕 現在製作されている集積回路(IC)においては9通常
、トランリスタのしきい値電圧VIIlは、回路上の要
求から複数の値のものを用(・て(・る。 −例として、ダイナミック、ランダムアクセス・メモ!
I(D−RAM)では、0.5■とi、ov程度のしき
い値電圧Vtb ’lk持つトランジスタY使い分けて
いる。 これら複数のしきい値VtbY持つトランジスタを同一
半導体チップ上に製作する方法としては、トランジスタ
のしきい値電圧VtbY制御するチャネルドープと呼ば
れるイオン注入を、写真製版工程を間に挾んで2度行う
ものが代表的なものである。 この方法は、現在のところ有効な方法どして広く応用さ
れている。L、かし、今後デバイスの微細化が進むと、
トランジスタのショートチャネル効果の影響がデバイス
の電気特性の制御に大きな問題となり、このため、わず
かなチャネルドープ景のゆらぎがデバイス特性上問題と
なってくる。 〔発明の概要〕 この発明は、上記のような間ff1Y解決すべくなされ
たもので、同一半導体チップ上にしとい値電圧の異なる
トランジスタを、異なるゲート電極材料を用いて形成し
たものである。 〔発明の実施例〕 上記に述べたようK、トランジスタのしきい値゛電圧V
tbを制御する方法として、イオン注入により不純物欠
添加する方法では、高いしきい値電圧vth ノ)ラン
リスタを製作するには2度のイオン注入が必要であり、
イオン注入量のゆらぎ欠2度替ることとなる。そこで、
イオン注入工程を】回に留める方法として、しきい値電
圧Vthの制御をゲート電極劇料により行う方法が有効
である。
【。
きい値電圧Vthを制御している要素として、グ〜ト枦
料と基板材料との仕事関数差があることは周知のことで
ある。この発明は、この事実を利用したものである。 第1図(a) 、(b)はこの発明の実施例をそれぞれ
示す断面略図である。この図で、Try、 Tr2はト
ランジスタ、1は半導体基板、2はソースまたはドメイ
ン領域、3はトンインまたはソース領域、4はゲート絶
縁膜、5は素子分離用絶縁膜、6゜7+i名々異なる材
料のゲート電極であり、2つのM6’と1′とが重なっ
ているゲート電極6を有するトランジスタTr1の半導
体基板1との仕事関数差は、グー)1[極6の膜厚があ
る程度以上あれば、グー)[極6の材料と半導体基板1
との仕事関数差で決まる。したがって、トランジスタT
rlとTr2 とは、半導体基板1とゲート電極6,7
の材料の仕事関数の違いだけしきい値電圧Vthが異な
る。 これにより、同一半導体チップ1忙イオン注入工程を行
わずに、しきい値電圧Vtbの異なるトランジスタな製
作することが可能である。−例として、ゲート電極6を
シリコン(Si)、ゲート電極7をモリブデン(Mo)
とすると、トランジスタTr1とTr2のしきい値電圧
v t bは、トランジスタTr2 の方が015v程
度高くなる。したがって、トランジスタTr】 のしき
い値電圧vtb’to、5■と設定すれば、トランジス
タ7r2は10Vとなり所望のトランジスタ特性が得ら
れる。 次に、第1図(a)に示すこの発明の半導体装置の製造
方法を第2図(a)〜<e)によって説明する。 まず、第2図(、)のように、半導体基板1上に素子分
離用絶縁膜5およびゲート絶縁膜4を形成させた後、そ
の上にトランジスタ Trlのゲート電極6な形成する
ための層6′ケ設け、トランジスタTrl のケートパ
ターン用のレジスト8を形成する。このレジスト8に沿
ってエツチングしてゲート電極6Y形成した後、このゲ
ート電極6下のゲート絶縁膜4のみを残し、他のゲート
絶縁膜4欠エツチングする、 その後、第2図(b)のように、再びトランジスタTr
2用のゲート絶縁膜4を形成するためにゲート酸化を行
うと、トランジスタTri のゲート絶縁膜6にシリコ
ンな含ませておけば、この上にも酸化膜あるいは絶縁膜
4′が生成する。この上に、トランジスタTr2のゲー
ト電極1を形成するための層7′を形成し、トランジス
タTr2のゲートパターンをレジスト8によりバターニ
ングする。 次に、M2図(C)のよ5に、レジスト8を利用してゲ
ート電極Tをエツチングし、その後、トランジスタTr
iおよびTr2のゲート電極6.γの下以外のゲート絶
縁膜4をエツチングし、ソースまたはドレイン領域2,
3をイオン注入により形成すれは、第1図のトランジス
タ■r ] * T r 2が製作される。 第3図(a)〜(c)は第1図(b)の実施例の半導体
装置の製造方法を示すもので、この例ではトラと異なる
点である。次に、第3図の実施例の製造方法について説
明する。 第3図(a)〜(e)におい℃、第3図(、)までの工
程は第2図(a)の工程と同様である。第3図(a)以
後、第3図(b)のようにレジスト8に沿ってエツチン
グした後、すぐにその上にグー)を極6ケ形成するため
の層7′タ形成し、トランジスタTrlおよび1r2の
ゲートパターンケレジスト8により形成する。このレジ
スト8に沿ってゲート電柘1の形成のための層1′をエ
ソグーングしてゲート電極Tと、層6′と層1′とによ
るゲート電極6とt形成する。 その後、トランジスタTriおよびTr2のゲート電極
6.7下のゲート絶縁膜4のみ欠残C−てゲート絶縁膜
4ケエツチングし、ソースまたはドレイン領域2.3を
イオン注入法で形成ずれは、第3図(c)のトランジス
タが製作される。 なお、第3図(b)において、トランジスタTr ]の
ゲートパターンを/シスト8により形成せずにセルファ
ライン法、例えば層6′の表面と層1′とな反応させ、
これにより未反応部分とエツチング選択比を持たせるこ
とにより、トランジスタTrlを形成させることも可能
である。 〔発明の効果〕 以上詳細に説明したように、この発明は同一半導体チッ
プ上に異なるしきい値電圧の複数のトランジスタを、異
なるゲート電極側斜を用いて形成したので、半導体基板
の材料とゲート電極材料の材料との仕事関数差によりし
きい値電圧1選ぶことができるので、イオン注入工程に
よりしきい値を変えるもののように複数のイオン注入工
程ケ必要とせず、かつ、チャネルドープ量のゆらぎによ
ってデバイスの特性が左右されることがない利点がある
。
料と基板材料との仕事関数差があることは周知のことで
ある。この発明は、この事実を利用したものである。 第1図(a) 、(b)はこの発明の実施例をそれぞれ
示す断面略図である。この図で、Try、 Tr2はト
ランジスタ、1は半導体基板、2はソースまたはドメイ
ン領域、3はトンインまたはソース領域、4はゲート絶
縁膜、5は素子分離用絶縁膜、6゜7+i名々異なる材
料のゲート電極であり、2つのM6’と1′とが重なっ
ているゲート電極6を有するトランジスタTr1の半導
体基板1との仕事関数差は、グー)1[極6の膜厚があ
る程度以上あれば、グー)[極6の材料と半導体基板1
との仕事関数差で決まる。したがって、トランジスタT
rlとTr2 とは、半導体基板1とゲート電極6,7
の材料の仕事関数の違いだけしきい値電圧Vthが異な
る。 これにより、同一半導体チップ1忙イオン注入工程を行
わずに、しきい値電圧Vtbの異なるトランジスタな製
作することが可能である。−例として、ゲート電極6を
シリコン(Si)、ゲート電極7をモリブデン(Mo)
とすると、トランジスタTr1とTr2のしきい値電圧
v t bは、トランジスタTr2 の方が015v程
度高くなる。したがって、トランジスタTr】 のしき
い値電圧vtb’to、5■と設定すれば、トランジス
タ7r2は10Vとなり所望のトランジスタ特性が得ら
れる。 次に、第1図(a)に示すこの発明の半導体装置の製造
方法を第2図(a)〜<e)によって説明する。 まず、第2図(、)のように、半導体基板1上に素子分
離用絶縁膜5およびゲート絶縁膜4を形成させた後、そ
の上にトランジスタ Trlのゲート電極6な形成する
ための層6′ケ設け、トランジスタTrl のケートパ
ターン用のレジスト8を形成する。このレジスト8に沿
ってエツチングしてゲート電極6Y形成した後、このゲ
ート電極6下のゲート絶縁膜4のみを残し、他のゲート
絶縁膜4欠エツチングする、 その後、第2図(b)のように、再びトランジスタTr
2用のゲート絶縁膜4を形成するためにゲート酸化を行
うと、トランジスタTri のゲート絶縁膜6にシリコ
ンな含ませておけば、この上にも酸化膜あるいは絶縁膜
4′が生成する。この上に、トランジスタTr2のゲー
ト電極1を形成するための層7′を形成し、トランジス
タTr2のゲートパターンをレジスト8によりバターニ
ングする。 次に、M2図(C)のよ5に、レジスト8を利用してゲ
ート電極Tをエツチングし、その後、トランジスタTr
iおよびTr2のゲート電極6.γの下以外のゲート絶
縁膜4をエツチングし、ソースまたはドレイン領域2,
3をイオン注入により形成すれは、第1図のトランジス
タ■r ] * T r 2が製作される。 第3図(a)〜(c)は第1図(b)の実施例の半導体
装置の製造方法を示すもので、この例ではトラと異なる
点である。次に、第3図の実施例の製造方法について説
明する。 第3図(a)〜(e)におい℃、第3図(、)までの工
程は第2図(a)の工程と同様である。第3図(a)以
後、第3図(b)のようにレジスト8に沿ってエツチン
グした後、すぐにその上にグー)を極6ケ形成するため
の層7′タ形成し、トランジスタTrlおよび1r2の
ゲートパターンケレジスト8により形成する。このレジ
スト8に沿ってゲート電柘1の形成のための層1′をエ
ソグーングしてゲート電極Tと、層6′と層1′とによ
るゲート電極6とt形成する。 その後、トランジスタTriおよびTr2のゲート電極
6.7下のゲート絶縁膜4のみ欠残C−てゲート絶縁膜
4ケエツチングし、ソースまたはドレイン領域2.3を
イオン注入法で形成ずれは、第3図(c)のトランジス
タが製作される。 なお、第3図(b)において、トランジスタTr ]の
ゲートパターンを/シスト8により形成せずにセルファ
ライン法、例えば層6′の表面と層1′とな反応させ、
これにより未反応部分とエツチング選択比を持たせるこ
とにより、トランジスタTrlを形成させることも可能
である。 〔発明の効果〕 以上詳細に説明したように、この発明は同一半導体チッ
プ上に異なるしきい値電圧の複数のトランジスタを、異
なるゲート電極側斜を用いて形成したので、半導体基板
の材料とゲート電極材料の材料との仕事関数差によりし
きい値電圧1選ぶことができるので、イオン注入工程に
よりしきい値を変えるもののように複数のイオン注入工
程ケ必要とせず、かつ、チャネルドープ量のゆらぎによ
ってデバイスの特性が左右されることがない利点がある
。
第1図(a) 、(b)はこの発明の実施例をそれぞれ
示す断面略図、第2図(a)〜(C)は第1図(a)の
実施例の製造方法を説明するための工程図、駈3図(−
)〜(c)は第1図(b)の実施B11の製造方法を説
明するための工程図である。 図中、1は半導体基板、2,3はソースまたはドVイン
領域、4はゲート絶縁膜、5は素子分離用絶縁膜、6.
7はゲート電極、8はンジストである。なお、図中の同
一符号は同一または相当部分を示す。 代理人 大 岩 増雄 (外2名) 第1図 (a) Tri Tr2 (b) Tri Tr2 第2図
示す断面略図、第2図(a)〜(C)は第1図(a)の
実施例の製造方法を説明するための工程図、駈3図(−
)〜(c)は第1図(b)の実施B11の製造方法を説
明するための工程図である。 図中、1は半導体基板、2,3はソースまたはドVイン
領域、4はゲート絶縁膜、5は素子分離用絶縁膜、6.
7はゲート電極、8はンジストである。なお、図中の同
一符号は同一または相当部分を示す。 代理人 大 岩 増雄 (外2名) 第1図 (a) Tri Tr2 (b) Tri Tr2 第2図
Claims (1)
- 同一半導体チップ上に、Lきい値電圧の異なる複数のト
ランジスタw、Rなるゲート電極材料によりそれぞれ形
成したことtt%徴とする半導体装ff。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58153538A JPS6045053A (ja) | 1983-08-22 | 1983-08-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58153538A JPS6045053A (ja) | 1983-08-22 | 1983-08-22 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6045053A true JPS6045053A (ja) | 1985-03-11 |
Family
ID=15564702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58153538A Pending JPS6045053A (ja) | 1983-08-22 | 1983-08-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6045053A (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6489457A (en) * | 1987-09-30 | 1989-04-03 | Toshiba Corp | Manufacture of semiconductor device |
EP0899784A2 (en) * | 1997-08-28 | 1999-03-03 | Texas Instruments Incorporated | Semiconductor device and method of fabricating thereof |
US6072715A (en) * | 1994-07-22 | 2000-06-06 | Texas Instruments Incorporated | Memory circuit and method of construction |
US6166417A (en) * | 1998-06-30 | 2000-12-26 | Intel Corporation | Complementary metal gates and a process for implementation |
JP2001024065A (ja) * | 1999-07-06 | 2001-01-26 | Sony Corp | 半導体装置とその製造方法 |
US6265258B1 (en) | 1998-06-30 | 2001-07-24 | Intel Corporation | Method for making a complementary metal gate electrode technology |
WO2001097257A2 (en) * | 2000-06-12 | 2001-12-20 | Motorola, Inc. | Dual metal gate transistors for cmos process |
WO2002007223A1 (en) * | 2000-07-19 | 2002-01-24 | Telefonaktiebolaget Lm Ericsson (Publ) | A power mos transistor comprising a plurality of transistor segments with different threshold voltages |
US6518106B2 (en) | 2001-05-26 | 2003-02-11 | Motorola, Inc. | Semiconductor device and a method therefor |
US6794281B2 (en) | 2002-05-20 | 2004-09-21 | Freescale Semiconductor, Inc. | Dual metal gate transistors for CMOS process |
US6894353B2 (en) | 2002-07-31 | 2005-05-17 | Freescale Semiconductor, Inc. | Capped dual metal gate transistors for CMOS process and method for making the same |
JP2007184584A (ja) * | 2005-12-30 | 2007-07-19 | Internatl Business Mach Corp <Ibm> | 金属ゲート電極及びポリゲート電極を有する高性能回路 |
JP2008124484A (ja) * | 2007-12-07 | 2008-05-29 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2014116623A (ja) * | 2008-03-14 | 2014-06-26 | Advanced Micro Devices Inc | 長短チャネル金属ゲートデバイスを有する集積回路及び製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58215064A (ja) * | 1982-06-07 | 1983-12-14 | Toshiba Corp | 積層型半導体装置 |
JPS59125650A (ja) * | 1983-01-07 | 1984-07-20 | Toshiba Corp | 半導体装置の製造方法 |
-
1983
- 1983-08-22 JP JP58153538A patent/JPS6045053A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58215064A (ja) * | 1982-06-07 | 1983-12-14 | Toshiba Corp | 積層型半導体装置 |
JPS59125650A (ja) * | 1983-01-07 | 1984-07-20 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6489457A (en) * | 1987-09-30 | 1989-04-03 | Toshiba Corp | Manufacture of semiconductor device |
US6072715A (en) * | 1994-07-22 | 2000-06-06 | Texas Instruments Incorporated | Memory circuit and method of construction |
EP0899784A2 (en) * | 1997-08-28 | 1999-03-03 | Texas Instruments Incorporated | Semiconductor device and method of fabricating thereof |
EP0899784A3 (en) * | 1997-08-28 | 1999-05-12 | Texas Instruments Incorporated | Semiconductor device and method of fabricating thereof |
US6261887B1 (en) | 1997-08-28 | 2001-07-17 | Texas Instruments Incorporated | Transistors with independently formed gate structures and method |
US6166417A (en) * | 1998-06-30 | 2000-12-26 | Intel Corporation | Complementary metal gates and a process for implementation |
US6265258B1 (en) | 1998-06-30 | 2001-07-24 | Intel Corporation | Method for making a complementary metal gate electrode technology |
US7187044B2 (en) | 1998-06-30 | 2007-03-06 | Intel Corporation | Complementary metal gate electrode technology |
US6492217B1 (en) * | 1998-06-30 | 2002-12-10 | Intel Corporation | Complementary metal gates and a process for implementation |
JP2001024065A (ja) * | 1999-07-06 | 2001-01-26 | Sony Corp | 半導体装置とその製造方法 |
WO2001097257A3 (en) * | 2000-06-12 | 2002-05-23 | Motorola Inc | Dual metal gate transistors for cmos process |
US6444512B1 (en) | 2000-06-12 | 2002-09-03 | Motorola, Inc. | Dual metal gate transistors for CMOS process |
US6545324B2 (en) | 2000-06-12 | 2003-04-08 | Motorola, Inc. | Dual metal gate transistors for CMOS process |
JP2004503932A (ja) * | 2000-06-12 | 2004-02-05 | モトローラ・インコーポレイテッド | Cmosプロセスのためのデュアルメタルゲートトランジスタ |
WO2001097257A2 (en) * | 2000-06-12 | 2001-12-20 | Motorola, Inc. | Dual metal gate transistors for cmos process |
WO2002007223A1 (en) * | 2000-07-19 | 2002-01-24 | Telefonaktiebolaget Lm Ericsson (Publ) | A power mos transistor comprising a plurality of transistor segments with different threshold voltages |
US6818951B2 (en) * | 2000-07-19 | 2004-11-16 | Telefonaktiebolaget Lm Ericsson | Arrangement in a power mosfet |
US6518106B2 (en) | 2001-05-26 | 2003-02-11 | Motorola, Inc. | Semiconductor device and a method therefor |
US6794281B2 (en) | 2002-05-20 | 2004-09-21 | Freescale Semiconductor, Inc. | Dual metal gate transistors for CMOS process |
US6894353B2 (en) | 2002-07-31 | 2005-05-17 | Freescale Semiconductor, Inc. | Capped dual metal gate transistors for CMOS process and method for making the same |
JP2007184584A (ja) * | 2005-12-30 | 2007-07-19 | Internatl Business Mach Corp <Ibm> | 金属ゲート電極及びポリゲート電極を有する高性能回路 |
JP2008124484A (ja) * | 2007-12-07 | 2008-05-29 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2014116623A (ja) * | 2008-03-14 | 2014-06-26 | Advanced Micro Devices Inc | 長短チャネル金属ゲートデバイスを有する集積回路及び製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6045053A (ja) | 半導体装置 | |
US5523603A (en) | Semiconductor device with reduced time-dependent dielectric failures | |
US6348719B1 (en) | Using a change in doping of poly gate to permit placing both high voltage and low voltage transistors on the same chip | |
US4451744A (en) | Monolithic integrated reference voltage source | |
US4907041A (en) | Intra-gate offset high voltage thin film transistor with misalignment immunity | |
KR960705356A (ko) | Eeprom 및 캐패시터를 포함하는 집적 회로 칩의 제조 방법(method of fabrication of an integrated circuit chip containing eeprom and capacitor) | |
KR900008618A (ko) | 메모리기능을 가진 박막트랜지스터를 사용한 메모리 장치 및 그 제조방법 | |
US5965464A (en) | Manufacturing method of double spacer structure for mixed-mode IC | |
JPS6272144A (ja) | 半導体装置 | |
US3938174A (en) | Semiconductor integrated circuit and method of manufacture | |
GB2064866A (en) | Field effect semiconductor device | |
US8497556B2 (en) | Semiconductor devices with active semiconductor height variation | |
KR100370987B1 (ko) | 화합물반도체장치및그의특성을제어하는방법 | |
KR950004607A (ko) | 불휘발성 반도체 메모리 제조방법 | |
JPH0346346A (ja) | 半導体集積回路装置 | |
JPS6062151A (ja) | Mos型半導体集積回路装置とその製造方法 | |
JPS60143671A (ja) | Mos電界効果トランジスタ | |
Agrawal | Fabrication, characterization and Hall mobility analysis of MOS devices with low k and high k dielectric materials | |
JPH02209767A (ja) | 半導体装置の製造方法 | |
JPS63116470A (ja) | メモリトランジスタをもつ半導体装置の製造方法 | |
JPH0569313B2 (ja) | ||
JPS60153167A (ja) | 半導体集積回路 | |
JPS5950226B2 (ja) | 相補型mis集積回路装置 | |
JPH02865B2 (ja) | ||
JPH034533A (ja) | 化合物半導体装置 |