JPS6044863B2 - 同期変換装置 - Google Patents

Description

【発明の詳細な説明】 本発明は同期変換装置に係り、互いの同期信号；の周波
数が略等しく位相関係がランダムであるような同期信号
を有する二つの信号を、二つのメモリブロックの一方に
書き込み、他方より読み出して一方の信号に同期した信
号を得るに際し、論理和回路が作るタイミング信号によ
りトグル動作をするフリツプフロツプの出力によつて上
記の読み出し又は書き込むべきメモリブロツクを選択す
ることにより、高品質な同期変換信号を出力し得る同期
変換装置を提供することを目的とする。

従来より任意に受信あるいはテレビジヨンカメラ等で発
生させた第１のテレビジヨン信号を例えば２つのメモリ
プロツクを使つて、同じく任意に受信あるいはテレビジ
ヨンカメラ等で発生させた第２のテレビジヨン信号中の
一部に挿入すべく、この第２のテレビジヨン信号から分
離した垂直及び水平同期信号に同期した新たなテレビジ
ヨン信号を作る同期変換装置が知られている。しかるに
、かかる従来の同期変換装置は、上記２つのメモリプロ
ツクを、一方が読み出しモードのときは他方が書き込み
モードになるようフイールド毎にフリツプフロツプ出力
によつて制御していたが、このフリツプフロツプのトグ
ル入力として位相関係がランダムである第１及び第２の
テレビジヨン信号の垂直同期信号の一方を使用していた
ため、メモリプロツクが読み出し中あるいは書き込み中
に切換わることがあり、この場合は切換わつた継ぎ目が
うまく合わず、視覚上横に筋が入つたようになり、同期
変換したテレビジヨン信号の画質を悪化させてしまうと
いう欠点があつた。

本発明は上記の欠点を除去したものであり、以下図面と
共にその各実施例について説明する。第１図は本発明に
なる同期変換装置の一実施例のプロツク系統図を示す。
同図中、１ａはタイミング発生器で、一部分に他の画像
が挿入される第．１のテレビジヨン信号より分離した垂
直同期信号ＶＤｌ及び水平同期信号ＨＤｌが供給され、
これから第３図に示すようにデイスプレイ上に表示され
るべき部分のうち斜線を施してあるウインド部分を示す
信号を発生する。このタイミング発生器１ａの出力信号
は外部コントロール可能な発振器２ａに供給されこれを
決められた期間だけ発振させる。すなわち、第３図に斜
線で示す期間だけ発振器２ａは発振せしめられる。この
発振器２ａの出力信号は、アドレス信号発生回路３ａに
供給さ−れ、これよりメモリ４ａ，４ｂの読み出し用ア
ドレス信号を発生出力させる。一方、１ｂは上記第１の
テレビジヨン信号による画像中に挿入されるべき画像の
第２のテレビジヨン信号より分離した垂直同期信号ＶＤ
２及び水平同期信号ＨＤ２が供給されるタイミング発生
器で、第４図に示すデイスプレイ上に表示されるべき部
分のうち斜線を施してあるウインド部分を適当な間隔で
サンプリングするためのサンプリングパルスを発生する
。

このタイミング発生器１ｂの出力信号（サンプリングパ
ルス）は発振器２ｂに供給され、これを第４図に斜線で
示す部分に相当する期間発振動作を行なわせる。この発
振器２ｂ）の出力信号はアドレス信号発生回路３ｂに供
給され、これよりメモリ４ａ，４ｂの書き込み用アドレ
ス信号を発生出力させる。上記アドレス信号発生回路３
ａよりの読み出し用アドレス信号及びアドレス信号発生
回路３ｂよりの書き込み用アドレス信号は夫々共にアド
レスセレクタ５ａ，５ｂに供給され、ここでいずれか一
方のアドレス信号のみが選択されてメモリ４ａ，４ｂに
夫々供給される。

アドレスセレクタ５ａ，５ｂはメモリ４ａが読み出しモ
ードのときに”はメモリ４にアドレス信号発生回路３ａ
よりのアドレス信号を供給する一方、これと同時にメモ
リ４ｂにアドレス信号発生回路３ｂよりのアドレス信号
を選択出力する。他方、アドレスセレクタ５ａはメモリ
４ａが書き込みモードのときにはメモ１Ｊ４ａにアドレ
ス信号発生回路３ｂよりのアドレス信号を選択出力し、
アドレスセレクタ５ｂはメモリ４ｂにアドレス信号発生
回路３ａよりのアドレス信号を選択出力する。アドレス
セレクタ５ａ，５ｂが選択するための信号はフリツプフ
ロツプ７より供給される。メモリ４ａ，４ｂは映像信号
の１フイールド分を記憶するメモリ（所謂フイールドメ
モリ）で、第３図に斜線で表示する挿入すべき画像の大
きさによつてメモリサイズの大きさが決まる。

この２枚のメモリ４ａ，４ｂは前記第２のテレビジヨン
信号ＶｉｄｅＯ２を発振器２ｂの出力タイミングでアナ
ログーデイジタル変換するＡＤ変換器６ｂより取り出さ
れたデイジタル信号が供給されており、メモリ４ａ，４
ｂのうち書き込みモードにあるメモリにその値を書き込
む。メモリ４ａ，４ｂは油変換器６ｂ，Ｄ八変換器６ａ
の分解能で決まる深さ（ワードサイズ）を持つている。
メモリ４ａ，４ｂは読み出しか書き込みかどちらかのモ
ードにあつて、一方が読み出しモードのときは他方が書
き込みモードになるよう、後述のフリツプフロツプ７の
出力によつてコントロールされる。メモリ４ａ，４ｂの
うち読み出しモードにあるメモリより読み出されたデイ
ジタル信号はＤＡ変換器６ａに供給され、ここで発振器
２ａよりの出力信号のタイミングに基いてデイジタルー
アナログ変換される。このＤＡ変換器６ａの出力アナロ
グ信号は、垂直同期信号ＶＤｌ、水平同期信号冊１に同
期しており、しかも前記第２のテレビジヨン信号のうち
第４図に斜線で示される部分の画像に相当するテレビジ
ヨン信号が第３図に斜線で示される部分で表示される新
たなテレビジヨン信号ＶｉｄｅＯｌとして出力する。こ
の新たなテレビジヨン信号ＩｄｅＯｌは垂直同期信号Ｄ
１及び水平同期信号ＨＤｌを有する第１のテレビジヨン
信号と適当なビデオ合成処理過程を経て第１のテレビジ
ヨン信号による画像（第３図中白い部分にて表示される
）中に挿入された画像（第３図中斜線部分にて表示され
る）として表示される。ところで、第１図において７は
メモリ４ａ，４ｂの読み出しと書き込みモードの制御と
、各メモリ４ａ，４ｂへのアドレスセレクトを行なうア
ドレスセレクタ５ａ，５ｂのセレクト信号を制御し、メ
モリ４ａ，４ｂを１フイールド期間毎にモードを切換え
るフリツプフロツプであり、そのトグル入力はタイミン
グ発生器１ａよりの出力信号ａ（第２図Ｂに示す）と、
タイミング発生器１ｂよりの出力信号ｂ（第２図Ｄに示
す）との論理和をとるオア回路８の出力信号ｃ（第２図
Ｅに示す）が用いられる。

これは前記したように従来フリツプフロツプ７のトグル
入力として第１のテレビジヨン信号の垂直同期信号ＶＤ
ｌ（第２図Ａに示す）又は第２のテレビジヨン信号の垂
直同期信号ＶＤ２（第２図Ｃに示す）が入力されていた
ため、例えばこのトグル入力として垂直同期信号ＶＤ２
を選ぶと、第２図中４印で示すタイミングでメモリ４ａ
，４ｂの読み出し、書き込みの切換えが行なわれること
になり、同図ＢにＲで示す読み出し期間中に切換わつて
しまい、切換わつた継ぎ目がうまく合わなくなつてしま
うが、これを防止するためである。

なお、第２図Ｄ＋Ｗで示す期間はメモリ４ａ又は４ｂの
書き込み期間を示す。すなわち、上記オア回路８を設け
、その出力ｃによつてフリツフロツプ７をトグル動作さ
せることにより、フリツプフロツプ７の出力信号（Ｑ出
力）ｄは第２図Ｆに示す如くになり、１フイールドに１
回は必ずメモリ４ａ，４ｂの動作モードの切換わりが起
り、かつ、読み出しあるいは書き込み途中で切換わつて
しまうことはな。

ただし、第２図Ｂで読み出し期間をＲ１同図Ｄで書き込
み期間をＷ１また同図Ａ，Ｃに夫々示す垂直同期信号Ｖ
Ｄｌ及びＶＤ２のうち周期の短かい方の周期をＴとする
と上記した１フイールドに少なくとも１回第１図のフリ
ツプフロツプ７がトグル動作をするためには Ｒ＋Ｗ
＜Ｔ ｛１）なる不等式を満
足しなければならない。

一方、（１）式を満足すると１フイールドに２回以上の
トグル動作が生ずる可能性がある。

２回以上トグル動作が生じても一般的には不都合が生じ
ないが、第２図Ｂ，Ｄに示す垂直同期信号ＶＤｌ，ＶＤ
２は、例えばジッターや外乱ノイズ等によつて若干のゆ
らぎを持つことがある。

このような場合に、あるフイールドで２回トグル動作を
誘起し、次のフイールドで１回しかトグル動作を誘起し
ない場合が生じ得る。この場合には第５図に示す如く単
安定マルチバイブレータ９をオア回路８とフリツプフロ
ツプ７のトグル入力端子との間に設け、かつ、単安定マ
ルチバイブレータ９の出力時間ｔを （Ｒ，Ｗのうち長
い方の期間）〈ｔ＜Ｔ ｛２）のように選定する。

これにより、上記のＶＤｌ，ＶＤ２のジツタ一による影
響を受けることなく１フイールドに必ず１回メモリ４ａ
，４ｂのモード切換えができる。以上のようにしてメモ
リ４ａ，４ｂによつて同期変換出力を得る場合には良好
な画質の同期変換７信号を得ることができる。

なお、上記の実施例では説明の便宜上、入カテレビジヨ
ン信号数を２つとして説明したが、３つ以上でもよくテ
レビジヨン信号数をｎ（ｎは２以上の正の整数）とした
場合は４ａ，４ｂに相当ｆフるメモリは全部で２（ｎ−
１）個必要となる。

また、第１図の１ｂ，２ｂ，３ｃ，５ａ，５ｂ，６ａ，
６ｂ，７，８の各回路も更に必要となる。この場合は挿
入されるテレビジヨン信号数が（ｎ−１）となる。また
メモリ４ａ，４ｂとしては電荷転送素子のつうなアナロ
グメモリであつても使用できる。上述の如く、本発明に
なる同期変換装置は、一対のメモリの読み出し期間を示
す信号と書き込み期間を示す信号との論理和出力信号を
フリツプフロツプのトルク入力とし、このフリツプフロ
ツプ出力によつて上記一対のメモリを交互に読み出し動
作と書き込み動作を行なうよう制御するようにしたため
、メモリの読み出しあるいは書き込みの動作途中で書き
込みあるいは読み出しの動作に切換えられるということ
はなく、このため、ある画面に他の画面をはめ込むよう
な場合に用いられる同期変換されたテレビジヨン信号の
品質を常に高品質とすることができ、また上記論理和出
力信号を、上記読み出し期間と書き込み期間の長い方よ
りも長く、かつ、ｎ個（ｎは２以上の正の整数）の入カ
テレビジヨン信号の各同期信号のうち最も短かい周期の
同期信号の周期よりも短かいパルス幅のパルスを出力す
るパルス発生回路のトリカー入力とし、このパルス発生
回路の出力パルスをフリツプフロツプのトグル入力とす
るようにしたため、同期信号等がジツタ一や外乱ノイズ
等によつて若干のゆらぎをもつていても１フイールドに
必ず１回メモリの読み出しと書き込みの動作切換えを行
なうことができる等の特長を有するものである。

【図面の簡単な説明】

第１図は本発明装置の一実施例を示すプロツク系統図、
第２図Ａ−Ｆは夫々第１図の動作説明用信号波形図、第
３図は同期変換された信号のデイスプレイのウインド部
分を示す図、第４図は同期変換されるべき信号のサンプ
リングウインド部分を示す図、第５図は本発明装置の他
の実施例の要部を示すプロツク系統図である。 １ａ，１ｂ・・・タイミング発生器、３ａ，３ｂ・・・
アドレス信号発生回路、４ａ，４ｂ・・・メモリ、６ａ
・・・Ｄ八変換器、６ｂ・・・ＡＤ変換器、７・・・フ
リツプフロツプ、８・・・オア回路、９・・・単安定マ
ルチバイブレータ。

Claims (1)

1. 【特許請求の範囲】 １ 互いに周波数が略等しいが位相は互いに同期関係に
   ない同期信号を有するｎ個（ｎは２以上の正の整数）の
   入力テレビジョン信号のうち、各別に供給される（ｎ−
   １）個のテレビジョン信号の夫々に対して読み出しと書
   き込みとを交互に行なう一対のメモリを計２（ｎ−１）
   個設け、該一対のメモリの書き込み時は書き込まれ入力
   テレビジョン信号自身の同期信号に夫々同期して（ｎ−
   １）個の入力テレビジョン信号を各別に書き込み、該一
   対のメモリの読み出し時には残りの１個の入力テレビジ
   ョン信号の同期信号に同期して読み出して同期変換出力
   を得る同期変換装置において、該一対のメモリの読み出
   し期間を示す信号と書き込み期間を示す信号との論理和
   出力信号をフリップフロップのトグル入力とし、該フリ
   ップフロップの出力によつて該一対のメモリを交互に読
   み出し動作と書き込み動作を行なうよう制御することを
   特徴とする同期変換装置。 ２ 前記一対のメモリの読み出し期間を示す信号による
   読み出し期間の長さと前記一対のメモリの書き込み期間
   を示す信号による書き込み期間の長さとの和の期間を、
   前記ｎ個の入力テレビジョン信号の各同期信号のうち最
   も短かい周期の同期信号の周期よりも短かくするように
   選定したことを特徴とする特許請求の範囲第１項記載の
   同期変換装置。 ３ 互いに周波数が略等しいが位相は互いに同期関係に
   ない同期信号を有するｎ個（ｎは２以上の正の整数）の
   入力テレビジョン信号のうち、各別に供給される（ｎ−
   １）個のテレビジョン信号の夫々に対して読み出しと書
   き込みとを交互に行なう一対のメモリを計２（ｎ−２）
   個設け、該一対のメモリの書き込み時は書き込まれる入
   力テレビジョン信号自身の同期信号に夫々同期して（ｎ
   −１）個の入力テレビジョン信号を各別に書き込み、該
   一対のメモリの読み出し時には残りの１個の入力テレビ
   ジョン信号の同期信号に同期して読み出して同期変換出
   力を得る同期変換装置において、該一対のメモリの読み
   出し期間を示す信号と書き込み期間を示す信号との論理
   和出力信号を、上記読み出し期間の長い方よりも長く、
   かつ、上記ｎ個の入力テレビジョン信号の各同期信号の
   うち最も短かい周期の同期信号の周期よりも短かいパル
   ス幅のパルスを出力するパルス発生回路のトリガー入力
   とし、該パルス発生回路の出力パルスをフリップフロッ
   プのトグル入力とし、該フリップフロップの出力によつ
   て該一対のメモリを交互に読み出し動作と書き込み動作
   を行なうよう制御することを特徴とする同期変換装置。