JPS6044861B2 - 固体撮像素子の駆動パルス発生方式 - Google Patents
固体撮像素子の駆動パルス発生方式Info
- Publication number
- JPS6044861B2 JPS6044861B2 JP55049549A JP4954980A JPS6044861B2 JP S6044861 B2 JPS6044861 B2 JP S6044861B2 JP 55049549 A JP55049549 A JP 55049549A JP 4954980 A JP4954980 A JP 4954980A JP S6044861 B2 JPS6044861 B2 JP S6044861B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- clock pulse
- ccd
- signal charges
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は半導体基板内に貯える信号電荷を蓄積、転送す
る機能を有する電荷転送素子（以下ＣＣＤと呼ぶ）の駆
動パルス発生方式に係り、特にインターライン転送方式
ＣＣＤの駆動パルス発生方式に関する。
る機能を有する電荷転送素子（以下ＣＣＤと呼ぶ）の駆
動パルス発生方式に係り、特にインターライン転送方式
ＣＣＤの駆動パルス発生方式に関する。
インターライン転送方式ＰＣＤは感度、解像度などの特
性が勝れている反面、製造上の困難がある。
性が勝れている反面、製造上の困難がある。
第１図ａは発明者らが設計したインターライン転送方式
ρＣＤの構造図である。このＣＣＤは従来のＣＣＤに比
べて構造が簡単であり、作りやすい特長を持つている。
しかしこのＣＣＤを能率良く駆動するには駆動パルスの
振幅を各動作モード別に制御することが必要である。ま
ず第１図ａ（７）ＣＣＤの構造図および第１図を〜ｄの
動作図を用いてインターライン転送方式ＣＣＤの動作に
ついて説明する。
ρＣＤの構造図である。このＣＣＤは従来のＣＣＤに比
べて構造が簡単であり、作りやすい特長を持つている。
しかしこのＣＣＤを能率良く駆動するには駆動パルスの
振幅を各動作モード別に制御することが必要である。ま
ず第１図ａ（７）ＣＣＤの構造図および第１図を〜ｄの
動作図を用いてインターライン転送方式ＣＣＤの動作に
ついて説明する。
例えばシリコンＳｉによるＰ型半導体基板１上にＣＣＤ
の埋込みチャネルを形成しているＮ１層２一１、２−２
、２−３と過乗信号電荷を除去するためのオーバフロー
ドレイン（以下ＯＦＤと呼ぶ）のＮ゛１層３が設けられ
ている。
の埋込みチャネルを形成しているＮ１層２一１、２−２
、２−３と過乗信号電荷を除去するためのオーバフロー
ドレイン（以下ＯＦＤと呼ぶ）のＮ゛１層３が設けられ
ている。
このＮ゛１層３の両側には信号電荷（電子）に対して電
位バリヤーとなるＮ−層４、Ｐ１層５が設けられている
。そして前記埋込チャネルのＮ１層２−１、２−３の上
にはゲートＳｉＯ２膜６−１、６−２を介して例えば第
１層目多結晶シリコン電極７−１、７−２が設けられ、
さらにその上にＳｉＯ２膜８−１、８−２を介して第２
層目多結晶シリコン電極９−１、９−２が形成される。
そして、その上に例えばＣＶＤＳｉＯ、膜１０が、さら
にこのＣＶＤＳｉ０２膜１０上に光シールド及び、過乗
信号電荷を除去する、ための電圧印加の２つの機能を有
したアルミニウムＡｌ電極１１−１、１１−２が設けら
れる。この場合、半導体基板１への光入射は前記Ａ１電
極１１−１，１１−２にあけられた窓１２よりなされ、
これにより生成された信号電荷は前記半導体基板１上の
窓１２の下に設けられたＮ＋層２−２と半導体基板１の
Ｐ層によつて形成されるＰＮ接合により蓄積される。次
にこのＣＣＤの動作について第１図Ｂ，ｃ，ｄを用いて
説明する。
位バリヤーとなるＮ−層４、Ｐ１層５が設けられている
。そして前記埋込チャネルのＮ１層２−１、２−３の上
にはゲートＳｉＯ２膜６−１、６−２を介して例えば第
１層目多結晶シリコン電極７−１、７−２が設けられ、
さらにその上にＳｉＯ２膜８−１、８−２を介して第２
層目多結晶シリコン電極９−１、９−２が形成される。
そして、その上に例えばＣＶＤＳｉＯ、膜１０が、さら
にこのＣＶＤＳｉ０２膜１０上に光シールド及び、過乗
信号電荷を除去する、ための電圧印加の２つの機能を有
したアルミニウムＡｌ電極１１−１、１１−２が設けら
れる。この場合、半導体基板１への光入射は前記Ａ１電
極１１−１，１１−２にあけられた窓１２よりなされ、
これにより生成された信号電荷は前記半導体基板１上の
窓１２の下に設けられたＮ＋層２−２と半導体基板１の
Ｐ層によつて形成されるＰＮ接合により蓄積される。次
にこのＣＣＤの動作について第１図Ｂ，ｃ，ｄを用いて
説明する。
第１図Ｂ，ｃ，ｄは各転送電極およびゲート電極に所定
の電圧を供給した場合の第１図ａの構造図に対応した、
半導体基板内に形成されるポテンシヤル井戸のモデル図
である。第１図ｂは信号電荷の蓄積とラインシフト動作
、第１図ｃは信号電荷のＣＣＤ部への移動、第１図ｄは
信号電荷の移動終了を示す。この動作を繰り返す事によ
つて、前記Ｎ＋層２−２下に形成された信号電荷を順次
読み出す事ができる。このＣＣＤの特長は信号電荷の移
動を行なうために特別な電極を用いずＣＣＤ転送電極で
ある前記第１層目多結晶シリコン電極７一１を用いて行
なう事にある。第２図は第１図ａの構造図に示したＮ＋
層２−１，２−２，２−３ならびに半導体基板Ｐ−ＳＵ
Ｂ（Ｌ）のポテンシヤル井戸特性図である。
の電圧を供給した場合の第１図ａの構造図に対応した、
半導体基板内に形成されるポテンシヤル井戸のモデル図
である。第１図ｂは信号電荷の蓄積とラインシフト動作
、第１図ｃは信号電荷のＣＣＤ部への移動、第１図ｄは
信号電荷の移動終了を示す。この動作を繰り返す事によ
つて、前記Ｎ＋層２−２下に形成された信号電荷を順次
読み出す事ができる。このＣＣＤの特長は信号電荷の移
動を行なうために特別な電極を用いずＣＣＤ転送電極で
ある前記第１層目多結晶シリコン電極７一１を用いて行
なう事にある。第２図は第１図ａの構造図に示したＮ＋
層２−１，２−２，２−３ならびに半導体基板Ｐ−ＳＵ
Ｂ（Ｌ）のポテンシヤル井戸特性図である。
横軸はゲート電圧Ｖｃ，縦軸はゲート電圧Ｖｃを加えた
ときに形成されるポテンシヤル井戸の深さＳを表わす。
ＰＮ接合部に蓄えられた信号電荷のＣＣＤ部への移動は
第１層目多結晶シリコン電極７一１に例えば１０の電圧
を加える。このときのポテンシヤル井戸の深さはＶａに
なる。ここで第１層目多結晶シリコン電極７一１下のＮ
＋層２−１に形成するポテンシヤル井戸はＶａよりさら
に深い電位ＶｂになるようにＮ＋層２−１の濃度を制御
しておく。そして信号電荷の移動終了時点では第１層目
多結晶シリコン電極７一１に例えば２Ｖの電圧を加える
ことによつてＶａより浅い電位であるＶｃの電位を形成
し、ＣＣＤ部へ移動した信号電荷がＰＮ接合部へもどら
ないようにバリヤーを作る。そしてＣＣＤ部へ移動した
信号電荷を読み出し部へ転送するラインシフトを行なう
ため前記第１層目多結晶シリコン電極７一１に、例えば
低レベルが−８Ｖ１高レベルが２Ｖであるクロツクパル
スを加える。このときに形成されるＣＣＤ部での電位は
−８ＶのときはＶｄｌ２ＶのときはＶｅに変化する。こ
の場合パルス高レベルのときの電位Ｖｅが、バリヤの電
位Ｃより低いことが必要である。これらの一連の動作を
行なわせるために第３図に示すロツクパルスをＣＣＤの
各電送電極φ，１，φ！２，φ！３，φ！４に加える。
ときに形成されるポテンシヤル井戸の深さＳを表わす。
ＰＮ接合部に蓄えられた信号電荷のＣＣＤ部への移動は
第１層目多結晶シリコン電極７一１に例えば１０の電圧
を加える。このときのポテンシヤル井戸の深さはＶａに
なる。ここで第１層目多結晶シリコン電極７一１下のＮ
＋層２−１に形成するポテンシヤル井戸はＶａよりさら
に深い電位ＶｂになるようにＮ＋層２−１の濃度を制御
しておく。そして信号電荷の移動終了時点では第１層目
多結晶シリコン電極７一１に例えば２Ｖの電圧を加える
ことによつてＶａより浅い電位であるＶｃの電位を形成
し、ＣＣＤ部へ移動した信号電荷がＰＮ接合部へもどら
ないようにバリヤーを作る。そしてＣＣＤ部へ移動した
信号電荷を読み出し部へ転送するラインシフトを行なう
ため前記第１層目多結晶シリコン電極７一１に、例えば
低レベルが−８Ｖ１高レベルが２Ｖであるクロツクパル
スを加える。このときに形成されるＣＣＤ部での電位は
−８ＶのときはＶｄｌ２ＶのときはＶｅに変化する。こ
の場合パルス高レベルのときの電位Ｖｅが、バリヤの電
位Ｃより低いことが必要である。これらの一連の動作を
行なわせるために第３図に示すロツクパルスをＣＣＤの
各電送電極φ，１，φ！２，φ！３，φ！４に加える。
本図に示すように信号電荷のラインシフト転送時には例
えば２Ｖないし−８Ｖの振幅の異なつたクロツクパルス
が必要である。第３図の動作ではフレーム蓄積モードで
インターレース撮像を行ない、信号電荷が移動される電
極は奇数フイルド、偶数フイルド共φ，３とφ！４と同
じ電極に移動させることによつて奇数フイルド、偶数フ
イルドにおける暗電流値のばらつきをおさえ、暗時のフ
リツカを小さくしている。また、信号電荷のＣＣＤ部へ
の移動開始以前ではφ！１９φ！２９φ！３９φ！４の
４転送電極共低レベルの同じ電圧にすることによつてラ
インシフト動作終了後に基板に発生した余分な暗電流を
防止している。しかして第３図に示したクロツクパルス
波形は従来第４図に示す回路で発生していた。
えば２Ｖないし−８Ｖの振幅の異なつたクロツクパルス
が必要である。第３図の動作ではフレーム蓄積モードで
インターレース撮像を行ない、信号電荷が移動される電
極は奇数フイルド、偶数フイルド共φ，３とφ！４と同
じ電極に移動させることによつて奇数フイルド、偶数フ
イルドにおける暗電流値のばらつきをおさえ、暗時のフ
リツカを小さくしている。また、信号電荷のＣＣＤ部へ
の移動開始以前ではφ！１９φ！２９φ！３９φ！４の
４転送電極共低レベルの同じ電圧にすることによつてラ
インシフト動作終了後に基板に発生した余分な暗電流を
防止している。しかして第３図に示したクロツクパルス
波形は従来第４図に示す回路で発生していた。
簡単に第４図の回路動作について説明する。クロツクパ
ルス発生回路１３より得たクロツクパルスはまずスィツ
チングトランジスタ１４のベースへ入力される。一方ス
イツチングトランジスタ１４のエミツタにはクロツクパ
ルスの低レベルを決める電圧１を与え、コレクタには高
レベルを決める波形Ｖ２を与えておく。したがつて入力
されたクロツクパルスは低レベルＶ１と高レベル２によ
つて振幅制御された波形に成形される。そしてコンプリ
メンタリ構成のトランジスタ１５，１６によつて電流増
幅してＣＣＤｌ７に加える。Ｖ３とＶ１と同一又はＶ１
より負の電圧、Ｖ４はＶ２と同一又はＶ２より正の電圧
で、これらＶ３，Ｖ４は常時与えておく。コンデンサＣ
１と抵抗Ｒ１は入カクロツクパルスの直流分をしや断し
交流分のみを通すためにある。またコンデンサＣ２，Ｃ
３はＶ１とＶ２のリツプル、高周波ノイズを除去するた
めに設けている。第５図はＰＮ接合部からＣＣＤ転送部
に信号電荷を移動する部分のクロツクパルス波形の拡大
図で、同図ａは前述したようにＣＣＤ駆動上好ましい波
形である。しかし第４図の回路構成で発生させるクロツ
クパルスはｂないしｃに示す波形になる。このようなり
ロツクパルス波形てＣＣＤを駆動すると信号電荷の移動
が能率良く行えず、少ない信号電荷しか扱かえずダイナ
ミツクレンジが小さく、解像度の劣化した出力画像にな
る事が実験によつて確かめられた。第５図ｂはクロツク
パルスの高レベルを決める電圧２の応答性が遅い場合で
ある。この場合第１図ｃで説明した信号電荷のＣＣＤ部
への移動が能率良く行えない。また第５図ｃはクロツク
パルスの高レベルの電圧Ｖ２にリンギングが発生した場
合である。この場合は貯え得た信号電荷量が大幅に減少
してしまう事がある。そして転送効率が著しく劣化する
。このようにクロツクパルスの振幅切換時点に応答性が
遅い、または、リンギングが発生するのはイツチングト
ランジスタ１４に流れるコレクタ電流１Ｃがクロツクパ
ルス振幅値によつて異なることと、信号電荷のＣＣＤ部
への移動時の高周波パルスの電源リークを除去するため
に設けてあるトランジスタ１４のコレクタ側とエミツタ
側のＣ２，Ｃ３の値が不適当になるためである。しかし
ＩＣの値の変動量を小さくしたり、Ｃ２，Ｃ３の値を小
さくすることは、クロツクパルスの振幅可変量を小さく
することになり、ＣＣＤを特性上好ましい動作にするこ
とができない。一方４相駆動ルＣＣＤではクロツクパル
ス波形の立下り時間Ｔｆと立上り時間Ｔ，によつて転送
効率が特に影響を受けることを発明者は実験によつて求
めた。
ルス発生回路１３より得たクロツクパルスはまずスィツ
チングトランジスタ１４のベースへ入力される。一方ス
イツチングトランジスタ１４のエミツタにはクロツクパ
ルスの低レベルを決める電圧１を与え、コレクタには高
レベルを決める波形Ｖ２を与えておく。したがつて入力
されたクロツクパルスは低レベルＶ１と高レベル２によ
つて振幅制御された波形に成形される。そしてコンプリ
メンタリ構成のトランジスタ１５，１６によつて電流増
幅してＣＣＤｌ７に加える。Ｖ３とＶ１と同一又はＶ１
より負の電圧、Ｖ４はＶ２と同一又はＶ２より正の電圧
で、これらＶ３，Ｖ４は常時与えておく。コンデンサＣ
１と抵抗Ｒ１は入カクロツクパルスの直流分をしや断し
交流分のみを通すためにある。またコンデンサＣ２，Ｃ
３はＶ１とＶ２のリツプル、高周波ノイズを除去するた
めに設けている。第５図はＰＮ接合部からＣＣＤ転送部
に信号電荷を移動する部分のクロツクパルス波形の拡大
図で、同図ａは前述したようにＣＣＤ駆動上好ましい波
形である。しかし第４図の回路構成で発生させるクロツ
クパルスはｂないしｃに示す波形になる。このようなり
ロツクパルス波形てＣＣＤを駆動すると信号電荷の移動
が能率良く行えず、少ない信号電荷しか扱かえずダイナ
ミツクレンジが小さく、解像度の劣化した出力画像にな
る事が実験によつて確かめられた。第５図ｂはクロツク
パルスの高レベルを決める電圧２の応答性が遅い場合で
ある。この場合第１図ｃで説明した信号電荷のＣＣＤ部
への移動が能率良く行えない。また第５図ｃはクロツク
パルスの高レベルの電圧Ｖ２にリンギングが発生した場
合である。この場合は貯え得た信号電荷量が大幅に減少
してしまう事がある。そして転送効率が著しく劣化する
。このようにクロツクパルスの振幅切換時点に応答性が
遅い、または、リンギングが発生するのはイツチングト
ランジスタ１４に流れるコレクタ電流１Ｃがクロツクパ
ルス振幅値によつて異なることと、信号電荷のＣＣＤ部
への移動時の高周波パルスの電源リークを除去するため
に設けてあるトランジスタ１４のコレクタ側とエミツタ
側のＣ２，Ｃ３の値が不適当になるためである。しかし
ＩＣの値の変動量を小さくしたり、Ｃ２，Ｃ３の値を小
さくすることは、クロツクパルスの振幅可変量を小さく
することになり、ＣＣＤを特性上好ましい動作にするこ
とができない。一方４相駆動ルＣＣＤではクロツクパル
ス波形の立下り時間Ｔｆと立上り時間Ｔ，によつて転送
効率が特に影響を受けることを発明者は実験によつて求
めた。
しかし第４図に示す回路でクロツクパルス振幅を制御す
ると各振幅値によつてトランジスタの動作点が変化し、
第６図Ａ，ｂ，ｃに示すようにＴｒ，ｔｆの値がおのお
の異なるので好ましいクロツクパルス波形が得られにく
い。本発明は従来例におけるこれらの欠点を除去したイ
ンターライン転送方式ＱＣＤのクロツクパルス発生回路
を提供することを目的とする。
ると各振幅値によつてトランジスタの動作点が変化し、
第６図Ａ，ｂ，ｃに示すようにＴｒ，ｔｆの値がおのお
の異なるので好ましいクロツクパルス波形が得られにく
い。本発明は従来例におけるこれらの欠点を除去したイ
ンターライン転送方式ＱＣＤのクロツクパルス発生回路
を提供することを目的とする。
本発明ではアナログマルチプレクサのコントロール入力
に従来のＣＣＤ駆動パルスを与え、かつアナログマルチ
プレクサのスイツチ入力にクロツクパルス振幅値と等し
い直流電圧を与てコントロールさせることに特徴がある
。以下本発明の一実施例を図面を用いて説明する。
に従来のＣＣＤ駆動パルスを与え、かつアナログマルチ
プレクサのスイツチ入力にクロツクパルス振幅値と等し
い直流電圧を与てコントロールさせることに特徴がある
。以下本発明の一実施例を図面を用いて説明する。
第７図は本発明の基本回路構成図である。クロツクパル
ス発生回路より得た例えばＴＩ′Ｌレベルのクロツクパ
ルス１８と信号電荷をＰＮ接合部からＣＣＤ部に移動さ
せる期間を指定するパルス１９は、例えばＴＴＬレベル
をパルスの高レベルが正でありパルスの低レベルが負で
ある波形に変換するロジツクレベル変換回路２０に加え
られる。そしてクロツクパルスと信号電荷をＰＮ接合部
からＣＣＤ部に移動させる期間を指定するパルスを２進
数として扱い、この２進数の論理組み合わせでＣＣＤ駆
動上好ましいクロツクパルスを得るために、例えば２進
−３進デコーダ２１を通して、２進数を３進数に変換す
る。そして３チヤンネルマルチプレクサ２２ではあらか
じめ設定しておいた信号電荷を読み出し部まで転送する
ラインシフトパルスのＬレベル？−Ｌ，Ｈレベル？−Ｈ
，信号電荷をＰＮ接合部からＣＣＤ部に移動する期間の
指定パルス−Ｈの各電圧に応じてＳＷｌ，ＳＷ２，ＳＷ
３によつて切換える。
ス発生回路より得た例えばＴＩ′Ｌレベルのクロツクパ
ルス１８と信号電荷をＰＮ接合部からＣＣＤ部に移動さ
せる期間を指定するパルス１９は、例えばＴＴＬレベル
をパルスの高レベルが正でありパルスの低レベルが負で
ある波形に変換するロジツクレベル変換回路２０に加え
られる。そしてクロツクパルスと信号電荷をＰＮ接合部
からＣＣＤ部に移動させる期間を指定するパルスを２進
数として扱い、この２進数の論理組み合わせでＣＣＤ駆
動上好ましいクロツクパルスを得るために、例えば２進
−３進デコーダ２１を通して、２進数を３進数に変換す
る。そして３チヤンネルマルチプレクサ２２ではあらか
じめ設定しておいた信号電荷を読み出し部まで転送する
ラインシフトパルスのＬレベル？−Ｌ，Ｈレベル？−Ｈ
，信号電荷をＰＮ接合部からＣＣＤ部に移動する期間の
指定パルス−Ｈの各電圧に応じてＳＷｌ，ＳＷ２，ＳＷ
３によつて切換える。
そして得られた波形は線２３を介してパルスの立上り、
立下り時間を設定するための波形成形回路２４に導びき
、例えばリニア形クロツクドライバアンプより成る出力
回路２５にて電流増幅して出力端子２６、出力し、ＣＣ
Ｄへ加える。次に第８図によつて第７図の回路動作を説
明する。
立下り時間を設定するための波形成形回路２４に導びき
、例えばリニア形クロツクドライバアンプより成る出力
回路２５にて電流増幅して出力端子２６、出力し、ＣＣ
Ｄへ加える。次に第８図によつて第７図の回路動作を説
明する。
第８図ａは第７図中１８で示す例えばＴＴＬレベルのク
ロツクパルス波形であり、第８図ｂは第７図中１９で示
す例えばＴＴＬレベルの信号電荷をＰＮ接合部からＣＣ
Ｄに移動する期間を指定するパルス波形である。第８図
ａ＜！ｌ：ｂの各信号を２進数の論理信号とし、第１表
に示すように各入力信号の“０゛及び“Ｒ５レベルによ
つてマルチプレクサ２２の各スイツチを選択するように
する。したがつて第８図Ａ，ｂの信号によつて制御され
たアナログマルチプレクサ２２の出力２３は第８図ｃに
示すように各動作モード別に振幅の制御されたクロツク
パルス波形になる。次に第７図の回路構成の具体的回路
について述べる。
ロツクパルス波形であり、第８図ｂは第７図中１９で示
す例えばＴＴＬレベルの信号電荷をＰＮ接合部からＣＣ
Ｄに移動する期間を指定するパルス波形である。第８図
ａ＜！ｌ：ｂの各信号を２進数の論理信号とし、第１表
に示すように各入力信号の“０゛及び“Ｒ５レベルによ
つてマルチプレクサ２２の各スイツチを選択するように
する。したがつて第８図Ａ，ｂの信号によつて制御され
たアナログマルチプレクサ２２の出力２３は第８図ｃに
示すように各動作モード別に振幅の制御されたクロツク
パルス波形になる。次に第７図の回路構成の具体的回路
について述べる。
第９図は本発明を実現するため発明者が設計、製作した
インターライン方式ＣＣＤイメージセンサのクロツクド
ライバ回路図である。この回路図ではφ！１，φ！２，
φ！，，φ１４の４相クロツクパルスのうちφ！１１相
のみの場合について図示している。入力１８，１９には
おのおの第８図Ａ，ｂに示した例えばＴＴＬレベルのパ
ルスが加えられる。そしてトランジスタ２７，２８によ
つて例えばパルスの低レベルが敗で高レベルが＋１５Ｖ
の電圧に変換され、その後例えば低レベルを一１０、高
レベルを＋１５Ｖにするロジツクレベル変換回路２０へ
加えられる。またアナログマルチプレクサ２２のスイツ
チ入力端子へは直流電源２９，３０，３１によつて得た
クロツクパルスに必要なＬＳ−Ｌ，ＬＳ−Ｈ，ＴＲ−Ｈ
の電圧レベルを加える。この直流電源はリツプル、ノイ
ズ、負荷変動などに対して強くするため演算増幅器を用
いたフイードバツク形アンプにしてある。このようにし
て得られたクロツクパルスはさらに転送効率上好ましい
波形にするためパルスの立上り、立下り時間を所定の値
にセツトする回路２４を通し、その後電流幅する回路２
５によつてＣＣＤを駆動するのに必要な第８図ｃに示し
た波形を得るようにされている。なお電源２９，３０，
３１の電流供給能力がＣＣＤを駆動するのに十分な場合
は出力電流増幅回路２５は設ける必要はない。以上述べ
たように本発明による回路構成によつてＣＣＤの駆動パ
ルスを得る方式では、転送効率とダイナミツクレンジを
向上した出力像が得られる。
インターライン方式ＣＣＤイメージセンサのクロツクド
ライバ回路図である。この回路図ではφ！１，φ！２，
φ！，，φ１４の４相クロツクパルスのうちφ！１１相
のみの場合について図示している。入力１８，１９には
おのおの第８図Ａ，ｂに示した例えばＴＴＬレベルのパ
ルスが加えられる。そしてトランジスタ２７，２８によ
つて例えばパルスの低レベルが敗で高レベルが＋１５Ｖ
の電圧に変換され、その後例えば低レベルを一１０、高
レベルを＋１５Ｖにするロジツクレベル変換回路２０へ
加えられる。またアナログマルチプレクサ２２のスイツ
チ入力端子へは直流電源２９，３０，３１によつて得た
クロツクパルスに必要なＬＳ−Ｌ，ＬＳ−Ｈ，ＴＲ−Ｈ
の電圧レベルを加える。この直流電源はリツプル、ノイ
ズ、負荷変動などに対して強くするため演算増幅器を用
いたフイードバツク形アンプにしてある。このようにし
て得られたクロツクパルスはさらに転送効率上好ましい
波形にするためパルスの立上り、立下り時間を所定の値
にセツトする回路２４を通し、その後電流幅する回路２
５によつてＣＣＤを駆動するのに必要な第８図ｃに示し
た波形を得るようにされている。なお電源２９，３０，
３１の電流供給能力がＣＣＤを駆動するのに十分な場合
は出力電流増幅回路２５は設ける必要はない。以上述べ
たように本発明による回路構成によつてＣＣＤの駆動パ
ルスを得る方式では、転送効率とダイナミツクレンジを
向上した出力像が得られる。
これは、本発明によつてＰＮ接合部に光蓄積一された信
号電荷をＣＣＤ転送部に移動する時点におけるパルスの
応答性が早くそしてリンギンブが発生しないためである
。そしてパルス振幅値を変化させても、転送効率に影響
の大きいパルスの立下り、立上り時間が一定であること
によるためで！ある。また本発明ではクロツクパルス振
幅の制御を直流で行なえ、またクロツクパルス振幅値を
正負又は０Ｖ付近などへ自由に選ぶことがきるという長
所を有する。
号電荷をＣＣＤ転送部に移動する時点におけるパルスの
応答性が早くそしてリンギンブが発生しないためである
。そしてパルス振幅値を変化させても、転送効率に影響
の大きいパルスの立下り、立上り時間が一定であること
によるためで！ある。また本発明ではクロツクパルス振
幅の制御を直流で行なえ、またクロツクパルス振幅値を
正負又は０Ｖ付近などへ自由に選ぶことがきるという長
所を有する。
また本発明では入力パルス振幅が変動しても、最終的に
は、マルチプレクサのスイツチ入力直流電源によつてク
ロツクパルス振幅値が決められるので安定度が良い。
は、マルチプレクサのスイツチ入力直流電源によつてク
ロツクパルス振幅値が決められるので安定度が良い。
さらに本発明の回路構成はＣ−ＭＯＳ化しやすいのでＩ
Ｃ化しやすく、駆動回路の低消費電力化が達成できる。
また、実施例の説明ではクロツクパルスの振幅値が３レ
ベルの場合について述べたが、ＣＣＤの駆動条件によつ
ては４レベル又はそれ以上の所定数のレベル値に設定す
る場合がある。
Ｃ化しやすく、駆動回路の低消費電力化が達成できる。
また、実施例の説明ではクロツクパルスの振幅値が３レ
ベルの場合について述べたが、ＣＣＤの駆動条件によつ
ては４レベル又はそれ以上の所定数のレベル値に設定す
る場合がある。
このときにも、２進数の入力数を増設し、そしてマルチ
プレｌクサのスイツチとスイツチ入力に設ける直流電源
を増設ることによつて容易に本発明を適用できる。
プレｌクサのスイツチとスイツチ入力に設ける直流電源
を増設ることによつて容易に本発明を適用できる。
第１図はインターライン転送方式ＣＣＤの構造図と動作
図、第２図は第１図の電極下に形成されるポテンシヤル
井戸特性図、第３図は第１図のＣＣＤを駆動させるため
のクロツクパルス波形図、第４図は従来のクロツクパル
ス発生回路を示す図、第５図は第４図で発生したクロツ
クパルス波形図、第６図は第４図で得られるパルスの拡
大図、第７図は本発明のクロツクパルスを得るための回
路構成の一実施例を示す図、第８図は第７図の入力と出
力の波形図、第９図は第７図の具体的回路図である。
図、第２図は第１図の電極下に形成されるポテンシヤル
井戸特性図、第３図は第１図のＣＣＤを駆動させるため
のクロツクパルス波形図、第４図は従来のクロツクパル
ス発生回路を示す図、第５図は第４図で発生したクロツ
クパルス波形図、第６図は第４図で得られるパルスの拡
大図、第７図は本発明のクロツクパルスを得るための回
路構成の一実施例を示す図、第８図は第７図の入力と出
力の波形図、第９図は第７図の具体的回路図である。
Claims (1)
- １ 光入射によつて半導体基板内に生成した信号電荷を
蓄積するために設けられた互いに独立した複数の感光セ
ルと、これらの感光セルに蓄積された信号電荷を読み出
すための読み出し部とを有するインターライン転送方式
固体撮像素子において、前記感光セルから読み出し部に
信号電荷を転送する期間と読み出し部から出力部へ信号
電荷を転送する期間のクロックパルス振幅を制御するに
際し、クロックパルスタイミング発生回路より得たクロ
ックパルス及び感光セルから読み出し部に転送する期間
を指定するパルスを２進数として扱うと共にアナログマ
ルチプレクサの各スイッチ入力としてパルス振幅に応じ
た直流電圧を供給しておき、前記２進数の各パルスの論
理組み合せによつて得られた信号により前記マルチプレ
クサの各スイッチを選択切換えするようにしたことを特
徴とする固体撮像素子の駆動パルス発生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55049549A JPS6044861B2 (ja) | 1980-04-17 | 1980-04-17 | 固体撮像素子の駆動パルス発生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55049549A JPS6044861B2 (ja) | 1980-04-17 | 1980-04-17 | 固体撮像素子の駆動パルス発生方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56147567A JPS56147567A (en) | 1981-11-16 |
| JPS6044861B2 true JPS6044861B2 (ja) | 1985-10-05 |
Family
ID=12834266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55049549A Expired JPS6044861B2 (ja) | 1980-04-17 | 1980-04-17 | 固体撮像素子の駆動パルス発生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6044861B2 (ja) |
-
1980
- 1980-04-17 JP JP55049549A patent/JPS6044861B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56147567A (en) | 1981-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4962412A (en) | Photoelectric conversion apparatus without isolation regions | |
| JP3915161B2 (ja) | ブルーミング防止構造を備えた固体撮像素子のダイナミックレンジ拡大方法とその固体撮像素子 | |
| US4242599A (en) | Charge transfer image sensor with antiblooming and exposure control | |
| US4209806A (en) | Solid-state imaging device | |
| US4450484A (en) | Solid states image sensor array having circuit for suppressing image blooming and smear | |
| JPS6369267A (ja) | 固体撮像装置の駆動方法 | |
| US5274459A (en) | Solid state image sensing device with a feedback gate transistor at each photo-sensing section | |
| JPS5870687A (ja) | 固体撮像素子の駆動方法 | |
| US5757427A (en) | Image pick-up apparatus having a charge coupled device with multiple electrodes, a buffer layer located below some of the electrodes | |
| JPH05103272A (ja) | Ｃｃｄ型固体撮像素子 | |
| US4665325A (en) | Solid state image sensor with signal amplification | |
| JPS6044861B2 (ja) | 固体撮像素子の駆動パルス発生方式 | |
| US5760430A (en) | Charge transfer device and solid-state imaging apparatus using the same device | |
| JPH09307817A (ja) | ドライバ回路 | |
| JP2609363B2 (ja) | 電荷結合素子の駆動方法 | |
| JPS6044860B2 (ja) | 電荷転送素子の駆動パルス発生方式 | |
| JP3677932B2 (ja) | 電荷転送装置およびこれを用いた固体撮像装置 | |
| KR920000574B1 (ko) | 고체촬상장치 | |
| JPH06326928A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JPH06339081A (ja) | 固体撮像素子の駆動方法 | |
| JPS5586273A (en) | Solid-state pickup unit | |
| KR100384416B1 (ko) | 고체촬상장치및그구동방법 | |
| JP2664171B2 (ja) | 固体撮像素子 | |
| JPS6258592B2 (ja) | ||
| JPH02126778A (ja) | 固体撮像装置 |