JPS6043545B2 - バスライン障害検出方式 - Google Patents

バスライン障害検出方式

Info

Publication number
JPS6043545B2
JPS6043545B2 JP55126285A JP12628580A JPS6043545B2 JP S6043545 B2 JPS6043545 B2 JP S6043545B2 JP 55126285 A JP55126285 A JP 55126285A JP 12628580 A JP12628580 A JP 12628580A JP S6043545 B2 JPS6043545 B2 JP S6043545B2
Authority
JP
Japan
Prior art keywords
bus line
line
signal
group
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55126285A
Other languages
English (en)
Other versions
JPS5750034A (en
Inventor
半二 小林
英一 五十嵐
幸男 重田
典夫 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meisei Electric Co Ltd
Original Assignee
Meisei Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meisei Electric Co Ltd filed Critical Meisei Electric Co Ltd
Priority to JP55126285A priority Critical patent/JPS6043545B2/ja
Publication of JPS5750034A publication Critical patent/JPS5750034A/ja
Publication of JPS6043545B2 publication Critical patent/JPS6043545B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 (本発明の技術分野) 本発明は、中央制御装置と各種周辺装置を共通のバス
ラインで接続したデータ送受方式に於いて、上記共通の
バスラインの障害を検出するバスライン障害検出方式に
係るものである。
(従来の技術とその問題点) 中央制御装置と各種周辺装置とを結合するバスライン
の障害検出は、例えば特開昭47−23045号で公開
された「電子計算機のデータ転送方式」(以下、公開技
術という。
)の転用によつて可能である。すなわち、この公開技術
は、中央制御装置から入出力装置にデータを送出し、該
入出力装置から当該データを中央制御装置に返送して送
出データと返送データとを比較し、データの入出力装置
への輸送が正しく行なわれたか否かを判断するようにし
たものである。ここでデータの伝送バスラインに障害が
あれば返送データに異常が生ずるため、これによつて上
記伝送バスラインの障害検出が可能である。然しながら
、周辺装置(上記公開技術の入出力装置に相当する。)
が複数ある場合、一般的にはバスラインは複数の周辺装
置に共通に設けられるので、バスラインに障害が生じた
ときにはシステムダウン(システムの全機能が停止する
こと。)の状態となり、その回復にも長時間を要するの
で、特に周辺装置を多く有するシステムでは、バスライ
ンチェックに上記公開技術をそのまま転用することには
問題がある。(本発明の目的) 本発明は、上記問題点を解決すべく提案するもので、
バスラインに障害が生じても当該障害による影響がバス
ラインの一部にしか及ばず、システムダウンの時間を大
幅に短縮でき、かつバスラインを構成する複数本のライ
ン毎に断線障害、混線障害、地気障害及び電池障害の検
出を可能とするバスライン障害検出方式を得ることを目
的とする。
(本発明の概要) 本発明の概要は次の通りである。
すなわち、中央制御装置と該中央制御装置からの指令に
よつて処理が実行される各種周辺装置とが共通に設けら
れた複数本のラインより成るバスラインで接続されるデ
ータシステムに於いて、上記複数個の各種周辺装置を群
分けして各々の群に属する周辺装置を各群毎に共通の個
別バスラインで結合し、更に各個別バスラインをゲート
群を介して星状結合して中央制御装置のバスライン幹線
に接続し、かつ上記各周辺装置群に接続された個別バス
ラインをそれぞれバスラインチェックの為の周辺回路で
終端する。このように構成して、バスラインチェック時
には中央制御装置から上記ゲート群を選択的に開閉制御
することによつて上記周辺装置群を指定し、指定した周
辺装置群に対応する個別バスラインを構成する複数本の
ライン各々をチェックできる形式のバスラインチェック
信号を当該個別バスラインを介して上記周辺回路に送出
し、当該バスラインチェック信号を上記周辺回路で受信
して蓄積する。次に中央制御装置は当該周辺回路で受信
・蓄積された上記バスラインチェック信号を上記個別バ
スラインを介して読み込み、これと先に送出したバスラ
インチェック信号とを照合し、当該指定された群に属す
る周辺装置に共通の個別バスラインの良否を判定する。
上記動作において、上記バスラインチェック信号を上記
個別バスラインを構成する複数本のラインの各々につい
て指定して送出できるので、中央制御装置がラインを指
定して送出したバスラインチェック信号と同じ信号を上
記周辺回路から当該一ラインに対して読み込んだ場合は
、当該ラインで正常であり、両者が異つた場合は中央制
御装置が読み込んだバスラインチェック信号の内容によ
つて当該ラインの断線障害、混線障害、地気障害又は電
弛障害を識別できる。
本発明によるバスライン障害検出方式は上記共通のバス
ラインが両方向でも入出力分離バスでも同様に適用でき
る。
(本発明の実施例の説明) 以下本発明の実施例について図面を参照して説明する。
第1図は本発明の実施例に係るバスライン障害システム
を持つたデータシステムのブロック図、第2図は本発明
の実施例の係るバスラインチェックの為の周辺回路の詳
細なブロック図、第3図は第1図に於いて各周辺装置群
に対して星状結線された各群対応の個別バスラインを電
気的に分離するためのゲート回路を示した回路図及び第
4図はノ中央制御装置から送出されるバスラインチェッ
ク信号とバスラインの正常時又は障害発生時に上記周辺
回路から中央制御装置が読み込む信号との対比を示す表
である。第1図及び第2図に於いて、CCは中央制御装
.置を、TRMOO〜TRMOn..TRMlO〜TR
Mlm及びTRM2O〜TRM2p(相互に区別してい
う必要のないときはTRMとする。
)は中央制御装置CCからの指令によつて処理を実行す
る各種周辺装置を、IPOO〜IPOn..IRlO〜
IPllm,.IP2O〜IP2p及び0P00〜0P
0n,.0P10〜0P1m10P20〜0P2p(相
互に区別していう必要のないときはそれぞれIP及び0
Pとする。)はそれぞれ上記各種周辺装置TRMの入力
ボート及び出力ボートを、TRMCO〜TRMC2(相
互に区別していう必要のないときはTRMCとする。)
はバスラインチェック用の周辺回路を、IPCO〜IP
C2、及び0PC0〜0PC2、(相互に区別していう
必要のないときはそれぞれIPC及び0PCとする。)
は上記周辺回路TRMCの入力ボート及び出力ボートを
、0BUS及びIBUSは中央制御装置CCと各種周辺
装置TRMとの間の出力バスライン及び入力バスライン
の幹線部(バスライン幹線)を、0BUS0〜0BUS
2及び0BUS2及びIBUSO〜IBUS2は各種周
辺装置TRMの各々の群に対して各群内の各種周辺装置
TRM間に複式接続された出力バスライン及び入力バス
ラインの支線部(個別バスライン、以下1個別ョなる語
句は付さない。)を、CBO〜CB7及びIBO〜IB
7は上記出力バスライン0BUS10BUS0〜0BU
S2及び入力バスラインIBUS,sIBUSO〜IB
US2を構成する複数本のラインン(実施例では8本)
を、ADS吸びADSOはそれぞれ入力ボートIPS及
び出力ボート0PCを指定するアドレスリードを示す。
また、第3図において、0GT0〜0GT2及びIGT
O〜IGT2は出力バスライン及び入力バスラインの幹
線部0BUS及びIBUSと支線部0BUS0〜0BU
S2及びIBUSO〜IBUS2とを分離する為の出力
ゲート群及び入力ゲート群を、BUSDO〜BUSD2
は前記各々の周辺装置群対応の入力バスライン0BUS
0〜0BUS2を指定する群指定リードを示す。
本発明の実施例では各周辺装置TRMを3つの群に群分
けしてあり、それぞれの群に属する周辺装置TRMに、
1唯に群を示す番号、単位に同一群内の一連番号を付し
た数字記号を付して示してあり、その入力ボートIP及
び出力ボート0Pには当該入力ボートIP及び出力ボー
ト0Pが属する周辺装置TRMに付した上記数字記号と
同じ数字記号を付して示してある。
第1の群(これを#0群とする。
)に属する周辺装置TRMOO〜TRMOnの入力ボー
トIPOO〜IPOn及び出力ボート0P00〜0P0
nはそれぞれ出力バスライン(中央制御装置CCからみ
て出力バスライン、以下、バスラインの名称は中央制御
装置CCからみた名称とする。)0BUS0及び入力バ
スラインIBUSOに接続されており、これ等のバスラ
イン0BUS0及びIBUSOは中央制御装置CC側に
対して反対側で、バスラインチェック用周辺回路(以下
、周辺回路という。)TRMCOで終端されていて、そ
れぞれその入力ボートIPCO及び出力ボート0PC0
に接続されている。第2の群にれを#1群とする。)に
属する周辺装置TRMlO〜TRMlm及び第3の群(
これを#2群とする。)に属する周辺装置TRM2O〜
TRM2pについても上記#0群と同様に構成されてい
て各々のバスライン0BUS1,IBUS1及ひ0BU
S2,IBUS2がそれぞれ周辺回路TRMCl及びT
RMC2て終端されている。そして#0群,#1群及び
#2群のそれぞれの出力バスライン0BUS0,0BU
S1及び0BUS2及び入力バスラインIBUSO,I
BUSl及びIBUS2は周辺回路TRMCO〜TRM
C2で終端されていない側でそれぞれ星状結線されて中
央制御装置CCに接続されている出力バスラインの幹線
部0BUS及び入力バスラインの幹線部1BUSに結線
されている。
また、第1図に示す4の個所には第3図に示す出力ゲー
ト群0GT0〜0GT2及び入力ゲート群IGTO〜I
GT2が接続されて、各出力バスライン0BU0〜0B
U2及び各入力バスラインIBUO〜IBU2は互に他
のバスラインに対して電気的に独立であるように結線さ
れている。
上記出力バスライン0BUS,0BUS0〜0BUS2
及び入力バスラインIBUS,IBUSO〜IBUS2
は第1図において#0群について示したようにそれぞれ
8本のラインCBO〜CB7及びIBO〜IB7で構成
され、これ等のラインCBOとIBO、CBlとIBl
、CB2とIB2、CB3とIB3、CB4とIB4、
CB5とIB5、CB6とIB6及びCB7とIB7と
はそれぞれ対をなしており、同一の対を通過する信号は
それぞれ2し,21,22,23,24,25,26及
び27の重みが与えられる。
中央制御装置CCは#0群,#1群及び#2群の各周辺
装置群に対するそれぞれの周辺回路TRMCの入力ボー
トIPCに出力バスライン及び入力バスラインを構成す
るラインCBO〜CB7及びIBO〜IB7の各々をチ
ェックする為のバスラインチェック信号を出力バスライ
ンの幹線部0BUSと出力バスラインの支線部すなわち
、各群に属する出力バスライン0BUS0〜0BUS2
とを介して送出し、当該それぞれの入力ボートIPCで
上記バスラインチェック信号を受信して蓄積する。
次に中央制御装置QCは上記バスラインチェック信号を
送出した周辺回路TRMCの出力ボート0PCを公知の
方法で指定し、各群に属する入力バスラインIBUS及
び入力バスラインの幹線部IBUSを介して上記動作て
周辺回路TRMCの入力ボートIPCに蓄積されたバス
ラインチェック信号を読み込む。以上の動作を第2図に
より説明すると、中央制御装置CCは周辺回路TRMC
の入力ボートIPCをアドレスラインASDIで指定し
、ラインCBO〜CB7に対応したバスラインチェック
信号01H〜80H(Hは前の数字が托進表示であるこ
とを示す記号、以下同じ)の内、チェックしようとする
ライン(CBO〜CB7のうちの1本)に対応した信号
を出力バスラインの幹線部0BUS及び支線部(#0群
〜#2群の出力バスライン)0BUS0〜0BUS2を
介して入力ボートIPCへ送出する。
入力ボートIPCはデータラッチ機能を有しており、上
記バスラインチェック信号(01H〜80Hの内1つ)
は公知の方法で当該入力ボートIPCに蓄積される。続
いて、中央制御装置CCは上記周辺回路TRMCの出力
ボート0PC(トライステート出力を有するゲート回路
で構成される。
)をアドレスリートADSOで指定し、上記入力ボート
IPCに蓄積されたバスラインチェック信号を入力バス
ラインの支線部(#0群〜#2群の入力バスライン)I
BUSO〜IBUS2及び幹線部1BUSを介して読み
込む。次に中央制御装置CCは前記動作で周辺回路TR
MCへ送出したバスラインチェック信号と周辺回路TR
MCから受信した読み込み信号とを照合してバスライン
を構成する複数のラインCBO〜CB7及びIBO〜I
B7が正常であるか否かをライン毎にチェックする。
チェックの対象となつたライン(CBO〜CB7及びI
BO〜IB7の対になつた一組)が正常であれば中央制
御装置CCが送出したバスラインチェック信号はそのま
ま周辺回路TRMCの入力ボート1PCで受信・蓄積さ
れた後、当該周辺回路TRMCの出力ボート0PCから
読み出されるので中央制御装置CCはバスラインチェッ
ク信号と読み込み信号との一致を検出し、当該ラインが
正常状態にあると判断する。
一方、チェックの対象となつたライン例えば出力バスラ
イン0BUS,0BUS0〜0BUS2を構成するライ
ンCBrJ(CBO〜CB7のうちの1本を示す記号、
以下同様の記号について同じ)が断線したり、他のライ
ンと混線していたり、地気障害又は電池障害等の状態に
あれば上記バスラインチェック信号は周辺回路TRMC
の入力ボートIPCに到達しないか又は中央制御装置C
Cが送出した信号とは異つた信号に変形されて受信・蓄
積されるので、たとえ入力バスラインIBUS,IBU
SO〜IBUS2を構成するラインIBO〜IB7のう
ち当該ラインCBrJと対応するラインIBrョが正常
であつても、中央制御装置QCの読み込み信号は当該中
央制御装置CCが送出したバスラインチェック信号と一
致しない。
また、チェックの対象とな一つたラインCBrョが正常
であり、それと対応したラインIBrJが断線障害、混
線障害、地気障害又は電池障害等の状態にある場合も、
上記バスラインチェック信号と読み込み信号とは同様に
一致しない。すなわち、中央制御装置QCでの上記バス
ラインチェック信号と読み込み信号との照合の結果、双
方の信号の不一致が検出されればチェックの対象となつ
たラインCBrJ及びIBrJのいずれか一方又は双方
に障害が発生していることになる。
上記したように、バスラインチェック信号と読み込み信
号が一致しなかつた場合、中央制御装置CCはバスライ
ンチェック信号に対して読み込み”信号を分析して、チ
ェックの対象となつたラインCBrJ及びIBrJが断
線障害又は地気障害(実施例では中央制御装置CCの内
部で入力バスラインがブルダウン抵抗により地気に接続
されているので断線障害と地気障害が同一結果で現われ
る)、電池障害、混線障害等を識別する。第4図に示し
た表は、バスラインチェック信号と読み込み信号との対
比をバスラインの正常時及びバスラインの障害発生時に
対して表わしたものである。
この第4図では、第2図に示したように出力バスライン
及び入力バスラインを構成するそれぞれのラインの一対
、すなわちCBOとIBO,CBlとIBl,CB2と
IB2,CB3とIB3,CB4とIB4,CB5とI
B5,CB6とIB6及びCB7とIB7にそれぞれ2
I(=1H),21(=2H),22(=4H),23
(=8H),24(=10H),25(=20H),2
6(=40H),及び27(=80H)の重みを付与し
て表示してある。
尚、実施例では信号0及び1はそれぞれ地気及び電池に
対応している。第4図に示すようにバスラインチェック
信号として9種類の信号が中央制御装置CCから出力バ
スラインの乾線部0BUS及び各群に属する支線部0B
US0〜0BUS2に送出される。
この9種類のバスラインチェック信号はバスラインを構
成するラインの全てに地気を送出する信号及び当該バス
ラインのライン毎に1本づつ順次電池を送出する(残り
のラインには地気を送出する)信号である。尚、第4表
中1−ョを付した個所については、当該信号形態では該
当する障害のチェックは行なわれないことを示している
。送出順序に従つてまず最初に゛001(゛信号が中央
制御装置QCから送出される。
この“゜00H゛信号は電池障害を発見するための信号
であり、バスラインに電池障害がなければ上記中央制御
装置CCが読み−込み信号は“00H゛となる。ここで
断線障害又は地気障害あるいは混線障害が発生している
場合ば00H゛信号の送出では読み込まれる信号はやは
り“゜00H゛であるので当該障害を発見することはで
きず、送出順序が2番目以降のバスラインチェック信号
による検出を待つこととなる。電池障害が発生した場合
、中央制御装置CCは送出した゜“00H゛信号以外の
信号、即ち“01H〜FFH゛信号のいずれかを読み込
む。
例えば゜゜5EH゛信号を読み込んだ場合は出力バスラ
イン(0BUS又は0BUS0〜0BUS2)を構成す
るラインのうちCBl,CB2,CB3,CB4及びC
B6又は入力バスライン(IBUS又はIBUSO〜I
BUS2)を構成するラインのうちIBl,IB2,I
B3,lB4及びIB6の電池障害(これらのラインが
いずれかの個所で電池に接続されている障害)が発生し
ていることとなる。電池障害のチェックが終ると、送出
順序に従つ一て次に“゜01H゛信号が中央制御装置C
Cに送出される。
この“゜01H゛信号はラインCBO及びIBOに対す
る断線障害又は地気障害あるいは混線障害を発見するた
めの信号であり、ラインCBO及びIBOに上記障害が
なければ上記中央制御装置CCが読み込む信号は送出さ
れた信号と同じ゜゜01H゛となる。ここで上記ライン
CBO又はIBOのいずれか一方又は双方に断線障害又
は地気障害が発生した場合、上記゛゜01H゛信号によ
つてラインCBOに送出された電池は周辺回路TRMC
O〜TRMC2の一部又は全部に伝達されない(ライン
CBOに当該障害が発生したとき)か、又は周辺回路T
RMCO〜TRMC2に伝達されてもそこに蓄積された
“゜01H゛信号を中央制御装置CCで読み込むことが
できない(ラインIBOに当該障害が発生したとき)。
従つて中央制御装置CCの読み込む信号ば00H゛とな
る。また、上記ラインCBO又はIBOのいずれか一方
又は双方に混線障害が発生した場合は中央制御装置CC
は送出した゜“01H゛信号及び上記断線障害又は地気
障害に係る“00H゛信号以外の信号、すなわち“゜0
2H−FFH゛のいずれかをを読み込む。
例えば“03H゛信号を読み込んだ場合は上記ラインC
BOに送出された電池が当該ラインCBO及び他のライ
ンCBlの双方を介して周辺回路TRMCO〜TRMC
2の一部又は全部に伝達されたか、あるいは上記ライン
IBOに上記周辺回路TRMCO〜TRMC2の一部又
は全部から送られた電池が当該ラインIBO及び他のラ
インIBlの双方を介して中央制御装置CCに伝達され
てこととなり、これはラインCBOとCBlとが、又は
ラインIBOとIBlとがいずれかの個所で接触してノ
いる混線障害が発生していることになる。 また、
例えば上記チェックで中央制御装置が“゜02H゛信号
を読み込んだ場合は、ラインCBOに送出した電池が当
該ラインCBOと対のラインIBOには返送されず、代
つて他のラインIBlに電池が返送されたこととなり、
これはラインCBOとCBlとが、又はライン130と
IBlとがクロスしている(逆に配線されている)混線
障害が発生していることとなる。 また、ラインCBO
又はIBOが断線し、その個所でラインCBl又はIB
lに接触している場合も、中央制御装置CCぱ“0IH
゛信号の送出に対しで゜02H゛信号を読み込む。
当該障害は断線障害と混線障害の双方が同時に発生した
こととなり、第4図ではこのような障害の際の読み込み
信号は便宜上混線障害の欄に含めて示してある。 以上
の動作が終ると次に中央制御装置CCからぱ゜02H゛
信号〜“80H゛信号が順次送られラインCB,IBl
〜ラインCB7,IB7のチェックが順次行なわれる。
この動作は上記ラインCBO,IBJOに対するチェッ
ク動作と同様に行なわれる。 所で、第1図に示すよう
に本実施例では中央制御装置CCからの出力バスライン
及び中央制御装置CCへの入力バスラインは、その幹線
部0BUS及びIBUSが中央制御装置CCに接続され
、周辺装7置群に対しては当該幹線部0BUS,IBU
S力伎線部0BUS0〜0BUS2及びIBUSO〜I
BUS2に分けられて星状結線されており、当該支線部
0BUS0〜0BUS2及びIBUSO〜IBUS2の
各ラインCBrJ及ぼIBr.Jはそれぞれ対応するラ
イン相互がク複式接続されており、第1図の4で示す箇
所、すなわち各支線部0BUS0〜0BUS2及びIB
USO〜IBUS2の星状結線の分岐点に第3図に示す
ように出力ゲート群0GT0〜0GT2及び入力ゲート
群1GT0〜IGT2を挿入接続し、当該出力バスライ
ン及び入力バスラインの各支線部0BUS0〜0BUS
2及びIBUSO〜IBUS2を相互に電気的に分離す
ることによつて当該支線部毎の障害検出を可能としてい
る。すなわち、バスライン障害検出動作に当つて中央制
御装置CCは周辺回路TRMCを公知の方法で指定し、
出力ゲート群0GT0〜0GT2を介してバスラインチ
ェック信号を出力する。
次に上記周辺回路TRMCに蓄積されたバスラインチェ
ック信号を読み込むに当り、中央制御装置CCは再び上
記周辺回路TRMCを公知の方法で指定すると共に当該
指定された周辺回路TRMCの属する群を群指定リード
BUSDO〜BUSD2によつて指定し、入力ゲート群
1GT0〜IGT2にうち指定されたゲート群を開いて
該当の周辺回路TRMCからの入力信号(蓄積されたバ
スラインチェック信号)を読み込む。群指定リードBU
SDO〜BUSD2で指定された群以外の群に属する出
力バスライン及び入力バスラインの支線部はそれぞれの
ゲート群0GT及びIGTによつてバスラインの幹線部
0BUS及びIBUSには接続されないので、当該障害
検出は各群に属する支線部毎に各ラインCBrョ及びI
Br2に対して実施できる。尚、各群の周辺回路TRM
CO〜TRMC2に対するバスラインチェック信号の送
出及び読み込みの制御は、例えばまず全ての周辺回路T
RMCO〜TRMC2にバスラインチェック信号を送出
しておいて、そのあと全ての周辺回路TRMCO〜TR
MC2から順次上記バスラインチェック信号を読み込ん
でもよく、また例えば群毎に順次バス!ラインチェック
信号の送出と読み込みを行なうようにしてもよい。
また、本発明はバスラインが両方向バスラインであつて
も実施することができるし、更にバスラインを構成する
ラインの本数、各種周辺装置の群壬数すなわちバスライ
ンの支線部数及びバスラインチェック信号の形式等はシ
ステムの構成の違いによつて適宜に決定できる設計的事
項であり、これ等は本発明の要旨を変更するものではな
い。
(本発明の効果) 4本
発明は、複数ある各種周辺装置を複数の群に分割し、そ
れぞれの群に対しバスラインを支線部に分けて個別バス
ラインを構成し、かつ当該個別バスラインを相互に星状
結合し、また各個別バスラインとバスライン幹線との間
に入出力ゲート群を挿入接続して電気的に分離するとと
もにそれぞれの個別バスラインをバスラインチェックの
為の周辺回路で終端するようにしたものであり、本発明
によれば周辺装置群別にバスラインチェックができ、し
かも各群の個別バスラインは互に電気的に独立であるの
で、いずれかの群に属する個別バスラインで障害が発見
されたときは当該群についてのみ稼動を一時停止すれば
よく、障害が発生しつた群以外の群はその間も正常動作
が可能であるためシステムダウンが生じないか、もしく
はシステムダウンが生じても短時間のうちに回復でき、
また、バスラインを構成するライン毎に障害の内容(断
線、混線、地気または電池障害の別)を特定7して障害
検出が可能であり、しかも障害の発生個所もおおよそ特
定できる等、本発明は極めて顕著な効果を奏するもので
ある。
【図面の簡単な説明】
図面は全て本発明の実施例に係るものであり、・第1図
はデータシステムのブロック図、第2図はバスラインチ
ェックの為の周辺回路の詳細なブロック図、第3図は第
1図に於いて各周辺装置群に対して星状結線された共通
のバスラインを電気的に分離する回路を示した回路図、
第4図は中央制御装置から送出されるバスラインチェッ
ク信号と共通のバスラインの正常時又は障害発生時に上
記周辺回路から中央制御装置が読み込む信号との対比を
示す表である。

Claims (1)

    【特許請求の範囲】
  1. 1 中央制御装置と複数の周辺装置とをバスラインで結
    合するとともに、上記バスラインをデータ蓄積機能を有
    するバスラインチェック用の周辺回路で終端し、バスラ
    インチェック時には、上記中央制御装置は、バスライン
    チェック用の信号を上記周辺回路に送出して蓄積せしめ
    、しかるのち上記蓄積された信号を読み出して上記周辺
    回路に送出した信号と比較照合することによつてバスラ
    インの障害を検出するようにしたシステムに於いて、上
    記複数の周辺装置を複数の群に分けて各群毎に個別バス
    ラインを設けるとともに各個別バスラインをそれぞれ別
    個の上記周辺回路で終端し、かつ各個別バスラインの上
    記周辺回路による反終端側をゲート群を介して星状結合
    して上記中央制御装置のバスライン幹線に接続し、バス
    ラインチェック時には上記ゲート群を指定することによ
    つて上記群毎にバスラインの障害を検出し得るようにし
    たバスライン障害検出方式。
JP55126285A 1980-09-11 1980-09-11 バスライン障害検出方式 Expired JPS6043545B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55126285A JPS6043545B2 (ja) 1980-09-11 1980-09-11 バスライン障害検出方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55126285A JPS6043545B2 (ja) 1980-09-11 1980-09-11 バスライン障害検出方式

Publications (2)

Publication Number Publication Date
JPS5750034A JPS5750034A (en) 1982-03-24
JPS6043545B2 true JPS6043545B2 (ja) 1985-09-28

Family

ID=14931424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55126285A Expired JPS6043545B2 (ja) 1980-09-11 1980-09-11 バスライン障害検出方式

Country Status (1)

Country Link
JP (1) JPS6043545B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62197552U (ja) * 1986-06-07 1987-12-16
JPS637639U (ja) * 1986-07-01 1988-01-19

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61260125A (ja) * 1985-05-15 1986-11-18 Tokyo Electric Co Ltd ロ−ドセル秤の調整装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62197552U (ja) * 1986-06-07 1987-12-16
JPS637639U (ja) * 1986-07-01 1988-01-19

Also Published As

Publication number Publication date
JPS5750034A (en) 1982-03-24

Similar Documents

Publication Publication Date Title
US4514845A (en) Method and apparatus for bus fault location
US6982954B2 (en) Communications bus with redundant signal paths and method for compensating for signal path errors in a communications bus
EP2147375B1 (en) Fault recovery on a parallel computer system with a torus network
US8704408B2 (en) Switch matrix modeling system and method
US6985482B2 (en) Cross-bar switch system with redundancy
US20120262008A1 (en) Switching element system and method
JPS6043545B2 (ja) バスライン障害検出方式
US3553654A (en) Fault isolation arrangement for distributed logic memories
US5119379A (en) Method and apparatus for fault reporting
JPH08108823A (ja) 車載用通信網及び車載用制御装置
EP0691611B1 (en) Electrical device with input and output ports for changing the multiplex number of transmittal buses and system using the electrical device
US5414363A (en) Method for the electrical testing of equipotential lines
EP4521690A1 (en) Bi-directional controller area newtork communication system of multiple devices
JP4378799B2 (ja) ディジタルデータの入出力装置
US5689399A (en) Versatile switching module
JPH079636B2 (ja) バス診断装置
JPH01209502A (ja) プログラマブルコントローラの増設バスチェック装置
JPS6331058B2 (ja)
JPH03175844A (ja) パケット交換方式
JPH0581056A (ja) 電子計算機の二重化方式
JPS5854698B2 (ja) 障害検出方式
JPH03262044A (ja) 信号群制御回路
JPH0275078A (ja) ネットワーク制御装置の試験方法
JPS58172729A (ja) 入出力制御装置の診断回路
JPS60257370A (ja) 自動布線検査装置