JPS604260A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS604260A
JPS604260A JP58110962A JP11096283A JPS604260A JP S604260 A JPS604260 A JP S604260A JP 58110962 A JP58110962 A JP 58110962A JP 11096283 A JP11096283 A JP 11096283A JP S604260 A JPS604260 A JP S604260A
Authority
JP
Japan
Prior art keywords
gate
plate
electrode
cathode
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58110962A
Other languages
Japanese (ja)
Inventor
Shuroku Sakurada
桜田 修六
Hirohiko Ikeda
池田 裕彦
Masafumi Ono
小野 政文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Ltd
Hitachi Haramachi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Haramachi Electronics Ltd filed Critical Hitachi Ltd
Priority to JP58110962A priority Critical patent/JPS604260A/en
Publication of JPS604260A publication Critical patent/JPS604260A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thyristors (AREA)

Abstract

PURPOSE:To obtain a gate turn-OFF thyristor which can control large current by improving the structure of uniform contact of a gate electrode part with a cathode electrode part. CONSTITUTION:In accordance with the groups of thyristor elements arranged by splitting into the center A and the outer periphery B of a substrate 100, two cathode side compensating plates 111 and 112 arranged to disk form in the former and ring form concentrically thereto, which are in sliding contact with the cathode electrode 106. Each plate 111 and 112 is in sliding contact with a cathode side coolant 113. A gate electrode plate 118 of ring form is arranged in the middle between said two plates 111 and 112, while the intermediate gate connection C of the semiconductor substrate 100 is in sliding contact with said plate 118. Since the plate 118 receives pressure force from the coolant 113 via insulation spacer 119 and an elastic element 120 such as a spring, the contact thereof with the connection C in a large area is enabled.

Description

【発明の詳細な説明】 (利用分野) 本発明は、制御電極を有する半導体装置に関し、l侍に
、大1に流を制御し得るゲートターンオフサイリスタ等
の半導体装置の制御電極の引出し構造に閃する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Application) The present invention relates to a semiconductor device having a control electrode. do.

(背 景) 大電流を制御し得る半導体スイッチング装置としては、
従来よりタイリスタが用いられ、普及されている。そし
て、応用装置の大容量化に従がい、ツイリスタも、数百
アンペア級のものが既に実用化されており、これに伴゛
なっ又、ザイリスタの基板直径は60ra以上のものが
製品化されている。
(Background) As a semiconductor switching device that can control large currents,
Tairisters have been used and are widely used. As applied equipment becomes larger in capacity, Twiristors of several hundred ampere class have already been put into practical use. There is.

一方、最近になって、ゲート制御に上って電流のターン
オフが可能なゲートターンオフサイリスタ(以下、GT
Oサイリスタと呼ぶ)が開発され、インバータ等の、高
度な制御性を要求される電源装置への応用が活発になり
つ\ある。
On the other hand, recently, gate turn-off thyristors (hereinafter referred to as GT), which can turn off the current by controlling the gate
O-thyristors (called "O-thyristors") have been developed, and their application to power supplies such as inverters that require a high degree of controllability is becoming active.

GTOサイリスタも、応用装置の容量増大に従って大電
流化が進んでおり、現在では、1す181j御NiL流
(ゲートターンオフ可能な主電流の値)が1000アン
ペア級のものも開発さnている。
GTO thyristors are also becoming larger in current as the capacity of applied devices increases, and currently, GTO thyristors with a NiL current (value of main current that can turn off the gate) of 1000 amperes have been developed.

GTOサイリスタのゲートターンオフは、主電流による
半導体単結晶基板内の蓄積キャリアを、短時間内に、ゲ
ート端子を通してゲート回路に引抜くことによりなされ
る。
Gate turn-off of the GTO thyristor is performed by drawing out accumulated carriers in the semiconductor single crystal substrate due to the main current into the gate circuit through the gate terminal within a short time.

このとき、ゲートには、主電流の約4分の1に達するよ
うな、大きなオフゲート電流が流れる。
At this time, a large off-gate current that reaches about one-fourth of the main current flows through the gate.

したがって、GTOザイリスタは、大きなゲート電流を
許容できる構造にする必要がある。
Therefore, the GTO Zyristor needs to have a structure that can tolerate a large gate current.

大電流GTOサイリスタは、周知のように、シリコン半
導体単結晶基板の中に1単位の微細なサイリスタ要素部
分を多数個並列配置した構造となりている。
As is well known, a large current GTO thyristor has a structure in which a large number of minute thyristor elements of one unit are arranged in parallel in a silicon semiconductor single crystal substrate.

一方の主電極であるアノード電極は、基板の一方の主表
面に形成され、他方の主電極であるカソード電極は、前
記アノード表面に対向する基板の他方の主表面に、多数
個に分割して形成される。
One main electrode, an anode electrode, is formed on one main surface of the substrate, and the other main electrode, a cathode electrode, is formed on the other main surface of the substrate opposite to the anode surface. It is formed.

1だ、制御電極であるゲート電極は、前記カソード表面
と同一の表面上に、前記多数個のカソード電極を全て取
り囲むようにして形成される。なお、前記各種の電極は
、一般にアルミニウム蒸着膜により形成される。
1. A gate electrode, which is a control electrode, is formed on the same surface as the cathode surface so as to surround all of the plurality of cathode electrodes. Note that the various electrodes mentioned above are generally formed of an aluminum vapor deposited film.

以上に述べたような大電流GTOザイリスタ用の容器と
しては、一般に、熱放散性の良い平屋圧接パッケージが
用いられる。
As a container for the high-current GTO Zyristor as described above, a single-story press-contact package with good heat dissipation properties is generally used.

半導体基板のアノード電極は、アルミニウム等の隙材に
より、シリコンと熱膨張係数の近似した金属、例えばタ
ングステンよりなるアノード側補償板に固着される。さ
らに、前記アノード側補償板は熱伝導率の良好な金属、
例えば銅よりなる冷却体に、滑動的に接触される。
The anode electrode of the semiconductor substrate is fixed to an anode-side compensating plate made of a metal having a coefficient of thermal expansion similar to that of silicon, such as tungsten, through a gap material such as aluminum. Furthermore, the anode-side compensating plate is made of a metal with good thermal conductivity.
It is in sliding contact with a cooling body made of copper, for example.

半導体基板のカソード電極は、シリコンと熱膨張係数の
近似した金属、例えばタングステンよりなるカソード側
補償板に滑動的に接触される。前記カソード側補償板は
、熱伝導率の良好な金属。
The cathode electrode of the semiconductor substrate is slidably contacted with a cathode-side compensating plate made of a metal having a coefficient of thermal expansion similar to that of silicon, such as tungsten. The cathode side compensation plate is made of metal with good thermal conductivity.

例えば銅よりなる冷却体に滑動的に接触される1、半導
体基板のゲート電極は、その上の1点または複数点にお
いて、ゲート内リードに接続され、ゲート内リードはさ
らにゲート外リードに接続される。
A gate electrode of a semiconductor substrate 1 that is slidably in contact with a cooling body made of copper, for example, is connected to an internal gate lead at one or more points on the semiconductor substrate, and the internal gate lead is further connected to an external lead. Ru.

また、容器は、セラミック等の絶縁物質よりなる筒状本
体を具備し、前記したアノード側およびカソード側冷却
体の、それぞれ半導体基板側と反対の表面を外部に露出
させ、力・つゲート外リードを容器外に貫通させる気密
構造を有している。
The container also has a cylindrical body made of an insulating material such as ceramic, and has surfaces of the anode side and cathode side cooling bodies opposite to the semiconductor substrate side exposed to the outside, so that a lead outside the gate can be exposed to the outside. It has an airtight structure that allows it to pass through to the outside of the container.

平型圧接パッケージは、前記したアノード側およびカソ
ード側冷却体を挾持抑圧することにより、前記いくつか
の滑動接触面を電気的および熱的に低抵抗状態に保持し
ながら、各種の応用装置に組込んで使用されるものであ
る。
By sandwiching and suppressing the anode side and cathode side cooling bodies, the flat pressure contact package can be assembled into various application devices while maintaining the several sliding contact surfaces in an electrically and thermally low resistance state. It is used in a complex way.

前記し7′こように、GTOサイリスタのゲート構造は
、太さなゲート電流を許容できるよう、ケものとする必
要がある。
7' As described above, the gate structure of the GTO thyristor needs to be small so that it can tolerate a large gate current.

この目的のために、従来の大電流GTOザイリスクにお
いでは、 (1)半導体基板の中タミ部処、必贋なゲート電流容置
を得ることのできる、線径の太い銀等の、電り先伝6率
の良好な金属よりなるゲート内リードを押圧させる方法
、または (2)半導体基板の外周部に、必要なゲート電流容器を
イlることのできる複数本のアルミニウム製ゲート内リ
ードmを超音波溶接する方法、などが実施されている。
For this purpose, in the conventional high-current GTO Xyrisk, (1) the electrode tip is made of silver, etc. with a thick wire diameter, which can obtain the necessary gate current capacity in the tread part of the semiconductor substrate; (2) A method of pressing internal gate leads made of a metal with good conductivity, or (2) providing a plurality of aluminum internal gate leads m on the outer periphery of the semiconductor substrate that can fit the necessary gate current container. Methods such as ultrasonic welding are being implemented.

これらの方法は、半導体基板の直径が30簡ないし40
mの、大電流GTOサイリスタに適用されている。そし
て、その半導体基板表面におけるゲート取シ出し部分の
位置より、前者は中心ゲート方式、後者は周辺ゲート方
式と呼ばれている。
These methods are suitable for semiconductor substrates with a diameter of 30 to 40 mm.
m, high current GTO thyristors. The former is called the center gate method, and the latter is called the peripheral gate method, depending on the position of the gate extraction portion on the surface of the semiconductor substrate.

呟らに、可制御電流が一段と大電流化されたのに伴ない
、GTOサイリスクの基板サイズも大型化され、従来の
サイリスクと同様に、60wIφのものも製品化される
ようになった。ここにおいて、GTOサイリスタのゲー
ト内リードの構造にも新らたな工夫が必要となってきた
As the controllable current became even larger, the size of the GTO Cyrisk board also increased, and 60wIφ versions, like the conventional Cyrisk, were also commercialized. At this time, a new idea has become necessary for the structure of the lead in the gate of the GTO thyristor.

前述のように、大径のGTOザイリスタでは、多数個の
単位サイリスタ要素が並列配置されている。
As mentioned above, in a large diameter GTO thyristor, a large number of unit thyristor elements are arranged in parallel.

そして、ゲートターンオフ時には、各々のサイリスタ要
素から、中心または周辺に偏在したゲート取り出し部分
に向って、ターンオフケート電流が流れ、ゲート取り出
し部分において集約される。
At the time of gate turn-off, a turn-off current flows from each thyristor element toward the gate lead-out portion unevenly distributed in the center or periphery, and is concentrated in the gate lead-out portion.

ターンオフゲート電流は、半導体基板内部またはゲート
電極を横方向に流れるので、それぞれの電気抵抗に従っ
て電位降下が生じる。すなわち、ゲート取シ出し部分の
偏在によシ、半導体基板内には偽方向のM(位勾配が生
じる。
Since the turn-off gate current flows laterally within the semiconductor substrate or through the gate electrode, a potential drop occurs according to the respective electrical resistances. That is, due to the uneven distribution of the gate extraction portion, a false direction M (potential gradient) is generated in the semiconductor substrate.

ゲートターンオフ時に生じる横方向の電位勾配e、[、
多数個の単位−リイリヌタ要素相互間の、ターンオフ時
間のばらつきの原因になる。すなわち、ゲート取り出し
部分に近い位置にある単位・リーイリスタ要素は早くタ
ーンオフし、遠い位置にあるものは遅くター/オフする
The lateral potential gradient e, [, which occurs during gate turn-off
This causes variations in turn-off times among multiple unit-reinput elements. That is, unit/lead resistor elements located close to the gate extraction portion are turned off earlier, and those located further away are turned off later.

この結果、ゲート取シ出し部分から相対的に遠くに位置
し、時間的に遅くターンオフする単位サイリスク要素に
、主電流が集中してしまうようになる3、この傾向は、
GToサイリスタの基板サイズが犬きくなる程に顕著と
なり、可制御電流の向上のさまたけとなっている。
As a result, the main current will concentrate on the unit silicate element that is located relatively far from the gate extraction part and turns off later in time3. This tendency is caused by the following:
This becomes more noticeable as the substrate size of the GTo thyristor becomes larger, and this becomes an obstacle to improving the controllable current.

したがって、GToツィリスクの基板の大径化に伴い、
ターンオフ時に横方向の電位降下の少ないゲー)ffW
造の開発が必要となる。
Therefore, with the increase in the diameter of the GTo Tsilisk board,
Game with less lateral potential drop at turn-off) ffW
It is necessary to develop a new structure.

このために、前記したカソード補償板と共に、金6より
なるゲート電極板を、基板のゲート電極に対して大面積
で押圧する方法もいくつか提案されている。し〃・シ、
大径で且つ倣細な形状またはパターンを有する面に、カ
ソード電極板とゲート電極板とをそれぞれ面積選択的に
精度良く押圧することは極めて困難である。
For this purpose, several methods have been proposed in which a gate electrode plate made of gold 6 is pressed over a large area against the gate electrode of the substrate together with the cathode compensating plate described above. Shi〃・shi,
It is extremely difficult to press the cathode electrode plate and the gate electrode plate selectively and precisely on a surface having a large diameter and a narrow shape or pattern.

別の方法として、多数個に分割配置されたカソード電極
を、基板表面の中心側と周辺側の2つの群に分離し、そ
の中間にゲート取り出し部分を・設けることが提案され
ている。
As another method, it has been proposed to separate the cathode electrodes, which are divided into a large number of parts, into two groups, one on the center side and the other on the peripheral side of the substrate surface, and provide a gate extraction part in the middle.

このようなGTOサイリスタの基板部分の構造の一例を
第1図および第2図に示す。第1図はカソード電極およ
びゲート電極が配置された主表面側の平面図、第2図は
第1図のX−Y断面図である。J中心体基板1ooFi
、ps導電形υなる第1層(Pエミッタ) 101、N
導電形よりなる第2層(Nベース)102、P導電形よ
りなる第3層(Pベーヌ)103、およびN導電形よシ
なる第4層(Nエミッタ)104より構成され、それぞ
れの層の間には■接合が形成される。
An example of the structure of the substrate portion of such a GTO thyristor is shown in FIGS. 1 and 2. FIG. 1 is a plan view of the main surface side where a cathode electrode and a gate electrode are arranged, and FIG. 2 is an XY cross-sectional view of FIG. 1. J centrosome substrate 1ooFi
, ps conductivity type υ first layer (P emitter) 101, N
It is composed of a second layer (N base) 102 of conductivity type, a third layer (P bene) 103 of P conductivity type, and a fourth layer (N emitter) 104 of N conductivity type. ■A junction is formed between them.

Pエミッタ101は基板100の一方の主面に露出し、
アノード雑種105iC,d−ζツクに接続さnる。
P emitter 101 is exposed on one main surface of substrate 100,
Anode hybrid 105iC, connected to d-ζts.

Nエミッタ104は、基板100の他方の主面に多数個
に分割をれた状態で露出し、それぞれ力ソード電極10
6にオーミックに接続される、。
The N emitter 104 is exposed on the other main surface of the substrate 100 in a state where it is divided into a large number of parts, each of which is connected to the power sword electrode 10.
6 is ohmically connected.

この例は、いわゆる“中間ゲートパターンを有するG’
l”0ツイリスタであり、Nエミッ月04は、I丘II
等角度ンなす半径上に、かつ半導体基板の中心11i 
Aと外周部Bとに分割して配置されている。中心部Nエ
ミッタと外周部N工(ツタとの間には、後述する中間ゲ
ート接続部Cが残されている。。
This example is a so-called "G' with intermediate gate pattern".
l”0 Twilista and Nemi May 04 I Hill II
on the radius formed by the equiangular angle, and on the center 11i of the semiconductor substrate.
It is divided and arranged into A and an outer peripheral part B. An intermediate gate connection portion C, which will be described later, remains between the center N emitter and the outer peripheral N emitter.

Pベース103は、Nエミッタ104と同一主面上に1
 Nエミッタ104を取シ囲むように露出しておシ、カ
ソード′rFL他106を取シ囲むゲート電極107ニ
オーミソクに接続される。
The P base 103 is located on the same main surface as the N emitter 104.
The gate electrode 107 is exposed so as to surround the N emitter 104 and is connected to the gate electrode 107 which surrounds the cathode 106.

Nベース102は、Pエミッぞ101、およびPペース
103と共に、半導体基板100の端面に露出し、当該
半導体装置の電圧相持状態を安定化するための絶縁性表
面安定化材108により覆われている。
The N base 102 is exposed at the end surface of the semiconductor substrate 100 together with the P emitter 101 and the P space 103, and is covered with an insulating surface stabilizing material 108 for stabilizing the voltage mutuality state of the semiconductor device. .

アノード電極105は、半導体基板100と熱w張係数
の近似した金夙よりなるアノード側補償板109に鑞伺
けされる。一方、カソード電@106は、図示されてい
ないが、容器組込みの段階で、半導体基板100と近似
した熱膨張係数の金属よりなるカソード側補償板に抑圧
接触される。。
The anode electrode 105 is mounted on an anode-side compensating plate 109 made of metal whose thermal tensile coefficient is similar to that of the semiconductor substrate 100. On the other hand, although not shown, the cathode electrode 106 is pressed into contact with a cathode-side compensating plate made of a metal having a coefficient of thermal expansion similar to that of the semiconductor substrate 100 at the stage of assembling the container. .

第1および第2図に示すよりに、中間ゲートパターンを
有するGTOサイリスクは、多数個の微細なカソード電
極、すなわち単位ツイリヌタ要素を中心部Aと外周部B
の2つの群に分割する中間ゲート接続部Cを備える。
As shown in FIGS. 1 and 2, the GTO silice with an intermediate gate pattern has a large number of fine cathode electrodes, i.e., unit twine elements, in a central part A and an outer peripheral part B.
An intermediate gate connection C is provided which divides the gate into two groups.

中間ゲート接続部Cは、ゲートターンオフ時に、中心部
Aの単位ザイリスタ要素mおよび外周部Bの単位サイリ
スク要素群より1、ターンオフゲート電荷を吸収する働
らきをする、 この上うなGTOサイリスタは中間ゲート方式と呼ばれ
、単位ザイリスタ要素群を分割するととKより、ゲート
ターンオフ時の横方向の電位勾配を軽減する効果がある
。但しこの方式の場合、カソード側補償板およびゲート
電極板の構造をどのようにするかという課題の清快が必
要でちゃ、未だ実用化に至っていない3、 ′iだ、周知のよりに、半導体基板100をアノード側
補償板109に鍬付けすることにより、それらの熱j膨
張係数を近似させているにも拘らず、結合体はバイメタ
ル効果により若干の反りを生ずることがある。特に、大
径の基板を用いるGTOザイリスタの場合、とのよりな
基板の反りは極めて有害である。
The intermediate gate connection part C functions to absorb the turn-off gate charge from the unit thyristor element m in the center part A and the unit thyristor element group in the outer peripheral part B at the time of gate turn-off. Dividing a unit Zyristor element group has the effect of reducing the lateral potential gradient during gate turn-off. However, in the case of this method, it is necessary to solve the problem of how to structure the cathode side compensation plate and the gate electrode plate, and it has not yet been put into practical use3. By attaching the substrate 100 to the anode side compensating plate 109, although their thermal expansion coefficients are approximated, the combined body may be slightly warped due to the bimetal effect. Particularly in the case of a GTO Zyristor that uses a large-diameter substrate, severe warping of the substrate is extremely harmful.

なぜならは、GTOサイリスタでは、前記したように、
カソード電極が分離形成されているため、基板に反シを
生ずると、実装時忙、いくっがのカソード電極とカソー
ド側補償板との間に間隙が生ずるようになる。
This is because, as mentioned above, in the GTO thyristor,
Since the cathode electrodes are formed separately, if the substrate is warped, a gap will be created between the cathode electrodes and the cathode-side compensation plate during mounting.

このことは、いくつ力・の即位ザイリスタ要素が電気的
にオープン状態となること−したがって、半導体基板の
ある一部の面積部分が無効となることを意味する。
This means that at some point the Zyristor element becomes electrically open - and therefore some area of the semiconductor substrate becomes ineffective.

このような現象は、半導体基板の径が大きくなる程顕著
になυ、GTOザイリスタの大電流化の阻害要因となる
という欠点がある。
Such a phenomenon becomes more pronounced as the diameter of the semiconductor substrate becomes larger, and has the disadvantage that it becomes a factor that inhibits the increase in current of the GTO zyristor.

(目 的) 本発明は、前述の欠点を除去するためになされたもので
あり、その目的は、前述の中間ゲート方式〇TOサイリ
スタをはじめとする各種ザイリヌタやパワートランジヌ
タなどに用いるのに好適な、ゲート電極板や電流制御電
極板舎備えた半導体装置を提供することにある。
(Purpose) The present invention was made in order to eliminate the above-mentioned drawbacks, and its purpose is to make it suitable for use in various thyristors and power transistors including the above-mentioned intermediate gate type TO thyristor. Another object of the present invention is to provide a semiconductor device equipped with a gate electrode plate and a current control electrode plate.

(概 要) 前記の目的を達成するために、本発明は、半導体基板の
中間グートノ3続部の電極形状とほぼ近似し/こM面形
4に、のゲート電極板を、剛性絶縁要素および弾性要素
を介して、カソード側冷却体によって、611記基板の
中間ゲート接触部に抑圧接触させるように(構成した点
に!1″¥徴がある。
(Summary) In order to achieve the above object, the present invention provides a structure in which a gate electrode plate having an M-plane shape substantially approximating the electrode shape of an intermediate three-way junction of a semiconductor substrate is provided with a rigid insulating element and The cathode-side cooling body is brought into pressure contact with the intermediate gate contact portion of the substrate No. 611 via the elastic element.

(実施例) ノン下に、図面を参照して、本発明の詳細な説明する1
゜ 第3図は本発明の一実施例の断面図である。
(Example) Below, the present invention will be described in detail with reference to the drawings.
3 is a sectional view of one embodiment of the present invention.

この図に、す?いて、半導体基板100は、第1図およ
び第2図に関して前述した中間ゲートパターンを有する
ものでちる。#導体基板100のアノード電極tosF
ci付けされ、+if+記基板100を保持するアノー
ド側補償板109は、アノード側冷却体110にγi7
 jl!IJ J妾/1虫する。
In this figure? The semiconductor substrate 100 has the intermediate gate pattern described above with respect to FIGS. 1 and 2. #Anode electrode tosF of conductor substrate 100
The anode-side compensating plate 109 holding the +if+ substrate 100 is attached with γi7 to the anode-side cooling body 110.
jl! IJJ concubine/1 bug.

半・、4体基板100のカソード電極106は、前記し
ンとようにカソード側補償板111 、112に滑動接
触する必要がある。このため、本実施例では、第30に
示す如く、I2板100の中心部AJ外周部Bとにそれ
ぞれ分割配置されたサイリスタ要素群に対応して、円板
状によびこれと同心的に配置された環状の、2つのカン
−ド側補tit板111およヒ112が設けられ、これ
らがカソード電極106と滑動接触する。
The cathode electrode 106 of the semi-quadruple substrate 100 needs to be in sliding contact with the cathode-side compensating plates 111 and 112 in the same manner as described above. For this reason, in this embodiment, as shown in No. 30, the thyristor elements are arranged in a disc shape and concentrically with each other, corresponding to the thyristor element groups divided and arranged in the central part AJ and the outer peripheral part B of the I2 plate 100. Two annular cand side auxiliary tit plates 111 and 112 are provided, which are in sliding contact with the cathode electrode 106.

また、それぞれのカソード側補償板111 、112は
、カソード側冷却体113に滑動凄触する。
Further, each of the cathode-side compensating plates 111 and 112 slides into contact with the cathode-side cooling body 113.

前記2つのカソード側補償板111 、112の中間圧
は、環状のゲート@極板118が配置されており、半導
体基板100の中間ゲート接続部Cは、前記ゲート電極
板118に滑動接触する。ゲート電極板118は、絶縁
性スペーサ119および、はね等の弾性要素120を介
し、てカソード側冷却体113よシ押圧力を受けるので
、中間ゲート接続部Cに大面積で接触することカニ可能
と方る。ゲート電極板118は絶縁性スペーサ119に
よpカソード側補償板ill 、 112およびカソー
ドllIυ冷却体113と絶縁されでいる。。
An annular gate@electrode plate 118 is disposed at the intermediate pressure between the two cathode-side compensating plates 111 and 112, and the intermediate gate connection portion C of the semiconductor substrate 100 is in sliding contact with the gate electrode plate 118. Since the gate electrode plate 118 receives a pressing force from the cathode side cooling body 113 via an insulating spacer 119 and an elastic element 120 such as a spring, it is possible to contact the intermediate gate connection part C over a large area. Tohoru. The gate electrode plate 118 is insulated from the p cathode side compensating plates ill, 112 and the cathode cooling body 113 by an insulating spacer 119. .

アノード側およびカソード側冷却体1==10 、11
3は、それぞれ弾性フランジ115 、116 、11
7により、容器の絶縁性外壁114に溶接固着される。
Anode side and cathode side cooling body 1==10, 11
3 are elastic flanges 115, 116, 11, respectively.
7, it is welded and fixed to the insulating outer wall 114 of the container.

なお、アノード側補償板109は、テフロンやシリコノ
ンバーなどの柔軟材124を介して、前記外壁114の
内側で位置合せ哀れる。
Note that the anode side compensating plate 109 is aligned and placed inside the outer wall 114 via a flexible material 124 such as Teflon or silicone bar.

また、ゲート電極板118にはゲート内リード121の
一端が接続され、その他端は、前記外壁114を突抜け
るゲートパイプ122に溶接される。
Further, one end of an internal gate lead 121 is connected to the gate electrode plate 118, and the other end is welded to a gate pipe 122 that penetrates the outer wall 114.

ゲート内リード121には、カソードとの絶縁のため、
絶す性被伍123が施される。
The in-gate lead 121 has, for insulation from the cathode,
The ultimate sex treatment 123 is applied.

実装時には、アノード側およびカソード側冷却体110
 、113を両側(図では、上下)から、強い弾性力で
押圧することにより、各々の滑動接触部は電気的および
熱的に低抵抗状態となすことができる。
When mounted, the anode side and cathode side cooling bodies 110
, 113 from both sides (top and bottom in the figure) with a strong elastic force, each sliding contact portion can be brought into a state of electrically and thermally low resistance.

なお、以上では、本発明を大電流GTOサイリスタに適
用した場合について主に説明したが、GTOサイリスタ
のみならず、一般のサイリスタまたはパワートランジス
タにも本発明の構造が適用できることは、当業者であれ
ば容易に理解できるであろう。
Although the present invention has been mainly explained above in the case where it is applied to a large current GTO thyristor, those skilled in the art will recognize that the structure of the present invention can be applied not only to GTO thyristors but also to general thyristors or power transistors. It will be easy to understand.

また、単位サイリスタ要素群を、中心部と外周部の2つ
忙分割した例を説明したが、3つ以上に分割することも
可能である。この場合、カソード側補償板はそれぞれの
要素群に応じて押圧され、七の境界に複数個の中間グー
1リングがそれぞれ弾性要素により押圧されることは、
当然である。
Further, although an example has been described in which the unit thyristor element group is divided into two parts, a central part and an outer peripheral part, it is also possible to divide it into three or more parts. In this case, the cathode-side compensating plate is pressed according to each element group, and the plurality of intermediate goo rings are pressed by the elastic elements at the boundaries of 7, respectively.
Of course.

(効 果) 以上の説明から明らかなように、本発明の構成によると
、中間ゲート接続部によって分離された単位サイリスタ
要素群−すなわら、中心部Aおよび外周部Bの単位サイ
リスタ要素群は、それぞれ別i+taニ力y −トl!
Ila[L& i1xオ、r: rj 1x2Fc接M
fるので、各カソード補償板の範囲内における基板の反
シト、1を、基板全体の反り量に比べて約半分に減少す
ることかできる。
(Effects) As is clear from the above description, according to the configuration of the present invention, the unit thyristor element groups separated by the intermediate gate connection portion, that is, the unit thyristor element groups in the center portion A and the outer peripheral portion B, are separated by the intermediate gate connection portion. , respectively i + ta ni force y - tol!
Ila [L & i1x O, r: rj 1x2Fc contact M
Therefore, the warpage of the substrate within the range of each cathode compensating plate can be reduced to approximately half of the amount of warpage of the entire substrate.

しン′仁がって、それぞれの単位サイリッタ悶素群にお
いて、基板の反りによる高さの差は、硬度の/J一式い
カソード側冷711体1.13の塑性変形によって吸収
できるようになり、カソード電極とカソードi+:Q 
(tli 4へ板111 、112とは均一に抑圧接触
されるようになる。
As a result, the difference in height due to the warpage of the substrate in each unit thyritta group can be absorbed by the plastic deformation of the cold 711 body 1.13 on the cathode side, which has a hardness of /J. , cathode electrode and cathode i+:Q
(The plates 111 and 112 come into uniform pressure contact with the tli 4.

さらに本発明によると、Ji、板の中間ゲート接続部の
形状と近似した形状をイラするゲート電極板118は、
弾性要素120とカソード側冷却体113とにより、n
ij記カソード側浦償板111 、112とは独立にゲ
ート電極に押圧されるので、ゲート電極板11Bとゲー
ト電極107との均一接触も可能となる。
Furthermore, according to the present invention, the gate electrode plate 118 having a shape approximating the shape of the intermediate gate connection portion of the plate is
By the elastic element 120 and the cathode side cooling body 113, n
Since it is pressed against the gate electrode independently of the cathode side compensation plates 111 and 112, uniform contact between the gate electrode plate 11B and the gate electrode 107 is also possible.

以上のようなゲート電極部およびカソード電極部の均一
接融41・(造により、本発明のGTOザイリスタでは
、半導体基板の直径を大きくしても、各々の滑動接触面
に空隙を生ずることがなくなり、大電流化を容易に達成
することができる1゜本発明による第2の効果は、ケー
ト電極板118の電流容量を大きくすることができるこ
とである3、すなわち、基板100の中間り゛−ト接触
部Cにゲート電極板118を押圧する構造なので、従来
の、基板の中心部よりゲートを取り出す方法や、アルミ
ニウム線の超音波溶接によりゲートを取り出す方法に比
較して、ゲート電極のリード抵抗をl」・さくすること
が可能である。このことにより、大電流をゲートターン
オフする際にも、良好な動作が可能となる。
Due to the uniform welding structure of the gate electrode portion and the cathode electrode portion as described above, in the GTO Zyristor of the present invention, even if the diameter of the semiconductor substrate is increased, no voids are formed on each sliding contact surface. The second effect of the present invention is that the current capacity of the gate electrode plate 118 can be increased.3. Since the structure presses the gate electrode plate 118 against the contact portion C, the lead resistance of the gate electrode can be reduced compared to the conventional method of taking out the gate from the center of the board or the method of taking out the gate by ultrasonic welding of aluminum wire. This enables good operation even when turning off a large current at the gate.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を適用するのに好適な中間ゲート方式〇
TOサイリスタの半導体基板の平面略図、第2図は第1
図のX−Y線断面図、第3図は本発明の一実施例による
半導体装置の断面図である。 100・・・半導体基板、105・・・アノード?!極
、106・・・カソード電極、107・・・ゲート電極
、109・・・アノード側補償板、110・・・アノー
ド側冷却体、111 、112・・・カソード側補償板
、113・・・カソード側冷却体、118・・・ゲート
電極板、119・・・絶縁性スペーサ、120・・・弾
性要素
FIG. 1 is a schematic plan view of a semiconductor substrate of an intermediate gate type TO thyristor suitable for applying the present invention, and FIG.
3 is a sectional view taken along the line X-Y in the figure, and FIG. 3 is a sectional view of a semiconductor device according to an embodiment of the present invention. 100...Semiconductor substrate, 105...Anode? ! Pole, 106... Cathode electrode, 107... Gate electrode, 109... Anode side compensation plate, 110... Anode side cooling body, 111, 112... Cathode side compensation plate, 113... Cathode Side cooling body, 118... Gate electrode plate, 119... Insulating spacer, 120... Elastic element

Claims (4)

【特許請求の範囲】[Claims] (1)2以上のPN接合を内部に形成された半導体基板
と、前記半導体基板の第1主面上に形成された第l主電
極と、前記半導体基板の第2主面上に分!’lt して
形成され、中心部と外周部の、少くとも2群に分割され
た複数個の第2主電極と、前記第2主面上に、前記第2
主電極を取囲むよりに形成された制御II電極と、前記
ff5i主電極に接続された第1補償板と、前記第1補
償板に滑動接触された第l冷却体と、前記第2主電極に
対して、それぞれの群ごとに滑動接触された複数個の第
2補償板と、前記複数個の第2補償板に滑動接触された
第2冷却体と、前記複数個の第2補償板の間に配置され
、前記制御電極に滑動接触された少なくとも1つの制御
電極板と、前記制御電極板をi[t制御電極に対して押
圧する弾性手段とを具備したことを特徴とする半導体装
置。
(1) Separate two or more PN junctions between a semiconductor substrate formed therein, a lth main electrode formed on a first main surface of the semiconductor substrate, and a second main surface of the semiconductor substrate! a plurality of second main electrodes divided into at least two groups, a central part and an outer peripheral part;
a control II electrode formed to surround the main electrode; a first compensation plate connected to the ff5i main electrode; a first cooling body slidingly contacted to the first compensation plate; and a second main electrode. between a plurality of second compensating plates in sliding contact for each group, a second cooling body in sliding contact with the plurality of second compensating plates, and the plurality of second compensating plates. A semiconductor device comprising at least one control electrode plate disposed and in sliding contact with the control electrode, and elastic means for pressing the control electrode plate against the i[t control electrode.
(2)中心部の第2主電極群と外周部の第2主′wL極
群との中間に、制御電極接触部が残されたことを特徴と
する特許 装置。
(2) The patented device is characterized in that a control electrode contact portion is left between the second main electrode group at the center and the second main 'wL electrode group at the outer periphery.
(3)中心部の第2主電極群に滑動接触する第2補償板
は円形であり、外周部の第2主電極群に滑動接触する第
2補償板は環状であり、前記2つの第2補償板の間に環
状の制御電極板が配置されたことを特徴とする前記特許
請求の範囲第1項記載の半導体装置。
(3) The second compensating plate slidingly in contact with the second main electrode group at the center is circular; the second compensating plate slidingly contacting the second main electrode group at the outer periphery is annular; 2. The semiconductor device according to claim 1, further comprising an annular control electrode plate disposed between the compensating plates.
(4)弾性手段は第2冷却体と制御電極板の間に設けら
れ、弾性手段と制御電極板の間に絶縁部材が設けられ、
この絶縁部材は制御電極板と種数の第22ilI償滴の
一掛本行hうとkを蒔徴とする前記特許詩求の範囲第1
項記載の半導体装置。
(4) the elastic means is provided between the second cooling body and the control electrode plate, and an insulating member is provided between the elastic means and the control electrode plate;
This insulating member is connected to the control electrode plate and the 22nd genus of the 22nd ilI compensating droplet is connected to the control electrode plate.
1. Semiconductor device described in Section 1.
JP58110962A 1983-06-22 1983-06-22 Semiconductor device Pending JPS604260A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58110962A JPS604260A (en) 1983-06-22 1983-06-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58110962A JPS604260A (en) 1983-06-22 1983-06-22 Semiconductor device

Publications (1)

Publication Number Publication Date
JPS604260A true JPS604260A (en) 1985-01-10

Family

ID=14548923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58110962A Pending JPS604260A (en) 1983-06-22 1983-06-22 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS604260A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60150670A (en) * 1984-01-17 1985-08-08 Mitsubishi Electric Corp Semiconductor device
JPS61208873A (en) * 1985-03-13 1986-09-17 Res Dev Corp Of Japan Double-gate electrostatic induction thyristor of compression bonded structure
JPS61212065A (en) * 1985-03-18 1986-09-20 Hitachi Ltd Semiconductor switching device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5762562A (en) * 1980-10-03 1982-04-15 Hitachi Ltd Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5762562A (en) * 1980-10-03 1982-04-15 Hitachi Ltd Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60150670A (en) * 1984-01-17 1985-08-08 Mitsubishi Electric Corp Semiconductor device
JPS61208873A (en) * 1985-03-13 1986-09-17 Res Dev Corp Of Japan Double-gate electrostatic induction thyristor of compression bonded structure
JPS61212065A (en) * 1985-03-18 1986-09-20 Hitachi Ltd Semiconductor switching device

Similar Documents

Publication Publication Date Title
US3526815A (en) Controllable semi-conductor devices comprising main and auxiliary thyristors having all except one emitter-layer in common
JPS59121871A (en) Semiconductor device
JPS604260A (en) Semiconductor device
US3440501A (en) Double-triggering semiconductor controlled rectifier
JPS6156628B2 (en)
JPS5999769A (en) Semiconductor device
US5821616A (en) Power MOS device chip and package assembly
JPS6347977A (en) Gate turn off thyristor
US3617821A (en) High-voltage transistor structure having uniform thermal characteristics
JPS5923115B2 (en) Mesa type semiconductor device
JP7080392B2 (en) Pressure welding type semiconductor device
JPS62269322A (en) Power semiconductor device
JPS5871658A (en) Pressure contact type semiconductor device
JP2654852B2 (en) Electrostatic induction type semiconductor device suitable for pressure contact type package structure.
JPH05206448A (en) Press contact type semiconductor element
JPH0691246B2 (en) Semiconductor device
JPS6226582B2 (en)
GB2145559A (en) Interdigitated semiconductor device
JPS615533A (en) Pressure-contact type semiconductor device
JP2822614B2 (en) Gate turn-off thyristor
JPH05218397A (en) Pressure-welded semiconductor element
JP4318871B2 (en) Electrode structure for semiconductor devices
JPH01215028A (en) Pressure welding type semiconductor device
JPH06296014A (en) Semiconductor device
JPS63173363A (en) Semiconductor device