JPS603235A - 無線通信機 - Google Patents
無線通信機Info
- Publication number
- JPS603235A JPS603235A JP11058983A JP11058983A JPS603235A JP S603235 A JPS603235 A JP S603235A JP 11058983 A JP11058983 A JP 11058983A JP 11058983 A JP11058983 A JP 11058983A JP S603235 A JPS603235 A JP S603235A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- local signal
- frequency
- mixer
- digit part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Superheterodyne Receivers (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は無線通信機に係わり、特にプログラマブルカウ
ンタを設けたＰＬＬ回路で生成されたローカル信号で送
受信信号を変調して選択する無線通信機に関する。
ンタを設けたＰＬＬ回路で生成されたローカル信号で送
受信信号を変調して選択する無線通信機に関する。
通常、無線通信機は第１図に示す如く、高周波増幅回路
２、混合器３、中間周波増幅回路４が設けられ、ＰＬＬ
回路５の端子５ａから混合器３へ送られる発振信号ｆＬ
の周波数を変更して希望電波を選択する。ＰＬＬ回路５
には基準信号発生回路６、位相比較器７、ローパスフィ
ルタ８、電圧制御発振器９およびプログラマブルカラ／
りｌＯが設けである。グログラマブルカウンタエ０は分
周比を自由にプログラムできるデイパイダで形成され、
プログラムされた分周比に応じて端子５ａから出力され
る発振信号ｆＬの周波数を変更する０プログラマゾルカ
ウンタ１０は並列入力されるプログラム端子を有し、通
常、バイナリモードの分周情報を分周比設定回路１３か
らプログラム端子を介して入力される。プログラマブル
カウンタ１０はクロック端子ＣＬから入力されたパルス
を計数し分周情報に応じた分周比で分周しバス端子ＢＵ
Ｓから分周信号ｆｄを出力する。位相比較器７は分周信
号ｆｄと基準信号ｆｒとの位相を比較しロー・母スフイ
ルタ８へ誤差信号を出力する。なお、分周比設定回路１
３はパルス積算カウンタで形成され、周波数調整器１１
から送出されるパルスを加減算し所望の分周情報を得る
ようになっている。分周情報は受信信号の周波数に変換
され表示器（図示してない）で表示される。
２、混合器３、中間周波増幅回路４が設けられ、ＰＬＬ
回路５の端子５ａから混合器３へ送られる発振信号ｆＬ
の周波数を変更して希望電波を選択する。ＰＬＬ回路５
には基準信号発生回路６、位相比較器７、ローパスフィ
ルタ８、電圧制御発振器９およびプログラマブルカラ／
りｌＯが設けである。グログラマブルカウンタエ０は分
周比を自由にプログラムできるデイパイダで形成され、
プログラムされた分周比に応じて端子５ａから出力され
る発振信号ｆＬの周波数を変更する０プログラマゾルカ
ウンタ１０は並列入力されるプログラム端子を有し、通
常、バイナリモードの分周情報を分周比設定回路１３か
らプログラム端子を介して入力される。プログラマブル
カウンタ１０はクロック端子ＣＬから入力されたパルス
を計数し分周情報に応じた分周比で分周しバス端子ＢＵ
Ｓから分周信号ｆｄを出力する。位相比較器７は分周信
号ｆｄと基準信号ｆｒとの位相を比較しロー・母スフイ
ルタ８へ誤差信号を出力する。なお、分周比設定回路１
３はパルス積算カウンタで形成され、周波数調整器１１
から送出されるパルスを加減算し所望の分周情報を得る
ようになっている。分周情報は受信信号の周波数に変換
され表示器（図示してない）で表示される。
ＰＬＬ回路５を用いた発振信号発生回路は電圧制御発振
器９の自走周波数可変範囲、プログラマブルカウンタ１
００周波数特性等で発振周波数範囲が制限される。また
、自走周波数は送受信周波数帯域および中間周波数から
決定されるから、ＰＬＬ回路５０基準信号ｆｒ％分周信
号ｆｄ１発振信号ｆＬのそれぞれの周波数に対する各部
条件を固定すると、確定された送受信周波数帯域を拡大
することは困難となる。なお、プログラマゾルカウンタ
１０はフリップフロップ等で形成されているから動作域
の上限が電圧制御発振器９の自走周波数可変範囲よシ低
い。このため、電圧制御発振器９とプログラマブルカウ
ンタ１０との間に混合器を設は発振信号ｆＬの周波数を
プログラマゾルカウンタ１０の動作域にはいるよう形成
される。
器９の自走周波数可変範囲、プログラマブルカウンタ１
００周波数特性等で発振周波数範囲が制限される。また
、自走周波数は送受信周波数帯域および中間周波数から
決定されるから、ＰＬＬ回路５０基準信号ｆｒ％分周信
号ｆｄ１発振信号ｆＬのそれぞれの周波数に対する各部
条件を固定すると、確定された送受信周波数帯域を拡大
することは困難となる。なお、プログラマゾルカウンタ
１０はフリップフロップ等で形成されているから動作域
の上限が電圧制御発振器９の自走周波数可変範囲よシ低
い。このため、電圧制御発振器９とプログラマブルカウ
ンタ１０との間に混合器を設は発振信号ｆＬの周波数を
プログラマゾルカウンタ１０の動作域にはいるよう形成
される。
本発明は上述した点にかんがみなされたもので、ＰＬＬ
回路によシ発振信号を発生する回路構成で容易に送受信
周波数帯域を拡大できる無線通信機を提供することを目
的とする。
回路によシ発振信号を発生する回路構成で容易に送受信
周波数帯域を拡大できる無線通信機を提供することを目
的とする。
本発明はＰＬＬ回路のプログラマブルカウンタを第１の
桁部分並びに第１の桁部分から桁上げされる第２の桁部
分に分割しである。また、発振信号を第１のローカル信
号とし、第１のローカル信号を第１の桁部分に対応した
倍数でてい倍し第２のローカル信号を生成する。第１の
桁部分と第２の桁部分はそれぞれ分周比設定回路の第１
の桁部分設定器並びに第２の桁部分設定器から分周情報
を得るようになっている。切換器によシ第１の桁部分設
定器を組入れたときは第１の桁部分に対応した倍数のて
い倍器で第１のローカル信号に相当する発振信号をてい
倍して第２のローカル信号を形成する構造となっている
。
桁部分並びに第１の桁部分から桁上げされる第２の桁部
分に分割しである。また、発振信号を第１のローカル信
号とし、第１のローカル信号を第１の桁部分に対応した
倍数でてい倍し第２のローカル信号を生成する。第１の
桁部分と第２の桁部分はそれぞれ分周比設定回路の第１
の桁部分設定器並びに第２の桁部分設定器から分周情報
を得るようになっている。切換器によシ第１の桁部分設
定器を組入れたときは第１の桁部分に対応した倍数のて
い倍器で第１のローカル信号に相当する発振信号をてい
倍して第２のローカル信号を形成する構造となっている
。
以下、本発明による無線通信機を第２図にしたがって詳
述する。
述する。
第２図は本発明による無線通信機の一実施例におけるブ
ロック図である。
ロック図である。
第２図において１２はプログラマゾルカウンタである。
プログラマブルカウンタ１２は第１の桁部分１２１にお
よび第２の桁部分１２ｂで構成されている。第１の桁部
分１２ａは電圧制御発振器９から出力される発振信号ｆ
Ｌをクロック端子ＣＬに受け動作する。第１の桁部分１
２ａが桁上げされると第２の桁部分が動作する。分局信
号ｆｄハ第２の術部のバス端子ＢＵＳから位相比較器７
へ送出される。
よび第２の桁部分１２ｂで構成されている。第１の桁部
分１２ａは電圧制御発振器９から出力される発振信号ｆ
Ｌをクロック端子ＣＬに受け動作する。第１の桁部分１
２ａが桁上げされると第２の桁部分が動作する。分局信
号ｆｄハ第２の術部のバス端子ＢＵＳから位相比較器７
へ送出される。
分周比設定回路１４は第１の桁部分設定器１５および第
２の桁部分設定器１６からなる・ぐルス積算カウンタで
構成されている。第１の桁部分設定器１５は分周比設定
回路１４の端子１４ａから入力される設定ノ々ルスを端
子１５ａに受けて動作する。桁上げの設定・ぐルスは端
子１５ｂを介して端子１４ｂへ出力される。第２の桁部
分設定器１６は分周比設定回路１４の端子１４ｃを介し
て入力される設定パルスを端子１６ａに受けて動作する
。
２の桁部分設定器１６からなる・ぐルス積算カウンタで
構成されている。第１の桁部分設定器１５は分周比設定
回路１４の端子１４ａから入力される設定ノ々ルスを端
子１５ａに受けて動作する。桁上げの設定・ぐルスは端
子１５ｂを介して端子１４ｂへ出力される。第２の桁部
分設定器１６は分周比設定回路１４の端子１４ｃを介し
て入力される設定パルスを端子１６ａに受けて動作する
。
第１の桁部分設定器１５および第２の桁部分設定器１６
で設定された分周情報は情報パス１７および１８を介し
て、それぞれプログラマゾルカウンタ１２の第１の桁部
分１２ａ並びに第２の桁部分１２ｂへ並列で出力される
。
で設定された分周情報は情報パス１７および１８を介し
て、それぞれプログラマゾルカウンタ１２の第１の桁部
分１２ａ並びに第２の桁部分１２ｂへ並列で出力される
。
切換器１９．２０および２１は切換接点１９ ｅ。
２０ｃおよび２１ｃを有し端子２３から入力される切換
信号によ多動作する。切換器１９の切換接点１９ｃは周
波数調整器１１と接続され、周波数調整器１１の操作に
応じた設定パルスを入力され１９ａは切換器２０の常閉
接点２０ａと接続されている。また、切換器２０の切換
接点２０ｃは分周比設定回路１４の端子１４ｃと、常開
接点２０ｂは端子１４ｂと接続されている。
信号によ多動作する。切換器１９の切換接点１９ｃは周
波数調整器１１と接続され、周波数調整器１１の操作に
応じた設定パルスを入力され１９ａは切換器２０の常閉
接点２０ａと接続されている。また、切換器２０の切換
接点２０ｃは分周比設定回路１４の端子１４ｃと、常開
接点２０ｂは端子１４ｂと接続されている。
てい倍器２２はプログラマブルカウンター２の第２の指
部分１２ｂおよび第１の桁部分１２ａのそれぞれの単位
数の比に応じた整数倍で入力された発振信号ｆＬをでい
倍する。切換器２１の常開接点２１ｂはてい倍器２２の
出側と接続されＰＬＬ回路５の端子５ａは常閉接点２１
ａ、切換接点２１ｃを介して混合器３と接続されている
。
部分１２ｂおよび第１の桁部分１２ａのそれぞれの単位
数の比に応じた整数倍で入力された発振信号ｆＬをでい
倍する。切換器２１の常開接点２１ｂはてい倍器２２の
出側と接続されＰＬＬ回路５の端子５ａは常閉接点２１
ａ、切換接点２１ｃを介して混合器３と接続されている
。
ここで、プログラマブルカウンター２の第２の桁部分１
２ｂおよび第１の桁部分１２ａのそれぞれの単位数の比
を７ とするとてい倍器２２は発振信号ｆＬの周波数を
２倍にして第２０−カル信号ｆＬ２’を生成する。基準
信号ｆｒの周波数を１０ｋＨｚとし、発振信号ｆＬの発
振周波可変範囲ｆ １１ ＭＨｚ〜２１ＭＨｚとする。
２ｂおよび第１の桁部分１２ａのそれぞれの単位数の比
を７ とするとてい倍器２２は発振信号ｆＬの周波数を
２倍にして第２０−カル信号ｆＬ２’を生成する。基準
信号ｆｒの周波数を１０ｋＨｚとし、発振信号ｆＬの発
振周波可変範囲ｆ １１ ＭＨｚ〜２１ＭＨｚとする。
周波数調整器１１を操作すると、設定パルスは切換器１
９および２０の常閉接点１９ ａ ＋ ２０ ａを経由
して第２の桁部分設定器１６を動作させる。設定値が１
１００のときけ１１、ＯＯＭＨｚ、１１０１のときは１
１．０１ ＭＨｚ−となる。端子２３へ切換信号を送り
切換器１９，２０゜２１を動作させると、周波数調整器
１１から出力される設定パルスは分周比設定回路１４の
端子１４ａへ送出される。また、てい倍器２２は発振信
号を２倍にし第２のローカル信号ｆＬ２を形成する。こ
のときの、第２のローカル信号ｆＬ２の発振周波数可変
範囲は２２ ＭＨｚ〜４２ ＭＨｚとなる。第１の桁部
分設定器１５で設定できる数値は第２の桁部分設定器１
６の単位数の 百であるから設定値は１１００．１１０
０．５．１００１・・・となり発振信号ｆＬは１１．０
０ ＭＨｚ 、 １１．００５ ＭＨｚ 、 １１．０
１ＭＨｚ・・・となる。このため、第２のローカル信号
ｆＬ２は２２、ＯＯＭＩ（ｚ 、 ２２．０１ ＭＨｚ
、 ２２．０２ＭＨｚ、−０となる。
９および２０の常閉接点１９ ａ ＋ ２０ ａを経由
して第２の桁部分設定器１６を動作させる。設定値が１
１００のときけ１１、ＯＯＭＨｚ、１１０１のときは１
１．０１ ＭＨｚ−となる。端子２３へ切換信号を送り
切換器１９，２０゜２１を動作させると、周波数調整器
１１から出力される設定パルスは分周比設定回路１４の
端子１４ａへ送出される。また、てい倍器２２は発振信
号を２倍にし第２のローカル信号ｆＬ２を形成する。こ
のときの、第２のローカル信号ｆＬ２の発振周波数可変
範囲は２２ ＭＨｚ〜４２ ＭＨｚとなる。第１の桁部
分設定器１５で設定できる数値は第２の桁部分設定器１
６の単位数の 百であるから設定値は１１００．１１０
０．５．１００１・・・となり発振信号ｆＬは１１．０
０ ＭＨｚ 、 １１．００５ ＭＨｚ 、 １１．０
１ＭＨｚ・・・となる。このため、第２のローカル信号
ｆＬ２は２２、ＯＯＭＩ（ｚ 、 ２２．０１ ＭＨｚ
、 ２２．０２ＭＨｚ、−０となる。
この第２のローカル信号ｆＬ２の発振周波数可変範囲は
従来に比べて２倍とな９、かつ、チャネル間隔は第１の
ローカル信号ｆＬ１と同様に０． ＯＩ ＭＩ（ｚとな
っている。
従来に比べて２倍とな９、かつ、チャネル間隔は第１の
ローカル信号ｆＬ１と同様に０． ＯＩ ＭＩ（ｚとな
っている。
本発明による無線通信機はプログラマブルカウンタの分
周比を第１の桁部分並びに第１の桁部分から桁上げされ
る第２の桁部分となし、第１のローカル信号を第１の全
部分に対応した倍数でてい倍して第２のローカル信号を
発生するてい借手段と、混合器へ入力される第１のロー
カル信号を第２のローカル信号へ切換える切換手段とを
具備した構成としであるため、発振信号をてい倍して第
２のローカル信号を生成できる特長を有している。
周比を第１の桁部分並びに第１の桁部分から桁上げされ
る第２の桁部分となし、第１のローカル信号を第１の全
部分に対応した倍数でてい倍して第２のローカル信号を
発生するてい借手段と、混合器へ入力される第１のロー
カル信号を第２のローカル信号へ切換える切換手段とを
具備した構成としであるため、発振信号をてい倍して第
２のローカル信号を生成できる特長を有している。
このため、電圧制御発振器等の周波数可変範囲を変更す
ることなくチャネル中を変えずに送受信周波数帯域を拡
大できる効果がある。
ることなくチャネル中を変えずに送受信周波数帯域を拡
大できる効果がある。
第１図は従来の無線通信機のブロック図、第２図は本発
明による無線通信機の一実施例を示すブロック図である
。図中符号ｌはアンテナ、２は高周波増幅回路、３は混
合器、４は中間周波増幅回路、５はＰＬＬ回路、６は基
準信号発生回路、７は位相比較器、８はローフ４スフイ
ルタ、９け電圧制御発振器、１０．１２はプログラマブ
ルカウンタ、１１は周波数調整器、１２ａは第１の桁部
分、１２ｂは第２の桁部分、１３．１４は分周比設定回
路、１５は第１の桁部分設定器、１６は第２の桁部分設
定器、１７．１８は情報パス、１９，２０゜２１は切換
器である。 特許出願人 八重洲無線株式会社 第 １ 図 第 ２ 図 と５ Ｚ＋ＪＱ
明による無線通信機の一実施例を示すブロック図である
。図中符号ｌはアンテナ、２は高周波増幅回路、３は混
合器、４は中間周波増幅回路、５はＰＬＬ回路、６は基
準信号発生回路、７は位相比較器、８はローフ４スフイ
ルタ、９け電圧制御発振器、１０．１２はプログラマブ
ルカウンタ、１１は周波数調整器、１２ａは第１の桁部
分、１２ｂは第２の桁部分、１３．１４は分周比設定回
路、１５は第１の桁部分設定器、１６は第２の桁部分設
定器、１７．１８は情報パス、１９，２０゜２１は切換
器である。 特許出願人 八重洲無線株式会社 第 １ 図 第 ２ 図 と５ Ｚ＋ＪＱ
Claims (1)
- １、基準発振器と、前記基準発振器から出力される基準
信号およびプログラマブルカウンタから出力される分周
信号との位相差を検出する位相比較器ト、前記ゾログ）
マプルカウンタの分周比を設定する分周比設定手段と、
前記位相比軸器から出力される誤差信号を平滑するロー
パスフィルタと、前記ローパスフィルタの出力電圧によ
シ制御され、かつ、前記プログラマブルカウンタに発振
信号を供給する電圧制御発振器と、前記電圧制御発振器
から出力される発振信号を第１のローカル信号として入
力される混合器と、を具備した無線通信機において、前
記プログラマブルカウンタの分周比を第１の桁部分並び
に第１の桁部分から桁上げされる第２の術部となし、上
記第１のローカル信号を上記第１の桁部分に対応した倍
数でてい倍して第２のローカル信号を発生するてい倍手
段と、前記混合器へ入力される前記第１のローカル信号
を前記第２のローカル信号へ切換える切換手段と、を具
備し、前記分周比設定手段で前記第１の桁部分を含む分
局比で前記プログラマブルカウンタの分周比を設定した
とき前記第２のローカル信号を前記混合器へ供給すべく
前記切換手段を駆動するよう構成したことを特徴とする
無線通信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11058983A JPS603235A (ja) | 1983-06-20 | 1983-06-20 | 無線通信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11058983A JPS603235A (ja) | 1983-06-20 | 1983-06-20 | 無線通信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS603235A true JPS603235A (ja) | 1985-01-09 |
| JPH0142168B2 JPH0142168B2 (ja) | 1989-09-11 |
Family
ID=14539683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11058983A Granted JPS603235A (ja) | 1983-06-20 | 1983-06-20 | 無線通信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603235A (ja) |
-
1983
- 1983-06-20 JP JP11058983A patent/JPS603235A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0142168B2 (ja) | 1989-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526847B2 (ja) | ディジタル方式無線電話機 | |
| US5123008A (en) | Single frequency time division duplex transceiver | |
| US4162446A (en) | Transceiver with only one reference frequency | |
| US5734970A (en) | Single oscillator transceiver with multiple frequency converters | |
| JP2806059B2 (ja) | 位相同期ループシンセサイザ | |
| US4225828A (en) | PLL Synthesizer | |
| US5491453A (en) | Narrow-band filter having a variable center frequency | |
| CN110289858B (zh) | 一种宽带细步进捷变频合系统 | |
| US4097816A (en) | Tuning system | |
| JPS603235A (ja) | 無線通信機 | |
| US4095190A (en) | Tuning system | |
| US5506529A (en) | Adjustable frequency synthesizer | |
| JPS61294936A (ja) | シンセサイザ− | |
| EP0213636B1 (en) | Frequency synthesizer of a phase-locked type with a sampling circuit | |
| JPS5818354Y2 (ja) | シンセサイザ−受信機 | |
| JPH08298459A (ja) | 周波数シンセサイザー装置 | |
| JPS5813638Y2 (ja) | 短波帯の受信を容易にしたｐｌｌ周波数シンセサイザ受信機 | |
| JPH0453048Y2 (ja) | ||
| JPH06132849A (ja) | 無線機および携帯電話機 | |
| JP2002164784A (ja) | 周波数発生回路 | |
| JPS5887921A (ja) | 多出力周波数シンセサイザ | |
| JPS6214143B2 (ja) | ||
| JPH06125269A (ja) | 周波数可変形高周波発振回路 | |
| JPH03101418A (ja) | 周波数シンセサイザ | |
| JPH01200844A (ja) | 周波数変換方式 |