JPS6032226B2 - オ−バ−フロ−検出方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、通常の四則算に加えて少なくとも括弧計算機
能を備えた小型電子計算機に係り、特に、順次入力され
るデータを一時的に待避させるスタックレジスタがオー
バーフローする際のオーバーフロー検出方式の改良に関
する。

従来、数学的な括弧計算をその数式通りのキー操作によ
り日項次演算を実行処理し得る、いわゆる括弧計算機能
を有する計算機が実用化されている。

この種計算機にあっては、数式通りにキー操作をするに
もかかわらず、数学的に定められた計算順位に従がつて
演算処理を施す為、その演算を行うまでにそれに係る数
値データ並びにファンクションデータを一時的に待避さ
せる記憶装置（以後スタックメモリと称す）が設けられ
ている。このスタツクメモリは次のような制御でもつて
順次データを一時的記憶する。例えば、１２３十４×５
（４・・・・・・の数式演算を行なおうとする際、虹図
図田園図図町圏・・…・の如くキー操作がなされるが、
田、図、皿等のファンクションキーが操作される毎に、
その記憶領域の番地アドレス（以後スタックレベルと称
す）を例えば十１ずつ更新し、そのスタックレベルの示
すスタック領域に例えば「１２３」、「×４」の如く数
値データ及びファンクションデータを一時的に記憶する
。

又、例えば閉括弧キー皿や、以前に操作されたファンク
ションキーよりも演算順位の低いファンクションキーが
操作された場合のように、それまでの入力データのうち
のある部分の演算を実行可能なキーが操作されると、計
算機はスタツクメモリーのスタツクレベルを逆に−１ず
つ更新しながらそのスタック領域のデータを読み出し、
そのファンクションデータに従がつた演算を実行する。
しかるに、一般的小型電子式計算機にあっては、なるべ
く装置自体を小型化にする意味で上記スタックメモリー
の記憶容量もその機能に応じた最大容量、即ち、最大ス
タックレベルを設定し、この最大スタックレベルを越え
てデータが入力された際は、スタックレベルのオーバー
フロー状態を検出し、その旨を表示手段で報知すると共
に演算続行不可能状態となる。この為、操作者は、上記
オーバーフローを例えばクリヤーキー等を操作して解除
し、以後、スタックレベルを−１させて適当な計算処理
を実行している。このようにスタックメモリが演算制御
される上記括弧計算に於いて、開括弧キー町を操作する
直前の乗算キー図を省略できるようにすれば、数式……
９×（２……”のような計算を行う場合は、乗算キー図
の操作を省略し、暦数キー図の次に直ちに開括弧キー町
を操作すればよく、キー操作が簡略化され得る。

一方、計算機の内部処理としては上記のように乗算キー
図の操作を省略して開括弧キー町を操作した際にも、従
来通りに乗算キー図を操作し、続いて開括弧キー町を操
作したと同様にスタックレベルをアップし、そのスタツ
クレベルの対応する所にファンクションデータおよび数
値データを記憶するように処理しなければならない。従
って、このような場合、スタツクレベルは十２レベルア
ップされる。即ち、上記の如く数値キー図に続き直ちに
開括弧キー虹を操作した際には、まず、開括弧キー虹操
作前のスタックレベルに対し、レベルを十１アップし、
そのレベルの示すスタック領域に乗算のファンクション
データと数値９が記憶され、次にスタックレベルが更に
十１レベルアップされ、そのスタック領域に「〔」デー
タが記憶される。しかるに、スタックレベルが最大スタ
ックレベルよりも１つ少ない時に、上記図キー省略後に
ｍキーを操作すれば、まずスタツクレベルが十１レベル
アップされ、最大スタツクレベルに「×９」が記憶され
、次にスタックレベルが十１レベルアップされた時にオ
ーバーフローが検出される。

この時、操作者は所定キーによってオーバーフローを解
除し、以後スタックレベルを−１ごせて適当な計算処理
を続行するものであるが、以後計算を続行する場合には
、新たに演算数を層数して、上記最大スタックレベル「
×９」を被演算数として乗算を実行した後でなければ以
後の計算を続行することはできない。しかるに操作者は
実際には図キーを操作していないために、最大スタック
レベルに「×９」の如く乗算フラグ“×”が記憶されて
いることを知ることは非常に困難である。この発明は上
記事情を考慮してなされたもので、その目的とするとこ
ろは、最大スタックレベルより所定次数低いレベルのス
タツクレベルを規定しておくとともに、この次数の低い
スタックレベルを利用して、上述したような乗算キーの
省略操作時に発生するスタツクレベルのオーバーフロー
信号の発生を事前に検出してこの時点に於いてもオーバ
ーフロー信号を発生させるようにし、これにより乗算キ
ーのフラグも、この乗算キーの操作前に入力された数値
データも対応する記憶領域に入力させないようにし、計
算の操作が分かりやすく、したがって計算が容易に実行
できるようにした。

小型電子式計算機のスタックレベルオーバーフロー検出
方式を提供することである。以下、図面を参照してこの
発明の−実施例を説明する。

第１図は同例の小型電子式計算機の全体の回路構成図で
ある。図中、１はＲＯＭ（リード・オンリ・メモリ）で
、このＲＯＭＩには、この計算機の各種動作を実行させ
るマイクロ命令が記憶されており、ＲＯＭアドレス部２
から出力されるアドレス信号に対応して、各種マイクロ
命令を出力する。

１つのマイクロ命令は、Ｓ止Ｆｕ，ＳＬ，ＦＬ，Ｃｏ，
ＯＰ，Ｎａより成り、それぞれ所定の２進化コードが固
定的に組み込まれており、各２進化コードは同時に並列
データとして出力される。

Ｓｕ、Ｆｕは後述するＲＡＭ（ランダム・アクセス・メ
モリ）３の行アドレスを指定するもので、Ｓｕはゲート
回路○，を介して、またＦｕはゲート回路Ｇ２を介して
ＲＡＭ３の端子ＵＡへ入力される。ゲート回路Ｇ，は、
図示しないタイミング信号発生回路から周期的に出力さ
れるタイミング信号ｔ，の出力時に開かれ、一方、ゲー
ト回路Ｇ２には、タイミング信号ｔ，がインバータ回路
４を介して与えられているため、タイミング信号ｔ，の
出力時以外で開かれる。尚、上記タイミング信号発生回
路より出力されるタイミング信号を第２図に示す。タイ
ミング信号Ｌ，ｔ２，ｔ３は、クロツクパルス０１、０
２ に同期して順次周期的に出力される。そしてタイミ
ング信号ら〜ｔ３の１サイクル毎にクロツクパルスＪｏ
＝ら・Ｊ，が出力される。上記マイクロ命令のうち、Ｓ
Ｌ，ＦＬは上記ＲＡＭ３の端子ＬＡ、又はスタックＲＡ
Ｍ５の端子ＬＳへ入力され、各々列アドレスを指定する
ものであり、通常ＳＬは上記Ｓｕで指定される行アドレ
スと、またＦＬは上許Ｆｕで指定される行アドレスと対
を成している。そしてＳＬは、タイミング信号ねの出力
時に開かれるゲート回路Ｇ３を介してＲＡＭ３へ入力さ
れ、ＦＬは、タイミング信号ｔｂの出力時に開かれるゲ
ート回路○４を介してＲＡＭ３へ入力される。上記タイ
ミング信号ｔａ及び功は通常論理式ｔａ＝Ｍ・ＳＴ十Ｍ
・ｔ，、功＝Ｍ・ｔ，により得られる信号である。信号
Ｍ及びＳＴの詳細については後述するが、信号Ｍは、１
マイクロ命令が１デイジット期間で終了する命令の時に
、このマイクロ命令の出力期間（１デイジット期間）“
１”を出力する。信号ＳＴは各マイクロ命令の最初の１
ディジット期間“１”を出力する。従がつて、Ｍ＝１の
場合は、ｔａ＝ｔ，、ｔｂ＝ら＝ｔ２＋らとなり、タイ
ミング信号ｔ，の出力期間のＲＡＭ３のアドレスは、行
アドレスＳｕ及び列アドレスＳＬによって指定され、タ
イミング信号ら〜ｔ３出力期間のＲＡＭ３のアドレスは
、行アドレスＦｕ及び列アドレスＦＬによって指定され
る。１マイクロ命令が複数ディジット期間を要する場合
はＭ＝０であり、この時、ね＝ＳＴ、ｔｂ＝“０”とな
る。

即ち、最初の１デイジツト期間はＳＬがゲート回路Ｇ３
を介して出力され、ＲＡＭ３の列アドレスとなる。更に
このＳＬの値は、クロックパルス中ｄ＝？ｏ・Ｍに同期
してカウント動作するカウンタ６に入力される。このカ
ウンタ６は後述するＤＮ信号の有無により、ダウン又は
アップのカウント動作が行なわれる。上記複数ディジツ
トより成るマイクロ命令の２ディジット目からは、タイ
ミング信号に＝Ｍ・ＳＴ出力時に開くゲート回路○５を
介して、上記カウンタ６の値がＲＡＭ３の端子ＬＡへ入
力され、これがＲＡＭ３の列アドレスとなる。同時に、
上記カウンタ６の値はゲート回路Ｇ５を介して再びカウ
ンタ６へフイドバツクされてダウン又はアップカウント
されると共に一致回路７の一方へ入力される。上記複数
ディジットより成るマイクロ命令では、ゲート回路○４
は閉じており、ＲＯＭＩより出力されるＦＬは上記一致
回路７の他方へ入力される。カウンタ６の値がＦＬと等
しくなると、上記−致回路７より一致信号が出力され、
後述する如く、この複数ディジットより成るマイクロ命
令を終了する。即ち、複数ディジットより成るマイクロ
命令では、Ｓｕ又はＦｕで指定されるＲＡＭ３内の記憶
領域（以下、レジスタと呼称する）の処理開始桁はＳＬ
によって指定され、処理終了桁はＦＬによって指定され
る。尚、マイクロ命令が、ＲＡＭ３のレジスタの左シフ
ト又は右シフトのシフト命令の時は、上記各タイミング
信号は、ね＝Ｌ、ｔｂ＝“０”、広＝ｔ．・ＳＴとなる
。また、上記マイクロ命令のうちＣｏは２進化コードを
出力するもので、この値は信号ＣＩの出力時に開かれる
ゲート回路Ｇ６を介して、演算回路８の端子Ｓへデータ
として入力される。また、上記マイクロ命令のうち○ｐ
は、加算、減算、左シフト、右シフト、転送、判断、表
示及びサンプリング等の命令コードを出力するもので、
この命令コードはオペレーションデコーダ９では上記命
令コード０ｐを解読して、信号ＣＩ，ＯＦ，ＯＳ，ＩＤ
，ＫＥ，ＳＩ，Ｓ○，ＳＢ，ＤＮ，Ｍ等を出力すると共
に、表示及びキーサンプリング命令０ｐ，及びスタック
ＲＡＭ入出力命令○ｐ２、左シフト又は右シフトのシフ
ト命令○ｐ３等を出力する。信号ＯＦはゲート回路○９
の制御信号であり、この信号ＯＦが“１”のとき、ゲー
ト回路Ｇ９が開かれる。信号ＣＩ，ＯＦ，ＯＳ，ｍ，Ｋ
Ｅ，ＳＩはそれぞれゲート回路Ｇ６，Ｇ９，Ｇ，ｏ，Ｇ
，．，○，３，Ｇ，４の制御信号であり、これら信号が
“１”のとき、対応するゲート回路が開かれる。また信
号ＳＯはゲート回路Ｇ．２およびＧ，５の制御信号であ
り、ゲート回路○，５には直接入力され、またゲート回
路Ｇ，２にはインバータ１０を介して入力される。この
ため、たとえば信号ＳＯが“１”のときには、ゲート回
路Ｇ，５が開き、ゲート回路Ｇ．２が閉じている。信号
ＳＢは減算命令を表わし、この信号ＳＢが演算回路８に
入力されると、演算回路８は減算動作を実行する。信号
ＤＮは上述したようにカウンタ６に送られてダウンカウ
ント動作を行わせる信号である。信号ＯＰ，，ＯＰ２，
ＯＰ３は上記タイミング信号ｔ，，ら，ｔ３、クロツク
パルス○，とともにタイミングデコーダー川こ入力され
ている。タイミングデコーダ１川ま上記信号を受けて、
タイミング信号は，ｔｂ，ｔｃ読み込みクロック◇ａ，
？ｂ，ぐｃ’めｄ、更に読出し、書込み信号Ｒ／Ｗ１，
Ｒ／Ｗ２をそれぞれ出力する。信号Ｒ／Ｗ１，Ｒ／Ｗ２
はそれぞれＲＡＭ３、スタツクＲＡＭ５の読み出し／書
き込みの信号である。また、読込みクロツクＪａ，Ｊｂ
，ぐｃ，？ｄを論理式に表わすと、○ａ＝ＣＤ・〇Ｐ．
、？ｂ＝ｔ２・〇．・〇Ｐ，、○Ｃ＝ら・０．・〇Ｐ２
、〇ｄ＝○。・Ｍ・〇ｐ３十〇．・０ｐ３である。謙込
みクロツクＪａ、Ｊｂ、？ｃはそれぞれバッファ１２、
バッファ１３、バッファー４に入力されている。上記信
号Ｍは、ィンバータ１５に入力されて信号Ｍに反転され
たのち、一致回路７にイネーブル信号として入力されて
いる。更に信号Ｍは、オア回路１６を介してＤ型フリッ
プフロツプ１７に入力されているとともに、ァンド回路
１８にも入力される。上記一致回路７から出力される一
致信号は、オア回路１６を介してＤ型フリツプフロツプ
１７に入力されると共にアンド回路１９にも入力されて
いる。信号Ｍまたは一致回路７の一致信号を入力信号と
するフリツプフロップ１７の出力は、信号ＳＴと称され
、タイミングデコーダー０１こ入力される。フリツプフ
ロップ１７にはクロツクパルスＪｏが与えられているた
め、上記信号ＳＴは、各マイクロ命令の最初の１ディジ
ツト期間出力される信号となる。アンド回路１８，１９
には信号０ｏが入力され、両アンド回路１８，１９の出
力はオア回路２０を介して信号０ｅとして出力される。
この信号◇ｅは、アドレス部レジスタ２１の議込みクロ
ツクとなる。マイクロ命令のうちＮａは、ＲＯＭＩの現
在実行中のマイクロ命令の次のステップのマイクロ命令
のアドレスを指定する信号であり、アドレス部レジスタ
２１に入力されている。

またアドレス部レジスタ２１には、データの読出しクロ
ックとしてク０ツクパルス？２が入力されている。この
結果、アドレス部レジスタ２１は、議込みクロック？ｅ
に同期して信号Ｎａを謙込み、またクロツクパルスぐ２
の出力時に次のステップのアドレスＮａを与えるデータ
をＲＯＭアドレス部２に出力するようになっている。次
にこれらマイクロ命令によって制御されるＲＡＭ３、ス
タツクＲＡＭ５、演算回路８等の構成につき説明する。
ＲＡＭ３は上述したように、端子ＵＡに入力される行ア
ドレスＳ↓Ｆｕ，及び端子ＬＡに入力される列アドレス
ＳＬ，Ｆしによりアドレスを指定され、且つ議出し／書
込み信号Ｒ／ＷＩ＝“０”のとき、指定された桁内のデ
ータが出力端子ＯＵＴから４ビットの並列データとして
謙出され、またＲ／ＷＩ＝“１”のとき指定された桁内
にデータが入力端子ＩＮから書込まれる。第３図には、
上詐取ＡＭ３の各レジスタの記憶領域を示す。

列アドレス０〜１１の時に、行アドレス１，２，３で指
定される領域をそれぞれＸレジスタ、Ｙレジス夕、Ｚレ
ジスタと称する。各レジスタの列アドレス０〜９（１〜
１０行）は、バリュータイムと称され、それぞれ記号Ｘ
ｖ，Ｙｖ，Ｚｖにより表わされる。領域×ｖには演算時
の被演算数が入力され、また領域Ｙｖには演算数が入力
される。また領域Ｚｖには表示用データおよび演算途中
のデータが入力される。Ｘレジスタの１２行目の領域Ｘ
Ｅは括弧フラグ記憶領域に使用され、この領域×Ｅの内
容が「０」のときは演算実行後の状態を表わし、「１」
のときは開括弧キー血の操作後の状態を表わし、更に「
２」のときは暦数後の状態を表わす。Ｘレジスタの１１
桁目の領域ＸＦは今回キー入力操作されたファンクショ
ンキー田、白、図、白等のフラグが入力される。Ｙレジ
スタの１２行目の領域ＹＬはしベル検出フラグの記憶用
に使用される。後で詳細に述べるように、この発明では
最大スタックレベルは「５」に規定されており、また前
述したように、乗算キーを省略した括弧計算の実行中に
最大スタックレベルより低次のスタツクレベルに於いて
スタツクレベルオーバーフロー状態を検出するための低
次のスタックレベルとして、スタックレベル「４」が規
定されている。そして、乗算キーが省略されて開括弧キ
ー町が操作された際には、上記領域ＹＬにデータ「１」
が書込まれ、またこれ以外のキー操作では、領域ＹＬに
はデータ「０」が設定されている。Ｙレジスタの１１桁
目の領域ＹＦには、前回にキー入力操作された上記各種
ファンクションキ−のフラグが書込まれる。Ｚレジスタ
の１１桁目の領域ＺＭはスタックレベルポィン夕の記憶
用に使用され、スタックレベル「０」〜「５」に応じて
データ「０」〜「５」が書込まれる。通常、ＲＡＭ３の
読み出し／書き込みを指定する信号Ｒ／ＷＩは、タイミ
ング信号ｔ，〜ｔ２出力時に読み出し（Ｒ／ＷＩ＝‘‘
０’’）に指定され、タイミング信号ら出力時に書き込
み（Ｒ／ＷＩ＝“１”）に指定される。ゲート回路○，
，Ｇ３はタイミング信号ｔ，に同期がとられているため
、Ｓｕ，ＳＬにより指定されるＲＡＭ３内のデータがタ
イミング信号ちの出力時に出力端子ＯＵＴから読出され
、タイミング信号ち・０，で開かれるゲート回路Ｇ８を
介してラッチ２２に記憶される。また、ゲート回路Ｇ２
、○４は通常タイミング信号ｔ，（すなわち、タイミン
グ信号ら，ｔ３）により同期がとられているため、Ｆｕ
，Ｆしにより指定されるＲＡＭ３内のデータがタイミン
グ信号ｔ２の出力時に読出され、タイミング信号ら・で
，で開かれるゲート回路Ｇ７を介してラッチ２３に記憶
される。ラツチ２２およびラッチ２３に記憶されている
データはそれぞれ、信号ＯＳ、信号ＯＦの出力時に演算
回路８の端子Ｓ及びＦへ送られて加算（減算指定信号Ｓ
Ｂ＝‘‘０’？）または減算（減算指定信号ＳＢ＝“１
’’）が実行される。演算回路８の演算結果は端子○よ
り出力され、信号ＳＯが“１”の場合、ゲート回路○，
２を介して入力端子ＩＮ‘こ与えられて、タイミング信
号ｔ３の出力時に、Ｆｕ，ＦＬにて指定されるＲＡＭ３
内に書き込まれる。また、演算回路８の演算結果のデー
タは、端子Ｄよりオア回路２４を介してアンド回路２５
の一方入力され、また端子Ｃより出力されるキヤリーま
たはボローはアンド回路２６の一方に入力される。この
アンド回路２５，２６の他方にはオペレーションデコー
ダ９から出力される信号Ｊｕが入力されている。この信
号Ｊｕは判断命令の時に出力され、このときアドレス部
レジスタ２１では、Ｎａの内容と両アンド回路２５，２
６の出力デ−夕とのオア加算が実行され、ＲＯＭＩの次
のステップを示すデータが算出されてＲＯＭアドレス部
２に送られるようになされている。

演算回路８は、ＲＯＭＩの２進化コードＣｏによるデー
タを端子Ｓに、ラツチ２３の出力データを端子Ｆに入力
されて演算を実行する場合もあり、このときの処理は上
述したことと同様である。第４図にスタックＲＡＭ５の
各レジス夕の記憶領域を示す。

即ち、列アドレスが０〜１１の時に行アドレスー，２，
３，４，５で指定される領域をそれぞれレジスタＭ．，
Ｍ２，Ｍ３，Ｍ４，Ｍ５と称する。上記しジスタＭ，〜
Ｍ５に対する行アドレスは、上記ＲＡＭ３内のＺレジス
タの領域ＺＭにより与えられる。たとえば領域ＺＭの値
が「３」のときには、この値がＺレジスタから読み出さ
れ、ゲート回路Ｃ８、ラツチ２２、ゲート回路Ｇ，ｏを
介してバッファ１４へ与えられる。バッファ１４では、
クロツクパルス０ｃに同期して「３」が読み込まれ、以
後バッファ１４内の値「３」がスタックＲＡＭ５の端子
ＵＳへ入力され、行アドレスとなる。また各レジスタＭ
，〜Ｍ５の列アドレスは、ＳＬ，ＦＬによってその開始
及び終了が指定されるカゥンタ６の値が端子はへ入力さ
れて指定される。また、スタツクＲＡＭ５には、そのデ
ータの読み出し又は書き込みを指定する信号Ｒ／Ｗ２が
与えられている。Ｒ／Ｗ２＝“０”の時、上記の如くア
ドレス指定されたスタツクＲＡＭ５内のデータが端子Ｄ
Ｔから読み出されて、ゲート回路Ｇ，５を介してＲＡＭ
３の入力端子ＩＮに与えられる。Ｒ／Ｗ２＝“１”の時
は、ＲＡＭ３の出力端子ＯＵＴより出力されたデータが
、ゲート回路Ｇ７及びラッチ２３、ゲート回路Ｇ９、ケ
ー−ト回路Ｇ，４を介して端子ＤＴへ与えられる時に、
このデータを上記の如くアドレス指定されたスタックＲ
ＡＭ５へ書き込む。スタックＲＡＭ５の各レジスタＭ，
〜舷の１〜１０桁目の領域はそれぞれＭ，ｖ，Ｍ２ｖ，
Ｍ３ｖ，Ｍｖ，鳩ｖと称され、ＲＡＭ３のＸレジスタの
領域Ｘｖ内の数値データが転送されて書込まれ・る。各
レジスタＭ，〜地の１１桁目はそれぞれ領域Ｍ，Ｆ，Ｍ
２Ｆ，Ｍ細 ＭＦ，地Ｆと称され、これらの領域Ｍ，Ｆ
〜Ｍ５Ｆが属するレジス夕Ｍ，〜Ｍ５の上記領域Ｍ，ｖ
〜Ｍ５ｖに書込まれている数値データのファンクション
のフラグが、数値データとともに転送されて書込まれる
。更に、各レジスタＭ，〜Ｍ５の１２行目はそれぞれ、
領域Ｍ，ｃ，Ｍ２ｃ，Ｍ３ｃ，Ｍ４ｃ，鳩ｃと称され、
開括弧キー町が操作された際にデータ“１”が書込まれ
る。また、上記ＲＡＭ３内の記憶領域の１桁分（カウン
ト桁）が、表示及びキーサンプリング時に、演算ゲート
回路８を介してカウントアップされる。このカウント桁
のカウント値は、ゲート回路８及びラッチ２２、ゲート
回路Ｇ，ｏを介してバッファ１３へ与えられる。バッフ
ァ１３ではクロツクパルスマｂに同期してカウント桁の
値を読み込む。このバッファ１３に読み込まれた値は、
デコーダ２７を介して表示部２８の桁信号として、また
入力部２９のキーサンンプリングパルスとして出力され
る。また、ＲＡＭ３内のレジスタは表示用レジスタとし
て利用される。データを表示する場合は、まずカウント
桁の値が端子ＯＵＴより読み出され、この値がゲート回
路Ｇ８及びラツチ２２、ゲート回路Ｇ，．を介してＲＡ
Ｍ３の端子ＬＡへ入力され、これがＲＡＭ３の列アドレ
スとなる。この時、行アドレスはＺレジスタを指定して
おり、このためカウント桁の値に対応するＺレジスタの
所定桁のデータが端子ＯＵＴから読み出され、このデー
タはゲート回路Ｇ？及びラッチ２３、ゲート回路○９を
介してバッファ１２へ与えられる。バッファ１２は与え
られたデータをクロックパルスａに同期して読込み、更
にデコーダ３０を介して表示部２８へ送られる。上述し
たように、表示部２８にはデコーダ２７から対応する桁
信号が送られてきているので、この結果、表示部２８の
桁のうち、カウント桁の内容により示される桁に、Ｚレ
ジスタの同一桁の内容が表示される。また、キー入力部
２９は、上記キーサンプリング信号が供給されるライン
と、バッファ１１へ出力されるキーコモンラィンがマト
リックス状に配列され、各ラインの交点にキーを有する
もので、キー操作によってバッファ１１にキーコモンデ
ータが検出された時に、上記カウント桁のカウント動作
が停止され、この時のカウント値とバッファ１１のデー
タによって操作キーが向であるか決定される。

層数キーであればそのキーに対応する数値データが表示
用レジスタ（Ｚレジスタ）へ入力され、ファンクション
キーであれば、その判断結果によりＲＯＭＩのＮａがア
ドレス部レジスタ２１で変更され、所定の処理を行なう
ためのＲＯＭアドレスの先頭アドレスが指定される。本
発明は、キー入力操作中に乗算キー図が省略されて開き
括弧キーｍが操作されると上記領域Ｙしに「１」を設定
し、且つそのときのスタツクレベルが「４」であるかど
うかを検出し、「４」であればオーバーフロー信号を発
生させて表示部Ｉ７の１桁目にオーバーフローコード“
Ｂ”を表示させ、他方スタツクレベルが「３」以下のと
きには、スタツクレベルを十「１」させて新たに得られ
たスタックレベルに対応するスタックＲＡＭ５内のレジ
スタＭ，〜地に転送させて、次のキー入力操作を続行さ
せるようにしたものである。

更に、上記のキー入力操作以外のキー入力操作時には、
数字キーの操作に続いてファンクションキーが操作され
るたびに、それまでの入力データ中に於いて演算の実行
可能なものがあるかどうかを判断し、まだ演算を開始で
きなければスタックレベルが「５」であるかどうかを判
断する。このとき、スタックレベルが「５」であれば、
上記のようなスタックレベルオーバーフロー信号を発生
させて同様な処理を実行し、またスタツクレベルが「４
」以下であれば、スタツクレベルを十「１」させて上記
のようなデータの処理が実行される。他方、それまでの
入力データ中に演算の実行可能なものがあれば、その演
算を実行し、且つスタックレベルを一「１」させ、次の
キー入力操作に備えるようにしたものである。上記のよ
うなキー入力操作時のデータの処理を実行可能にするた
め「第１図のＲＯＭＩには必要とするマイクロ命令が組
込まれており、また、ＲＯＭアドレス部２、オペレーシ
ョンデコーダ９、タイミングデコーダ１０、アドレス部
レジスタ２１も上記マイクロ命令の内容に対応した構成
が具備されているが、その詳細な回路構成は省略する。

．次に第５図ないし第７図に示すこの発明の上記実
施例の動作フロー、及び第８図に示す各レジス夕×，Ｙ
，Ｚ，Ｍ，〜地の記憶状態図を参照して、上記実施例の
動作を説明する。

また、各レジスタＸ，Ｙ，Ｚ，Ｍ，〜Ｍ５の各内容は、
電源ＯＮ時に初期状態に設定されるものとする。以下の
説明では計算例として、８×〔７十５〔６十９〔を例に
説明する。

電源をＯＮ状態にすると、第５図の処理ａで示す表示及
びキーサンプリングが前述した如く行なわれる。

この時、暦数キー図が操作されると、表示及びキーサン
プリング動作は停止し、処理ｂへ進む。この処理ｂでは
、データ「８」がＲＡＭ３のＸレジスタの領域Ｘｖ‘こ
入力される。この時、×レジスタの１２行目（Ｘ８）の
内容は「０」であるが、次のステップＣに入り、ＸＥの
内容が「１」か否か、すなわち開き括弧囚後の層数キー
の操作であるか否かが判断される。この場合、マイクロ
命令のアドレスＦｕ＝１、ＦＬ＝１１によりＲＡＭ３内
の×Ｅの内容「０」が読出されて演算回路８に入力され
る。同時にマイクロ命令の２進化コードＣｏによる数値
データ「１」が演算回路８に入力される。また信号ＳＢ
が、信号ＣＩ，ＯＦ，ＪｕＲ／ＷＩとともにオペレーシ
ョンデコーダ９から出力され、演算回路８にて、データ
「０」と「１」との減算が実行される。この演算結果は
、両ァンドゲート２５，２６に送られ、更にアドレス部
レジスタ２１にて、オア加算が実行される。この場合、
ＸＥの内容は「１」に等しくないので、ステップｄに進
むためのアドレスデータがアドレス部レジスタ２１から
ＲＯＭアドレス部２に出力され、ステップｄに入る。こ
のステップｄでは２進化コードＣｏより数値データ「２
」が演算回路８を介してＲＡＭ３の入力端子ＩＮへ入力
され、タイミング信号上３の期間に、Ｆｕ＝１、ＦＬ＝
１１で示されるＲＡＭ３内のＸ８へ書き込まれる。この
Ｘ８＝２は暦数後の状態を表わす。次いでステップｅに
入り、Ｘｖの内容「８」がＺレジスタの領域Ｚｖに転送
される。この転送のためのマイクロ命令は、Ｓｕ＝１、
Ｆｕ：３、ＳＬ＝０、ＦＬ＝１０及び信号ＯＳ、Ｓ○、
Ｍを出力する○ｐである。即ち、タイミング信号ｔ，の
出力時に読み出されたＸレジスタの１桁目のデータは、
ラツチ２２、ゲート回路○，ｏ、演算回路８を介して、
ＲＡＭ３の入力端子ＩＮに与えられる。このデータは、
タイミング信号らの出力時にＲＡＭ３のＺレジスタの１
桁目に書き込まれる。以下２桁目〜１１桁目までは、カ
ウンタ６の値が列アドレスとなって、順次転送される。
転送後、処理ａに進みＺレジスタのＺｖ内のデータ「８
」が表示される。この時の各レジスタの状態を第８図に
示す。次に乗算キー図が操作されると、ステップｆに入
りＣｏより出力されたキー図に対応するフラグが領域Ｘ
Ｆに書き込まれる。次いで処理ｇに入り、これまで入力
されたファンクションフラグによって演算の実行が可能
か否かの判断が行なわれる。もし演算が可能であれば、
処理ｕで、スタックＲＡＭ５内のデータが読み出され、
同時にＺＭの値が−１される。この後、処理ｖで所定の
演算が行なわれた後、再び処理ｇにもどる。この場合、
ファンクションフラグは“×”だけであるから演算はで
きず、次の処理ｈに入る。この処理ｈの詳細は第６図に
示される。この処理ｈでは、先ずステップｈ，に入り、
×Ｅの内容が「１」か否か、即ち、開き括弧キー町の操
作後か否かが判断される。いま×Ｅの内容は「２」であ
るから、演算回路８にて上述したような判断動作が、デ
ータ「２」と「１」（このデータ「１」はＣ。より与え
られる）とを利用して実行され、次のステップｈ２に入
る。このステップｈ２では、領域ＹＬの内容が「１」で
あるか（即ち、乗算キーを省略した開括弧キーの操作後
の状態であり、したがってスタックレベル「４」にてオ
ーバーフローを検出する状態であるか）杏かの判断が実
行される。ＹＬの内容は「０」であるから、ステップｈ
３に入り、領域ＺＮの内容（現在のスタックレベルを表
わすスタックレベルポィン夕）が最大スタツクレベル「
５」に等しいか否かが判断される。現在のスタツクレベ
ルは「０」であるからＺＭの内容は「０」であり、次に
ステップｈ４に入り、スタツクレベルが十「１」されて
ＺＭが「１」となる。そしてステップｋに入り、×ｖの
内容「８」が領域ＺＭの内容により表わされるスタツク
ＲＡＭ５内のレジスタ、すなわち、レジスタＭ，の領域
Ｍ，ｖに書込まれる。次いでステップｉで、前記ステッ
プＱと同様な動作が行なわれた後にステップｉに入り、
ＸＦの内容「×」が領域ＹＦに転送される。次いでステ
ップｋに入り、領域Ｘ８に「ＯＪが書込まれ、クリアさ
れる。またステツプーに入り、これまでの入力データの
状態から領域ＹＬに「０」が書込まれ、スタツクレベル
が最大値「５」のときにオーバーフローを検出できるよ
うになされる。次いでステップｅに入り、Ｘｖの内容「
８」がＺｖに転送されるから、数値データ「８」が表示
されたまま保持されている。この時の各レジスタの状態
は第８図に示す。次に開き括弧キー血を操作すると、ス
テップｍに入り、ＸＥの内容が「２」か、即ち、層数直
後か否かが判断される。いまＸＥは「０」であるから処
理ｎに入る。この処理ｎの詳細は第７図に示される。先
ずステップｎ，にてＸｖの内容がクリアされて「０」と
なり、次いでステップ仏に入る。このステップ山ではＺ
Ｍの内容が「５」か否か、即ち、現在のスタックレベル
が最大レベルにあるか否かが判断される。ＺＭはいま「
１」であるから、ステップ〜に入り、ＺＭの内容が十「
１」されて「２」となり、次にステップ山に入り、×ｖ
の内容「０」がレジスタ地ｖに転送される。次にステッ
プ川こよりＸＥに「１」が書込まれ、ステップｐでこの
ＸＢのデータ「１」が更にＭ丈に入力される。またステ
ップ１１こてＹＬの内容がクリアされ、ステップｅでＺ
レジス外こ転送された後、処理ａで表示部２８に「０」
が表示される。この時の各レジスタの状態を第８図に示
す。次に暦数キー岡を操作すると処理ａを経てステップ
ｃに入る。

このときＸ８の内容が「１ハ良Ｐち、開き括弧キーの操
作後であるから、直ちにステップｅにジャンプし、Ｘｖ
に入力されたデータ「７」がｚＶに転送され、処理ａで
表示される。次に加算キー田を操作すると、ステップｆ
にてＸＦにキー田のフラグがセットされる。また処理ｇ
にて非演算状態が判別され、処理ｈに入る。この処理ｈ
のステップｈ，ではＸＥの内容「１」であるから、ステ
ップｈ５にジャンプし、Ｘｖの内容「７」がＭ２ｖに転
送される。即ち、虹キー後のファンクションキーではス
タツクレベルはアップされない。次いでステップｉに入
り、ＹＬは「０」であるからステップｊにてＸＦの内容
「×」がＹＦに転送され、次のステップｋ，１にてＸＢ
、ＹＬの内容がともにクリアされる。またステップｅに
より、データがＺレジスタに転送された後に、処理ａで
データ「７」が表示されている。この時の各レジスタの
状態を第８図に示す。次に数字キー回を操作すると、ス
テップｂ，ｃ，ｄ，ｅをそれぞれ経、ＸＥの内容が「２
」に変化し、またＸｖに入力されたデータ「５」がＺｖ
に転送されて表示される。

このとき、スタックレベルは「２」のまま変化しない。
この時の各レジスタの状態を第８図に示す。次に乗算キ
ー図を省略して開き括弧キー皿を操作すると、ステップ
ｍに入る。

このとき、ＸＥの内容が「２」、則ち瞳数直後の開き括
弧キーの操作であるから、ステップｑに入り、この状態
を示すフラグ「１」を書込む。次いでステップｒにて操
作されなかった乗算キー図のフラグ「×」がＸＦに書込
まれる。次いで処理ｇに入るが、まだ非演算状態である
から、次の処理ｈに入る。この時×Ｂが「２」であり、
またＹＬが「１」にセットされているから、ステップｈ
，、ｈ２を経てステップｈ６に入る。即ち、このステッ
プ〜にて、乗算キーを省略して開き括弧キーを操作した
際に於ける、低次スタックレベル「４」でのオーバーフ
ロ−の検出動作が実行される。いまＺＭの内容（スタッ
クレベル）は「２」であるから、オーバーフロー状態で
はない。したがってステップｈ４に入り、ＺＭの内容が
十「１」されて「３」となり、更にステップｈ５にて×
ｖの内容「５」がＭ３ｖに転送される。次にステップｉ
に入り、ＹＬが「１」にセットされているから、処理ｎ
に入る。このときステップｎ，で×ｖがクリアされて「
０」になり、ステップｎ２に入ってＺＭ（スタツクレベ
ル）が「５」か否か判断される。ＺＭがいま「３」であ
るから、ステップ比にてＺＮは更に十「１」されて「４
」となり、次いでステップ山にて×ｖの内容「０」がＭ
４ｖに転送され、Ｍ４ｖも「０」を書込まれる。またス
テップ０により先ずＸＥに「１」が書込まれ、ステップ
ｐでこのＸＥの内容「１」が池ｃに転送される。次いで
ステップーに入り、ＹＬの内容がクリアされ、またステ
ップｅにて×ｖの内容「０」がＺｖに転送されて「０」
となり、処理ａでの表示は「０」のままである。このよ
うにして、乗算キー図を省略した開き括弧キー町の操作
によりスタックレベル（ＺＭ）が十「２」されて「４」
となる。

この時の状態を第８図に示す。次に数字キー「６Ｊを操
作すると、このデータ「６」が処理ｂでＸｖに入力され
、またＸＥが「１」であるからステップｃを経てステッ
プｅに入ってＸｖの内容「６」がＺｖに転送され、処理
ａでデ−夕「６」が表示される。次に加算キー田を操作
するとステップｆでキー田のフラグがＸＦにセットされ
、処理ｇを経て処理ｈに入る。

この時、ＸＥは「１」であるからステップｈ，からステ
ップｈ５に入り、×ｖの内容「６」がＭ４ｖに転送され
る。次いでステップｉに入り、この時ＹＬが「０」であ
るから、ステップｊ，ｋ？ １，ｅの処理が実行される
。この結果、ＹＦが「十ハ×Ｅが「０ハＹしが「０」と
なり、またデータが「６」が表示され続ける。この時の
各レジスタの状態を第８図に示す。次に数字キー９」を
操作すると、処理ｂを経てステップｃ、ｄ、ｅの各処理
が実行される。この結果、×Ｅが「２」となり、またＸ
ｖに入力されたデータ「９」がＺｖに転送され、データ
「９」が表示される。次にスタックレベルが「４」の時
点で再度、乗算キー図を省略した開括弧キー虹の操作が
実行されると、ステップｍに入る。ＸＥ＝「２」である
から、乗算キー省略後の開括弧キー皿の操作が判定され
てステップｑに入り、ＹＬに「１」が書込まれる。また
ステップｒにてＸＦにフラグ「×Ｊが入力される。次い
で処理ｇに入るが、非演算状態であるから、処理ｈに入
る。このとき、ＸＥ＝「２ハＹＬ＝「１」であるから、
ステップｈ，，ｈ２を経てステップ仏に入る。この時点
にてスタックレベルのオーバーフロー状態が検出され、
ステップｓに入り、ＹＬの内容がクリアされて「０」と
なり、またステップｔにてオーバーフローコード「Ｂ」
がＺレジスタの１桁目（ＺＬｓｏ）に書込まれる。この
結果、表示部２８の１桁目にオーバーフローコード「Ｅ
」が表示され、スタツクレベルがオーバーフローしたこ
とが計算機の使用者に示される。然しながらこの時点に
て、前回の数値データ「９」と今回発生したフラグ「×
」はしジスタ地に入力されず、Ｘレジスタに保持された
ままである。したがってこの時点でクリアキー８を操作
すると、オーバーフロー状態が解除され、Ｚｖがクリア
され、Ｘｖのデータ「９」がＺｖへ転送された後に×Ｆ
のフラグ「×」がクリアされる。したがって数値データ
「９」が表示部１７に表示される。またスタックレベル
ＺＭはこの間変化せず「４」のままである。このため、
数字キー図の入力操作時点に状態が復帰したので、以後
、適当な計算の処理を実行すればよい。上記計算例以外
で、単にキー入力操作中にスタツクレベルが「５」とな
った場合、すなわち、ステップｎ２又はｈ３にてＺＭ＝
「５」が判定された場合、同様にしてステップｓ，ｔを
経、オーバーフロー状態が警告される。

この場合もクリアキーを操作してそのときのファンクシ
ョンキーの入力操作を訂正し、次いで適当な計算の処理
を実行すればよい。猶、上記実施例では、最大スタツク
レベルを「５」とし、それより低次のレベルでオーバー
フローを検出するためのスタツクレベルを「４」とした
が、勿論このレベルは任意のものを選択できる。

この発明は以上説明したように、括弧計算機能を備えて
いるとともに、ファンクションキー入力操作時にそのフ
ァンクションキーの種類に応じてスタックレベルを変化
させ、入力データを当該スタックレベルに対応する記憶
領域に記憶させ、且つ最大スタツクレベルの検出時にオ
ーバーフロー信号を発生するようにした小型電子式計算
機に於いて、上記最大スタックレベルより所定レベル低
い低次のスタックレベルを設定しておき、乗算キーのキ
ー入力操作を省略した括弧計算の実行時に当該スタック
レベルが上記低次の設定レベルに達した際にもオーバー
フロー信号を発生するようにしたものであるから、キー
入力操作時に於いては開括弧キー皿直前の乗算キー図の
キー操作を省略でき、キー操作上便利であると共に、乗
算キーを省略して開括弧キーが入力操作された際、その
スタックレベルのオーバーフロー状態が通常より所定レ
ベル低いレベル状態にて予め検出されるので、これより
その直前に入力した数値データと乗算キーフラグデータ
がスタツクレベルに対応する記憶領域に転送されず、ク
リアキーの操作によりその乗算キーフラグのみをクリア
してオーバーフロー状態を容易に解除でき、したがって
オーバーフロー解除後の計算処理が簡単、且つ容易とな
り、計算をはじめからやり直したりする必要もなくなる
利点がある。

【図面の簡単な説明】

図面はこの発明の一実施例を示し、第１図は同例の小型
電子式計算機の全体構成を示す回路図、第２図は同例の
基本動作を制御するタイミング信号、クロツクパルスの
波形図、第３図は同例のＲＡＭ３の構成図、第４図は同
例のスタックＲＡＭ５の構成図、第５図ないし第７図は
同例の動作状態図、第８図は同例の動作を説明する記憶
状態図である。 １・・・・・・ＲＯＭ、３・・・・・・ＲＡＭ、５・・
・・・・スタツクＲＡＭ、８・・・・・・演算回路、２
８・・・・・・表示部、２９．・…・キー入力部。 第１図 第５図 第２図 第３図 第４図 第７図 第６図 第８図

Claims (1)

【特許請求の範囲】
1. １ 四則算キー及び開括弧キー等のフアンクシヨンキー
   操作時に、当該操作キーの種類によつてスタツクレベル
   をカウントアツプし、且つこのスタツクレベルで指定さ
   れた記憶領域にデータを記憶し、前記スタツクレベルが
   最大スタツクレベルを越えたか否かを検出する機能を有
   する括弧計算可能な小型電子計算機に於て、開括弧キー
   操作時に、当該キー操作直前に乗算キーが操作されたか
   否かを判別する判別手段と、該判別手段にて乗算キー省
   略が判別された際に、スタツクレベルを複数段階順次カ
   ウントアツプし、各々のスタツクレベルで指定された記
   憶領域にデータを順次記憶するスタツク制御手段と、前
   記複数段階に対応して所定値だけ低次のスタツクレベル
   を記憶する低次スタツクレベル記憶手段と、前記スタツ
   ク制御手段でスタツクレベルが順次カウントアツプされ
   る際に、このスタツクレベルと前記スタツクレベル記憶
   手段内の低次のスタツクレベルとを比較することによつ
   て、スタツクレベルが前記複数段階カウントアツプされ
   た時に最大スタツクレベルより大となることを予め検出
   する検出手段と、該検出手段によつて最大スタツクレベ
   ルを越えることが検出された際に、以後のスタツクレベ
   ルで指定される記憶領域にデータが記憶されるのを禁止
   する手段とを具備してなるオーバーフロー検出方式。