JPS6031663A - Switching device of memory - Google Patents

Switching device of memory

Info

Publication number
JPS6031663A
JPS6031663A JP14128083A JP14128083A JPS6031663A JP S6031663 A JPS6031663 A JP S6031663A JP 14128083 A JP14128083 A JP 14128083A JP 14128083 A JP14128083 A JP 14128083A JP S6031663 A JPS6031663 A JP S6031663A
Authority
JP
Japan
Prior art keywords
memory
bank
latch
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14128083A
Other languages
Japanese (ja)
Inventor
Akira Nishimura
彰 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP14128083A priority Critical patent/JPS6031663A/en
Publication of JPS6031663A publication Critical patent/JPS6031663A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To execute data tranfer extending a memory bank at a high speed by carrying a logical processing signal between a set output of an FF and an address signal and adding the logical processing signal to the output of a bank selecting latch to switch the memory banks. CONSTITUTION:A memory switching device is constituted by providing a bank switching forecasting FF3 and an adder 4 in addition to the bank selecting latch 1 and the address latch 2. The FF3 can be optionally set up or reset by a microprocessor. The Q output of the FF3 is inverted by an inverter, an inverted signal and the address signal taken out from the most significant address line is process ANDed and he processed signal is obtained as the carry CY input of an adder 4. The output of the latch 1 is provided to the inputs Ao-An of the adder 4 to be added on one part and all other inputs Bo-Bn to be added are zero. Thus, the data transfer extending between the memory banks 0 and 1 can be attained at a high speed only by setting up the FF3 previously.

Description

【発明の詳細な説明】 技術分野 本発明&=[:、マイクロコンピュータシステムにおけ
るメモリ切換装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a memory switching device in a microcomputer system.

従来技術 近年、マイクロコンピュータシステムにおいて、データ
のリードまたはライト可能なメモリ領域を大きくしたい
という要求が高まってきているが、マイクロプロセッサ
には固有のメモリ領域の限界が定められており、前記要
求との間に隔たりがあるのが現状である。
BACKGROUND ART In recent years, there has been an increasing demand for increasing the memory area in which data can be read or written in microcomputer systems. The current situation is that there is a gap between them.

また、メモリ領域をバンク切換方式によって拡張させる
ようにした場合、メモリバンクを切り換える際に数ステ
ップのプログラムによる実行を必要とするために、メモ
リバンク間にまたがるデータのリードまたにライト時に
おけるデータ転送を高速で行なわせることができないも
のになってしまう。
In addition, when expanding the memory area using the bank switching method, switching memory banks requires several steps of program execution, so data transfer when reading or writing data across memory banks is difficult. This results in something that cannot be performed at high speed.

すなわち、従来のメモリバンク切換手段としては、第1
図に示すように、バンクセレクトラッチ1によりセレク
ト信号にしたがりて複数のメモリバンクn(n=0.1
−2.・・・)のうちの1つを選択したうえで、アドレ
スラッチ2に保持されているアドレスにしたがってデー
タ転送を行なわせるようにしている。いま、例えば第2
図に示すように、256バイトのデータについてメモリ
バンク0のメモリ領域内に128バイトのデータを転送
させ、残りの128バイトのデータをメモリバンク1に
転送させようとする場合、メモリバンク0とメモリバン
ク1との谷分にデータを区切ってそれぞれデータ転送?
しなければならず、途中でメモリバンクの切換操作を必
要とする。第3図に、そのときの動作フロー馨示してい
る。
That is, as a conventional memory bank switching means, the first
As shown in the figure, a plurality of memory banks n (n=0.1
-2. . . ) and then data transfer is performed according to the address held in the address latch 2. Now, for example, the second
As shown in the figure, if you want to transfer 128 bytes of data to the memory area of memory bank 0 and the remaining 128 bytes of data to memory bank 1 for 256 bytes of data, if you want to transfer the remaining 128 bytes of data to memory bank 1, Divide data into valleys with bank 1 and transfer data separately?
This requires switching memory banks during the process. FIG. 3 shows the operational flow at that time.

目的 本発明は以上の点を考慮してなされたもので、マイクロ
コンピュータシステムにおけるメモリ領域をバンク切換
方式によって拡張させたときのバンク間にまたがるデー
タ転送を高速で行なわせることを可能にしたメモリ切換
装置を提供するものである。
Purpose The present invention has been made in consideration of the above points, and provides a memory switching method that makes it possible to perform data transfer across banks at high speed when the memory area in a microcomputer system is expanded by a bank switching method. It provides equipment.

構成 以下、添付図面を参照して本発明の一実施例について詳
述する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

本発明によるメモリ切換装置にあっては、マイクロコン
ピュータシステムにおける主メモリと拡張メモリとの間
、または拡張メモリ間にまたがワてデータ転送を行なわ
せる際、予めノくンク切換用のフリップフロップをセッ
トしておくことにより、転送途中でのバンク切換操作を
不要にしてデータ転送を連続して行なわせることができ
るようにしている。
In the memory switching device according to the present invention, when data is transferred between the main memory and extended memory in a microcomputer system, or between extended memories, a flip-flop for switching is set in advance. By setting this, data transfer can be performed continuously without requiring bank switching operations during transfer.

本発明では、第4図に示すように、バンクセレクトラッ
チ1およびアドレスラッチ2の他に、バンク切換予想フ
リップフロップ3および加算器4を設けることによって
構成されている。そのフリップフロップ3は、マイクロ
プロセッサにより自由にセット、リセットできるように
なっている。
In the present invention, as shown in FIG. 4, in addition to the bank select latch 1 and address latch 2, a bank switching prediction flip-flop 3 and an adder 4 are provided. The flip-flop 3 can be freely set and reset by a microprocessor.

そのフリップ70ツブ3のQ出力がインバータにより反
転され、その反転された信号と最上位アドレス線からと
9出されたアドレス信号とのアンド処理がなされ、その
処理信号が加算器4のキャリーCY入力として与えられ
る。その加算器4の−1の被加算入力AoNAn には
バンクセレクトラッチ1の出力が与えられ、他方の被加
算人力BO〜Bmは全て零になるようにしている。
The Q output of the flip 70 tube 3 is inverted by an inverter, and the inverted signal is ANDed with the address signal output from the highest address line 9, and the processed signal is input to the carry CY input of the adder 4. given as. The output of the bank select latch 1 is given to the -1 augend input AoNAn of the adder 4, and the other augends BO to Bm are all set to zero.

しかして、このように構成された本発明によるメモリ切
換装置では、バンク切換予想フリップフロップ3のQ出
力が0のときにキャリーCYが0となり、それによりバ
ンクセレクトラッチ1の出力がそのまま加算器4の出力
となってメモリバンクnが選択される。−また、バンク
切換予想フリップフロップ3のQ出力が1のとき、最上
位アドレス信号が1であれば加算器4のキャリーCYが
0となってQ出力が0の場合と同じになるが、最上位ア
ドレス信号が0となればキャリーCYが1となりてバン
クセレクトラッチ1の出力に加算され、次のメモリバン
クn+1が選択されることになる。
Therefore, in the memory switching device according to the present invention configured as described above, when the Q output of the bank switching prediction flip-flop 3 is 0, the carry CY becomes 0, so that the output of the bank select latch 1 is directly transferred to the adder 4. is output, and memory bank n is selected. -Also, when the Q output of the bank switching prediction flip-flop 3 is 1, if the most significant address signal is 1, the carry CY of the adder 4 becomes 0, which is the same as when the Q output is 0, but the most significant address signal is 1. When the upper address signal becomes 0, carry CY becomes 1 and is added to the output of bank select latch 1, and the next memory bank n+1 is selected.

したがって、例えば256バイトのデータについてメモ
リバンクOのメモリ領域に128バイトのデータを転送
させ、残りの128バイトのデータをメモリバンク1に
転送させようとする場合、本発明では予めバンク切換予
想フリップフロップ3をセットさせておくだけで、従来
のようにデータ転送途中でメモリバンクの切換操作を行
方わせるような必要がなくなり、メモリバンク0,1間
にわたるデータ転送を高速で行なわせることができるよ
うになる。第5図に、そのときの動作フローを示してい
る。
Therefore, for example, when 256 bytes of data are to be transferred to the memory area of memory bank O and the remaining 128 bytes of data are to be transferred to memory bank 1, the present invention uses a bank switching prediction flip-flop in advance. By simply setting 3, there is no need to delay the memory bank switching operation during data transfer as in the past, and data transfer between memory banks 0 and 1 can be performed at high speed. become. FIG. 5 shows the operation flow at that time.

効果 以上、本発明によるメモリ切換装置にあっては、バンク
セレクトラッチによりセレクト信号にしたがって複数の
メモリバンクを選択したうえで、アドレスラッチに保持
されているアドレスにしたがってデータ転送を行なわせ
るものにおいて、メモリバンク間にわたってデータ転送
が行なわれることを予想してセットされるフリップフロ
ップと、そのセット出力とアドレス信号との論理処理信
号をキャリーとしてバンクセレクトラッチの出力に加え
てメモリバンクの切換えを行なわせる加算器とを設ける
ようにしたもので、予めフリップフロップをセットさせ
ておくだけでメモリバンク間にわたるデータ転送を行な
わせることができ、従来のようにデータ転送途中でメモ
リバンクの切換操作を行なわせるような必要がなく、複
数のメモリバンク間にわたるデータ転送を高速で行なわ
せることが可能になるという優れ几利点を有している。
As described above, in the memory switching device according to the present invention, the bank select latch selects a plurality of memory banks according to the select signal, and then data transfer is performed according to the address held in the address latch. A flip-flop is set in anticipation of data transfer between memory banks, and the logical processing signal of the set output and address signal is used as a carry and added to the output of the bank select latch to switch memory banks. This device is equipped with an adder, and data transfer between memory banks can be performed simply by setting flip-flops in advance, and memory bank switching operations can be performed during data transfer as in the conventional method. This has the advantage that data transfer between a plurality of memory banks can be performed at high speed.

【図面の簡単な説明】[Brief explanation of the drawing]

墓1図は従来のメモリ切換装置を示すブロック構成図、
第2図はデータをメモリバンクにわ7’Cうて転送させ
る状態の一例を示す図、第3図は従来のメモリ切換装置
におけるデータ転送の動作フローを示す図、第4図は本
発明によるメモリ切換装置の一実施例を示すブロック構
成図、第5図に同実施例におけるデータ転送の動作フロ
ーを示す図である。 1・・・バンクセレクトラッチ 2・・・アドレスラッ
チ 3・・・バンク切換予想フリップフロップ4・・・
加算器 出願人代理人 鳥 井 消 第1図 第3図 第5図
Figure 1 is a block diagram showing a conventional memory switching device.
FIG. 2 is a diagram showing an example of a state in which data is transferred across a memory bank, FIG. 3 is a diagram showing an operation flow of data transfer in a conventional memory switching device, and FIG. 4 is a diagram according to the present invention. FIG. 5 is a block diagram showing an embodiment of the memory switching device, and FIG. 5 is a diagram showing the operation flow of data transfer in the embodiment. 1... Bank select latch 2... Address latch 3... Bank switching expected flip-flop 4...
Adder Applicant's Agent Satoru Torii Figure 1 Figure 3 Figure 5

Claims (1)

【特許請求の範囲】[Claims] バンクセレクトラッチによりセレクト信号にしたがって
複数のメモリバンクを選択したうえで、アドレスラッチ
に保持されているアドレスにしたがってデータ転送を行
なわせるものにおいて、メモリバンク間にわたってデー
タ転送が行なわれることを予想してセットされるフリッ
プフロップと、そのセット出力とアドレス信号との始理
処理信号をキャリーとしてバンクセレクトラッチの出刃
に加えてメモリバンクの切換えを行なわせる加算器とを
設けたことを特徴とするメモリ切換装置。
When multiple memory banks are selected by a bank select latch according to a select signal and data is transferred according to an address held in an address latch, it is anticipated that data will be transferred between memory banks. A memory switching device characterized in that it is provided with a flip-flop to be set, and an adder that uses a start processing signal of the set output and an address signal as a carry to perform switching of memory banks in addition to opening of a bank select latch. Device.
JP14128083A 1983-08-02 1983-08-02 Switching device of memory Pending JPS6031663A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14128083A JPS6031663A (en) 1983-08-02 1983-08-02 Switching device of memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14128083A JPS6031663A (en) 1983-08-02 1983-08-02 Switching device of memory

Publications (1)

Publication Number Publication Date
JPS6031663A true JPS6031663A (en) 1985-02-18

Family

ID=15288217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14128083A Pending JPS6031663A (en) 1983-08-02 1983-08-02 Switching device of memory

Country Status (1)

Country Link
JP (1) JPS6031663A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7388108B2 (en) 2001-12-06 2008-06-17 Mitsubishi Chemical Corporation Oxidation reactor, process for producing (meth)acrylic acids, and method for analyzing easily-polymerizable compounds

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7388108B2 (en) 2001-12-06 2008-06-17 Mitsubishi Chemical Corporation Oxidation reactor, process for producing (meth)acrylic acids, and method for analyzing easily-polymerizable compounds

Similar Documents

Publication Publication Date Title
US6141713A (en) Bus arbitrator with a hierarchical control structure
JPS5995660A (en) Data processor
JPH0343827A (en) Fuzzy microcomputer
JPS6031663A (en) Switching device of memory
JPH01273132A (en) Microprocessor
JPS58219645A (en) Microcomputer
JPS6269321A (en) Process switching system
JPH0683618A (en) Flag control circuit
JPH0756886A (en) Parallel control system based on petri net
JPH0397035A (en) Storage means configuration system
JPS6041772B2 (en) Parity creation circuit
JPS6126699B2 (en)
JPS59223846A (en) Arithmetic processor
JPS6136854A (en) Memory switching device
JPH05265752A (en) Method and device for plural jump processings
JPS6367634A (en) Firmware loading system
JPS60247767A (en) Simultaneous input and output system for reading-out and writing-in operation of shared memory
JPH06324862A (en) Memory device for arithmetic operation
JPS58182772A (en) Storage device having transfer function
JPH0517574B2 (en)
JPS629926B2 (en)
JPS6031662A (en) Address control circuit
JPS6069742A (en) Microprogram controlling method
JPH0778083A (en) Fuzzy inference board
JPS5836380B2 (en) Direct memory access method in multiprocessor systems