JPS603128A - プラズマ酸化装置 - Google Patents

プラズマ酸化装置

Info

Publication number
JPS603128A
JPS603128A JP58111172A JP11117283A JPS603128A JP S603128 A JPS603128 A JP S603128A JP 58111172 A JP58111172 A JP 58111172A JP 11117283 A JP11117283 A JP 11117283A JP S603128 A JPS603128 A JP S603128A
Authority
JP
Japan
Prior art keywords
substrate
oxide film
electrode
negative electrode
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58111172A
Other languages
English (en)
Other versions
JPH0122730B2 (ja
Inventor
Yasukazu Seki
康和 関
Noritada Sato
則忠 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Fuji Electric Corporate Research and Development Ltd
Fuji Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Electric Corporate Research and Development Ltd, Fuji Electric Manufacturing Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP58111172A priority Critical patent/JPS603128A/ja
Publication of JPS603128A publication Critical patent/JPS603128A/ja
Publication of JPH0122730B2 publication Critical patent/JPH0122730B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid-Phase Diffusion Into Metallic Material Surfaces (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 この発明は、低圧の酸素ガスふん囲気中に陽電極と対向
して位置する陰電極上に載置された基体上に、陽電極お
よび陰電極間に直流電圧を印加してグ四−放電を発生さ
せ、酸素と基体表面との反応によシ酸化膜を形成するプ
ラズマ酸化装置に関する。
〔従来技術とその問題点〕
そのようなプラズマ酸化法においては、基体の電気的な
比抵抗が高い場合や、基体の厚さが大きい場合には形成
されるべき酸化膜の膜厚にばらつきが生じ易く、特に基
体が半導体基体の場合には著しく電、気的特性を劣化さ
せると云う欠点を有していた。例えば、半導体基体が高
比抵抗をイjしている場合には、グロー放電中の電界分
布が基体各部で不均一となるため、酸素との反応速度が
基体各部で不均一なものとなる。このため基体表面に形
成されるべき酸化膜厚が基体各部で不均一になる結果と
なる。
第1図はグロー放電中の電界分布の乱れを示し図示しな
い真空槽中に配置された陽電極1と対向する陰電極2の
上に高比抵抗の基体例えば半導体板3を置き、酸素を導
入して陽電極1、陰電極2間 の4ar4に電源4により直流電圧を「印加した場合の
電界は矢印5のように分布する。すなわち高比抵抗基体
lの中心部では電界密度が減少し、周辺部は逆に電界密
度が増加する。これは、グロー放電が角ばった個所や突
起物の近傍に生じ易いことと放電電流が高比抵抗の基体
内部を流れず、基体の表面に沿って流れるためである。
このようなグロー放電により半導体板3の表面に形成さ
れた酸化膜は、第2図に断面で示したように基体周辺で
膜厚が厚く、中心部で膜厚の薄い酸化膜6として形成さ
れる。これは通常の方法でグロー放電を行う手段を用い
る限りは避は難い欠点である。′また基体自身の厚さが
大きい場合も、配置された電極と基体表面の電位差が大
きいために第2図に示したように基体表面に不均一な酸
化膜の形成の原因となる。
〔発明の目的〕
この発明は、上記の欠点を除去して高比抵抗基体の表面
上にも均一な酸化膜を形成することのできるプラズマ酸
化装置を提供することを目的とする。
〔発明の要点〕
この発明はグロー放電を発生させる対向放電電極の陰電
極の近くに酸化膜を形成すべき基体を配置し、両電極間
に陰電極と等電位のスクリーン電極を配置して、前記基
体全表面に均一な電界密度を形成し、それにより基体全
表面で均一な反応速度を生じさせ、その結果、基体全表
面で均一な酸化膜を形成しようとするものである。
〔発明の実施例〕
第3図は、この発明の実施例を示し、第1図と共通の部
分には同一の符号が付されている。陽1u極1、陰電極
2を収容した反応槽7には、真空n18、マスフローな
どのガス流量計9を介して酸素ボンベ10、排気量調整
パルプ11を介1−て排気系12がそれぞれ接続されて
いる。陰電極2の上に支持された基体3の上には本発明
によって陰電極2上に載置され、陰極2と等電位のスク
リーン電極13が存在する。
このような構成の装置を用いて、反応槽1内にグロー放
電を生じさせ、基体3の表面に酸化膜を形成した。形成
条件は以下に記す通ヤである。
基体:シリコン単結晶、P形、 抵抗10憫OkΩcm
直径40 mm 、鏡面仕上は 反応温度:300℃ 使用ガス:酸素 グロー放電時の槽内圧力ニ 0.3 Torr放電パワ
ー: DC600V 電極間距離:50mm 放電時間:120分 スクリーン電極:0.2mm径のステンレス鋼線からな
る2 mm目の網 なお陰電極2の利料もスクリーン電極と同様、ステンレ
ス鋼である。比較のためにスクリーン電極を有しない従
来装置を用いて同様の形成祭件で酸化膜を形成した。第
4図、8F’L 5図は形成された酸化膜の断面を示し
、第4図は従来装置、第5図は本発明の実施例の装置に
よった酸化膜である。
第4図に示すように、従来装置によれば中央部は最も酸
化膜6が薄く、厚さくイ)はエリプメータの測定による
と400Aである。中間部では厚さく口)は700A’
であり、さらに最外周部では最も酸化膜6が厚くなp、
厚さe→に示すとうり、同様の測定によると100OA
である。このように、従来の方法では、第4図に示すよ
うに半導体基体表面で不均一になってしまう。これに対
して、第5図に本発明のスクリーン電極13を用いて酸
化膜を形成した場合の半導体基体表面の酸化膜の形成状
態を示している。この図に示すとうり、本発明を用いる
ことによシ、極めて均一な酸化膜6が形成される。この
膜厚(ハ)の計測もエリプソメーターを用いた。膜厚(
ハ)は1000 Aで、同じグロー放電時間であれば、
本発明を用いることにより電界密度が増加するため、同
一の条件ならば前者の場合の平均厚さより20OA程厚
く酸化膜が形成されることも明らかになった。
本発明により極めて均一な酸化膜の形成が容易に行なえ
ることから、例えばイオン注入法において、予め半導体
基体に酸化膜を形成する隙には極めて有用な技術となる
。また、半導体基体表面に絶縁膜である酸化膜を形成し
、その上に金属電極を付着させるMIS (Metal
−Insulator−8emicondactor 
) f7’j造の電気的特性の向上にも大きな役割を果
すと考えられる。
〔発明の効果〕
本発明によれば、グロー放電発生のための陰極に簡便な
スクリーン電極を載置するだけで、基体表面に極めて均
一な酸化膜を形成することが可能となる。従って熱酸化
法と異なり、基体の温度を高温にすることなく行うこと
ができるプラズマ酸化法による酸化膜の厚さが均一に々
るので、特に高温加熱によって特性が変化することをき
らう半導体基体上の酸化膜形成に対して極めて有効に使
用でき、得られる効果は大きい。
【図面の簡単な説明】
第1図は従来のプラズマ酸化装云の要部断面図、第2図
はそれによって得ら一′れる酸化膜を有する基体の断面
図、第3図は本発明の一実施例の断面図、第4図、第5
図はそれぞれ従来装置および第3図に示す装置によって
得られた酸化膜を有する基体の断面図である。 l・・・陽電極、2・・・陰電極、3・・・基体(シリ
コン版)、4・・・直流電源、7・・・反応槽、10・
・・酸素ボンベ、12・・・排気系、13・・・スクリ
ーン電極。 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. 1)直空排気可能な反応槽中の陽電極と対向して位置す
    る陰電極上に支持された基体上に、低圧の酸素ふん囲気
    中で陽電極および陰電極に直流電圧を印加してグロー放
    電を発生させることにより酸化膜を形成するものにおい
    て、両電極間に陰電極と等電位のスクリーン電極が配置
    されたことを特徴とするプラズマ酸化装置。
JP58111172A 1983-06-21 1983-06-21 プラズマ酸化装置 Granted JPS603128A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58111172A JPS603128A (ja) 1983-06-21 1983-06-21 プラズマ酸化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58111172A JPS603128A (ja) 1983-06-21 1983-06-21 プラズマ酸化装置

Publications (2)

Publication Number Publication Date
JPS603128A true JPS603128A (ja) 1985-01-09
JPH0122730B2 JPH0122730B2 (ja) 1989-04-27

Family

ID=14554303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58111172A Granted JPS603128A (ja) 1983-06-21 1983-06-21 プラズマ酸化装置

Country Status (1)

Country Link
JP (1) JPS603128A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04246161A (ja) * 1990-10-24 1992-09-02 Internatl Business Mach Corp <Ibm> 基板表面を酸化処理するための方法及び半導体の構造
JP2008115422A (ja) * 2006-11-02 2008-05-22 Parker Netsu Shori Kogyo Kk プラズマ窒化装置および窒化方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04246161A (ja) * 1990-10-24 1992-09-02 Internatl Business Mach Corp <Ibm> 基板表面を酸化処理するための方法及び半導体の構造
JP2008115422A (ja) * 2006-11-02 2008-05-22 Parker Netsu Shori Kogyo Kk プラズマ窒化装置および窒化方法

Also Published As

Publication number Publication date
JPH0122730B2 (ja) 1989-04-27

Similar Documents

Publication Publication Date Title
JPS63197329A (ja) プラズマ・チャンバー内で、無定形水素化シリコンを基板へ付着させる方法
JPS603128A (ja) プラズマ酸化装置
JPH04157164A (ja) プラズマ処理装置
JPS62189725A (ja) プラズマcvd装置
JP3033787B2 (ja) プラズマ処理装置
JPH0561350B2 (ja)
JPS6147645A (ja) 薄膜形成方法
JPH0649936B2 (ja) バイアススパツタリング装置
JPH02115379A (ja) 薄膜形成装置
JP3034358B2 (ja) プラズマ処理装置
JP3480254B2 (ja) ドライエッチング方法、ドライエッチング装置、液晶表示体の製造方法および半導体の製造方法
JPS622544A (ja) 無声放電型ガスプラズマ処理装置
JPH0124866B2 (ja)
JPH0797690A (ja) プラズマcvd装置
JPH029549Y2 (ja)
JP2890032B2 (ja) シリコン薄膜の成膜方法
JPS641958Y2 (ja)
JPH04211115A (ja) Rfプラズマcvd装置ならびに該装置による薄膜形成方法
JPS57153436A (en) Semiconductor device
JPH02281730A (ja) プラズマエッチング法
JPH0124536B2 (ja)
JPS6227568A (ja) スパツタリング装置
JPS61201779A (ja) プラズマcvd装置
JPS61219026A (ja) 液晶配向膜の形成方法
JPS6164123A (ja) プラズマ化学気相堆積方法