JPS6030976B2 - 先行制御方式の情報処理装置 - Google Patents

先行制御方式の情報処理装置

Info

Publication number
JPS6030976B2
JPS6030976B2 JP53102701A JP10270178A JPS6030976B2 JP S6030976 B2 JPS6030976 B2 JP S6030976B2 JP 53102701 A JP53102701 A JP 53102701A JP 10270178 A JP10270178 A JP 10270178A JP S6030976 B2 JPS6030976 B2 JP S6030976B2
Authority
JP
Japan
Prior art keywords
section
instruction
advance control
control section
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53102701A
Other languages
English (en)
Other versions
JPS5530733A (en
Inventor
勝郎 若井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP53102701A priority Critical patent/JPS6030976B2/ja
Publication of JPS5530733A publication Critical patent/JPS5530733A/ja
Publication of JPS6030976B2 publication Critical patent/JPS6030976B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Retry When Errors Occur (AREA)

Description

【発明の詳細な説明】 この発明は、先行制御方式の情報処理装置に関し、具体
的にはその命令リトラィ機能に関するものである。
従来のこの種の情報処理装置における命令リトラィ方式
は、障害検出を1本化し、障害発生時には、障害発生時
に実行していた命令をリトラィしていた。
このため、先行制御部の障害ならば、百パーセントリト
ラィ動作を試行できるのに、障害とは無関係の実行中の
命令をリトラィするため、リトラィ命令がリトラィ不可
能な命令の場合、リトラィ動作の試行をしないでマシン
チェック割込みを発生してしまい、命令リトラィ成功率
が低下するという問題点があった。従って、この発明は
、先行制御部の命令リトラィ動作を常に実行し、命令リ
トラィ成功率を上げ、情報処理装置の稼動率をあげるこ
とを目的とする。
周知のように、先行制御方式の情報処理装置は、命令の
制御・実行をいくつかの論理部に分割し、それぞれの論
理部では異なった連続した命令を制御するものである。
このことにより、1つの情報処理装置内で最大数の命令
が同時に処理されているように見え、処理能力が向上す
る。例えば、本発明が対象とする情報処理装置では、命
令議出し部、命令解読/アドレス計算部、アドレス変換
部、バッファ記憶部、演算器セットアップ部、命令実行
部の6論理ユニットに分かれ、命令読出し部は、1度に
24ゞイトの命令を読出すことができる。また、その他
の論理部は、ある種の命令を除いて、.それぞれ1つず
つの命令を処理することができる。このため、情報処理
装置は24ゞィトの命令と最大5つの命令を同時に処理
していることになる。このうち命令読出し部から演算器
セットアップ部までは先行制御部と呼ばれ、命令の実行
のめの準備をする機能を持っている。もしこの先行制御
部で障害が検出されても、その時点では主記憶とか汎用
レジスタ等には謀まった情報を書込んではいない。そこ
で、もし命令カウンタが正しく保証されているなりよ、
現在実行中の命令が終了した時点で先行制御部をリセッ
トし、その命令カゥンタから命令議出しを再開すれば、
命令の実行は連続されることができる。ところで、一般
的な命令リトラィは実行部の障害のリトラィを中心に考
えるため、まず演算のディスティネーションを退避し、
リトラィ処理時に退避データを元に戻してリトラィを起
動する。
しかし、命令の種類によっては退避データを保証できな
い場合がある。このような条件をリトライ不可条件とい
い、このリトラィ不可条件が成立した場合には、マシン
チェック割込そを発生し、実行中の業務プログラムは異
常終了する。オペレーティングシステムの作動中にマシ
ンチェックが発生すれば、システムが停止することもあ
る。本発明は、実行部のりトライは従来通り実行させる
が、先行制御部のIJトライを命令読出しから再開させ
ることを特徴とするものであり、先行制御部の障害に対
するリトラィ不可条件は発生させない。
このため、固定障害でないならば、命令リトラィが成功
するので、情報処理装置のリトラィ率が向上し、稼動率
が向上する。以下、本発明を実施例を参照して詳細に説
明する。
図において、情報処理装置は記憶装置A、先行制御部B
、実行部C、ハードコア部Dの4つの装置に分けられて
制御されるものとする。タイミング信号の供給はハード
コア部Dからそれぞれの装置に行なわれ、障害検出信号
は各装置からハ−ドコア部Dに集められ、ハードコア部
Dでログアゥト動作及びリトラィの開始の制御を行ない
、実際のリトラィ処理及びマシンチェック割込み処理は
実行部Cにて制御される。命令読出し要求は信号線5で
先行制御部Bから記憶装置Aに出され、読出されたデ−
夕は信号線1にて先行制御部Bに送られる。先行制御部
Bでは、命令解読、アドレス計算、アドレス変換、オペ
ランドの読出し、演算器セットアップの動作を行ない、
実行準備完了の状態で信号線6で実行部Cへ情報が転送
される。いま、先行制御部Bで障害が検出されると、信
号線7にて、ハードコア部Dに送られ、フリップフロツ
プ22が“1”にセットされる。
このフリツプフロップ22の0側出力10は、アンド回
路26によりタイミング信号19とアンドがとられてい
るため、先行制御部Bで障害が検出されると先行制御部
Bのタイミング信号20が停止し、先行制御部Bの障害
情報が保存される。一方、フリップフロツブ22の0側
出力1川ま先行制御部Bに送られており、先行制御部B
で障害が検出されると、アンド回路24,25により記
憶装置Aとのインタフェース信号5及び実行部Cとのイ
ンタフェース6を強制的に“0”とする。このことによ
り、実行部Cと記憶部Aの動作に悪影響がないようにな
る。実行部Cで実行中の命令の終了信号11が“1”と
なると、アンド回路27の出力13でフリツプフロツプ
23がセットされる。
このフリツプフロップ23の出力14は、他装置からの
障害検出線8,9とオア回路28でオアされる。このオ
ア回路28の出力15はマシンチェック処理部を起動し
、先行制御部Bの情報のログアゥトを行ない、続いて実
行部Cのマイクロプログラムの命令リトラィ処理を起動
する。命令リトラィ処理では、先行制御部B及び信号線
17,18を通してフリップフロップ22,23のリセ
ットを実行後、ィンタフェィス21を介して命令カウン
タ(図示せず)の内容を先行制御部B‘こ送り、命令読
出しの再開を起動する。
これにより、障害発生した先行制御命令は、リセットさ
れ、命令の再実行が開始される。このリトラィでは、退
避データの回復等の処理は不要で、単に先行制御部のり
セットと命令議出しアドレスの設定のみでよいため、イ
ンターミツテント障害はすべて回復され、稼動率が向上
する。なお、記憶装置A内のりトライ動作についても、
先行制御部Bからの動作と実行部Cからの動作を分離区
別を行い、もし先行制御部からの障害に対し、同様のI
Jトライを行うことが可能である。
【図面の簡単な説明】
図面は、本発明による情報処理装置のブロック図である
。 A・・・・・・主記憶装置、B・・・・・・先行制御部
、C・・・・・・実行部、D・・・・・・ハードコア部
、22,23・・・・・・フリツフ。

Claims (1)

    【特許請求の範囲】
  1. 1 先行制御部および命令実行部を含み、上記先行制御
    部の障害を他の部分と区別して検出し、上記先行制御部
    での障害検出に応じて上記命令実行部へのインターフエ
    ースを切離すと共に上記先行制御部のみの動作を停止し
    て先行制御部の情報のログアウトを行なうようにし、か
    つ上記命令実行部の命令実行の終了によつて命令実行部
    のマイクロプログラムにて命令実行部から命令カウンタ
    の内容を先行制御部に送り、先行制御部の動作を開始し
    て該カウンタの内容に基づく命令の読出しからリトライ
    することを特徴とする先行制御方式の情報処理装置。
JP53102701A 1978-08-25 1978-08-25 先行制御方式の情報処理装置 Expired JPS6030976B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53102701A JPS6030976B2 (ja) 1978-08-25 1978-08-25 先行制御方式の情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53102701A JPS6030976B2 (ja) 1978-08-25 1978-08-25 先行制御方式の情報処理装置

Publications (2)

Publication Number Publication Date
JPS5530733A JPS5530733A (en) 1980-03-04
JPS6030976B2 true JPS6030976B2 (ja) 1985-07-19

Family

ID=14334555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53102701A Expired JPS6030976B2 (ja) 1978-08-25 1978-08-25 先行制御方式の情報処理装置

Country Status (1)

Country Link
JP (1) JPS6030976B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5868162A (ja) * 1981-10-20 1983-04-22 Nec Corp 再試行処理方式

Also Published As

Publication number Publication date
JPS5530733A (en) 1980-03-04

Similar Documents

Publication Publication Date Title
JPS6240547A (ja) 誤り回復装置
JPH06103472B2 (ja) デバツグ用マイクロプロセツサ
WO2018040494A1 (zh) 一种扩展处理器指令集的方法及装置
JPH0810437B2 (ja) 仮想計算機システムのゲスト実行制御方式
JPS6030976B2 (ja) 先行制御方式の情報処理装置
CA2025197C (en) Method and system for dynamically controlling the operation of a program
JPH01303529A (ja) データ処理装置
JP3026350B2 (ja) 二重化システムの系切り替え方法
JP2807026B2 (ja) 並列プログラムの実行再現方法
JP3130798B2 (ja) バス転送装置
JPS5868162A (ja) 再試行処理方式
JP3483901B2 (ja) システムの構成変更方法およびその実施計算機システム
JP2501393B2 (ja) 直接メモリアクセス装置
JPH03139735A (ja) 情報処理装置の障害処理方式
JPS5938852A (ja) 障害処理方式
JPS6130296B2 (ja)
JP2786215B2 (ja) 再開処理制御方式
JPS6130297B2 (ja)
JPS6244293B2 (ja)
JP2574918B2 (ja) 割り込み復帰処理方式
JP3102381B2 (ja) タスクデバッグ装置、タスクデバッグ方法及びその記録媒体
JPS5927355A (ja) 情報処理システム
JPH0264815A (ja) ディスクキャッシュ制御方式
JPS6012656B2 (ja) リトライ制御方式
JPS60220448A (ja) マルチcpuシステムの相互チエツク方法