JPS6028025B2 - Input/output interface device - Google Patents
Input/output interface deviceInfo
- Publication number
- JPS6028025B2 JPS6028025B2 JP4860181A JP4860181A JPS6028025B2 JP S6028025 B2 JPS6028025 B2 JP S6028025B2 JP 4860181 A JP4860181 A JP 4860181A JP 4860181 A JP4860181 A JP 4860181A JP S6028025 B2 JPS6028025 B2 JP S6028025B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- bus
- data cache
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
本発明はＣＰＵ（中央処理装置）によって制御される入
出力制御装置と入出力装置との間に設けられデータ転送
を行なう入出力インターフェース装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an input/output interface device that is provided between an input/output control device controlled by a CPU (central processing unit) and an input/output device and performs data transfer.
第１図には、従来の計算機システム構成を示し、１はＣ
ＰＵ、２はメインメモリ、３は入出力チャネル、４は入
出力制御装置、５は入出力装置である。FIG. 1 shows the configuration of a conventional computer system, and 1 is a C
PU, 2 is a main memory, 3 is an input/output channel, 4 is an input/output control device, and 5 is an input/output device.
第２図には、従来の入出力制御装置４と複数の入出力装
置５たとえばディスク装置、磁気テープ装置等との接続
をより詳細に示したものである。入出力制御菱贋４の複
数の出力ドライバ４１（図では１個のみ示めした）は複
数の線たとえば８ビットのデータ十１ビットのパリティ
よりなる出力バス６および入出力装置５の動作を指令す
るタグバス６、入出力制御装置４が入出力装置５の選択
後入出力装置をホールドするホールド信号線６を介して
入出力装置５内の複数のレシーバ（図では１個のみ示め
す）５１に接続される。このレシーバ５１はアンド機能
を有し、入出力制御装置４内の１個のドライバ４３に接
続された１ビットのタグ有効線７が接続される。入出力
装置５内の複数のドライバ５２は複数の線からなる入力
バス８１たとえば８ビットのデータ十１ビットのパリテ
ィ＋ステイタス信号線＋タグに対する応答線＋ホールド
‘こ対する応答線よりなる）を介して入出力制御装置４
の複数のレシーバ４２に接続される。タグ有効線７が１
レベルのとき、複数の入出力装置５がタグバス６によっ
て指定された動作たとえば出力バス６を介してデータを
入出力装置５に取り込んだり、入出力装置５に蓄積した
データを入力バス８に出力する。FIG. 2 shows in more detail the connection between a conventional input/output control device 4 and a plurality of input/output devices 5, such as a disk device, a magnetic tape device, etc. A plurality of output drivers 41 (only one is shown in the figure) of the input/output control device 4 instructs the operation of the input/output device 5 and the output bus 6 consisting of a plurality of lines, for example, 8-bit data and 11-bit parity. After the input/output control device 4 selects the input/output device 5, the input/output control device 4 connects the input/output device 5 to a plurality of receivers (only one is shown in the figure) 51 through the hold signal line 6 that holds the input/output device. Connected. This receiver 51 has an AND function, and is connected to a 1-bit tag enable line 7 connected to one driver 43 in the input/output control device 4. The plurality of drivers 52 in the input/output device 5 are connected to each other via an input bus 81 consisting of a plurality of lines (for example, 8-bit data, 11-bit parity + status signal line + response line for the tag + response line for the hold). input/output control device 4
is connected to a plurality of receivers 42 . Tag active line 7 is 1
level, the plurality of input/output devices 5 perform operations specified by the tag bus 6, such as importing data into the input/output device 5 via the output bus 6, or outputting data accumulated in the input/output device 5 to the input bus 8. .
このとき、入出力装置５がたとえばディスクで構成され
ているとき、ディスク上の目標位置にアクセスするため
にヘッドを移動させる際に比較的長い時間を要していた
。さらに、ディスクは回転体であるので、ヘッドが目標
位置近くまで移動した後、リード／ライトのタイミング
をとるためにディスクのほぼ１回転分の待時間を要する
場合もあった。とくに、同一のデータを繰り返しディス
クから取り出す場合は、前述の動作時間が取り出し動作
毎にかかってしまっていた。本発明は上記従来の欠点を
除去し、入出力制御装置と入出力装置とのデータ転送に
等価な高速データ転送を可能とする入出力インターフェ
ース装置を提供することを目的とする。At this time, when the input/output device 5 is composed of a disk, for example, it takes a relatively long time to move the head to access the target position on the disk. Furthermore, since the disk is a rotating body, after the head has moved close to the target position, it may be necessary to wait for approximately one rotation of the disk in order to determine the read/write timing. In particular, when the same data is repeatedly retrieved from the disk, the above-mentioned operation time is required for each retrieval operation. SUMMARY OF THE INVENTION An object of the present invention is to provide an input/output interface device that eliminates the above-mentioned conventional drawbacks and enables high-speed data transfer equivalent to data transfer between an input/output control device and an input/output device.
本発明に係る入出力インターフェース装置の特徴とする
ところは、前記入出力制御装置が前記入出力装置を制御
するために前記入出力制御装置と前記複数の入出力装置
との間に共通に接続された第１のタグ線と、前記入出力
制御装置が前記データキャッシュ装置を制御するために
、前記入出力制御装置と前記データキャッシュ装置との
間に接続された第２のタグ線とを備えたことである。The input/output interface device according to the present invention is characterized in that the input/output control device is commonly connected between the input/output control device and the plurality of input/output devices in order to control the input/output devices. and a second tag line connected between the input/output control device and the data cache device so that the input/output control device controls the data cache device. That's true.
以下、第３図を参照して本発明の一実施例を説明する。
第１図および第２図と同一部分は同一参照番号を付して
説明を省略する。入出力制御装置４′内に設けられたド
ライバ４４は１ビットのデータキャッシュタグ有効線１
０を介してデータキャッシュ装置９内に設けられたアン
ド機能を有するレシーバ９１に接続される。An embodiment of the present invention will be described below with reference to FIG.
The same parts as in FIG. 1 and FIG. 2 are given the same reference numerals, and the description thereof will be omitted. A driver 44 provided in the input/output control device 4' has a 1-bit data cache tag valid line 1.
0 to a receiver 91 provided in the data cache device 9 and having an AND function.
出力バス、タグバス等６も前記レシーバ９１に接続され
る。データキャッシュ装置９に設けられたドライバ９２
は入力バス等等８に接続される。レシーバ９１、ドライ
バ９２は、同じくデータキャッシュ装置９内に設けられ
データを貯蔵するバッファすなわちメモリ９３に接続さ
れる。入出力装置の選択動作は、入出力制御装置がタグ
バス６による入出力装置選択指示指令と出力バス６の入
出力装置のアドレスにより、複数の入出力装置のうちの
１つあるいは複数のものの選択を行ない、選択された入
出力装置からの応答信号とそのアドレスを入力バスに送
出して、入出力制御装置が入力バス上のアドレスをチェ
ックして正しければホールド信号をオンとし、非選択の
入出力装置の動作を停止し、選択した入出力装置と入出
力制御装置を接続状態とする。An output bus, a tag bus, etc. 6 are also connected to the receiver 91. Driver 92 provided in data cache device 9
is connected to an input bus etc. 8. The receiver 91 and the driver 92 are connected to a buffer or memory 93 which is also provided within the data cache device 9 and stores data. In the input/output device selection operation, the input/output control device selects one or more of a plurality of input/output devices based on the input/output device selection command from the tag bus 6 and the address of the input/output device on the output bus 6. The input/output control device checks the address on the input bus, turns on the hold signal if it is correct, and sends the response signal from the selected input/output device and its address to the input bus, and then outputs the response signal from the selected input/output device to the input bus. Stops the operation of the device and connects the selected input/output device and input/output control device.
接続状態に入った入出力装置は、それ以後、タグ有効線
７、タグバス、出力バス６でで指示された動作指令によ
り、入出力動作およびデータ転送を行なう。デ−タキャ
ッシュ装置接続の時は、データキャッシュ用タグ有効線
１０を別に設け、他のタグバス６、出力バス６、入力バ
ス８等の信号線は従来のように入出力インターフェース
に接続する。データキヤッシュ装置９の起動のときは、
データキャッシュ用タグ有効線１０が１レベルとなり、
データキャッシュ用の動作指令をタグバス６、出力バス
６によって指示する。この時、入出力装置はタグ有効線
７が０レベルなのでタグバス、出力バス６上のデータは
無効となっている。前記動作指令をうけたデータキャッ
シュ装置９は、入出力制御装置４′の出力バス６から転
送されてきたデータをタグバス６の制御によってバッフ
ァ９３に貯蔵する。The input/output device that has entered the connected state thereafter performs input/output operations and data transfer according to operation commands instructed via the tag enable line 7, the tag bus, and the output bus 6. When connecting a data cache device, a data cache tag enable line 10 is provided separately, and other signal lines such as the tag bus 6, output bus 6, input bus 8, etc. are connected to the input/output interface as in the conventional manner. When starting the data cache device 9,
The data cache tag valid line 10 becomes level 1,
Operation commands for the data cache are given via the tag bus 6 and the output bus 6. At this time, since the tag valid line 7 of the input/output device is at 0 level, the data on the tag bus and output bus 6 are invalid. The data cache device 9 receiving the operation command stores the data transferred from the output bus 6 of the input/output control device 4' in the buffer 93 under the control of the tag bus 6.
タグバス６によってデータの続み出し指令が行なわれた
ときには、バッファ９３に貯蔵されているデータを入力
バス８を介して入出力制御装置４′に転送する。また、
データキャッシュ装置９と入出力装置５を同時に起動か
ける時はタグ有効線７とデータキャッシュタグ有効線１
０を同時に１レベルとすることによりタグバス、出力バ
ス６の動作指令によりデータキャッシュ装置９と入出力
装置５に動作指示する。When a data continuation command is issued by the tag bus 6, the data stored in the buffer 93 is transferred to the input/output control device 4' via the input bus 8. Also,
When starting up data cache device 9 and input/output device 5 at the same time, tag valid line 7 and data cache tag valid line 1
By setting 0 to 1 level at the same time, the operation command of the tag bus and output bus 6 instructs the data cache device 9 and the input/output device 5 to operate.
したがって、入出力制御装置４′と入出力装置５間で転
送されるデー外ま、同時に入出力制御装置４′とデータ
キャッシュ装置９との間でも転送される。すなわち、入
出力装置５へのデータの書き込みの際には、これと同期
してデータキャッシュ装置９にもデータが書き込まれる
。また、入出力装置５からのデ−夕の続み出しの場合は
、ＣＰＵはデータキャッシュ装置９にデータが貯蔵され
ていることがメインメモリ２に記憶されているので、デ
ータを入出力装置５から出力することなくデータキャッ
シュ装置９より入力バス８に出力するように指示する。
以上説明したように、本発明によれば、データキャッシ
ュ装置９を補助入出力装置として設けたので、応答速度
の遅い入出力装置５を用いる電子計算機システムにおい
て、入出力制御装置４′とデータキャッシュ装置９との
間で高速にデータの転送を行うことができる。Therefore, in addition to data transferred between the input/output control device 4' and the input/output device 5, data is also transferred between the input/output control device 4' and the data cache device 9 at the same time. That is, when data is written to the input/output device 5, the data is also written to the data cache device 9 in synchronization with this. Furthermore, in the case of continuing data from the input/output device 5, the CPU stores the data stored in the data cache device 9 in the main memory 2, so the CPU transfers the data to the input/output device 5. Instructs the data cache device 9 to output to the input bus 8 without outputting from the data cache device 9.
As explained above, according to the present invention, since the data cache device 9 is provided as an auxiliary input/output device, in a computer system using an input/output device 5 with a slow response speed, the input/output control device 4' and the data cache Data can be transferred to and from the device 9 at high speed.
この動作は、特に、繰り返し同じデータの転送を行なう
場合に有効である。また、データキャッシュ装置９の専
用の制御線であるデータキャッシュタグ有効線１０を設
けたことによりデータキャッシュ装置９を入出力制御装
置４′よりみて、物理的には入出力装置５と同等な位置
におき、論理的にはデータキャッシュ装置を独立の位置
に置くことを可能とし、データキャッシュ装置が障害に
より動作不能となっても、入出力装置を従来通り使用で
きるインターフェース回路が提供できる。また、入出力
装置とデータキャッシュ装置とに対し、それぞれ別々の
タグ有効線７、データキャッシュタグ有効線１０を設け
たので、同一出力バスによってそれぞれに対して異なっ
た指示を与えることができる。This operation is particularly effective when transferring the same data repeatedly. Also, by providing the data cache tag valid line 10 which is a dedicated control line for the data cache device 9, the data cache device 9 is physically located at the same position as the input/output device 5 when viewed from the input/output control device 4'. In this case, it is possible to logically place the data cache device in an independent position, and even if the data cache device becomes inoperable due to a failure, it is possible to provide an interface circuit that allows input/output devices to be used as before. Further, since separate tag valid lines 7 and data cache tag valid lines 10 are provided for the input/output device and the data cache device, different instructions can be given to each by the same output bus.
第１図は従来の計算機システムのシステム図、第２図は
従来の入出力制御装置と入出力装置とのインターフェー
ス回路図、第３図は本発明にかかるインターフェス回路
の一実施例の回路図である。
１・・・・・・ＣＰＵ、２・・・・・・メインメモリ、
３・・…・入出力チャネル、４，４′……入出力制御装
置、５・・…・入出力装置、６・・・・・・出力バス、
７・・・・・・タグ有効線、８・・・・・４入力バス、
９・・・・・・データキャッシュ装置、１０・・・・・
・データキャッシュ用タグ有効線。
オ１図※２図
次３図Fig. 1 is a system diagram of a conventional computer system, Fig. 2 is an interface circuit diagram between a conventional input/output control device and an input/output device, and Fig. 3 is a circuit diagram of an embodiment of an interface circuit according to the present invention. It is. 1...CPU, 2...Main memory,
3... Input/output channel, 4,4'... Input/output control device, 5... Input/output device, 6... Output bus,
7...Tag valid line, 8...4 input bus,
9... Data cache device, 10...
- Tag valid line for data cache. Figure 1 *Figure 2 Next Figure 3
Claims (1)
力バスおよび出力バスにて接続されるとともに、前記入
出力制御装置と前記入出力装置との間に前記入力バスお
よび出力バスを介して接続され、前記入出力制御装置と
前記入出力装置との間で転送されるデータを貯蔵すデー
タキヤツシユ装置とを有し、前記入出力制御装置が前記
入出力装置を制御するために前記入出力制御装置と前記
複数の入出力装置との間に共通に接続された第１のタグ
線と、前記入出力制御装置が前記データキヤツシユ装置
を制御するために、前記入出力制御装置と前記データキ
ヤツシユ装置との間に接続された第２のタグ線とを備え
たことを特徴とする入出力インターフエース装置。1 A plurality of input/output devices are connected to an input/output control device via a common input bus and an output bus, and a plurality of input/output devices are connected to the input/output control device via the input bus and the output bus. a data cache device connected to the input/output control device and storing data transferred between the input/output device, the input/output control device controlling the input/output device; a first tag line commonly connected between an output control device and the plurality of input/output devices; An input/output interface device comprising a second tag line connected between the data cache device and the data cache device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4860181A JPS6028025B2 (en) | 1981-03-31 | 1981-03-31 | Input/output interface device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4860181A JPS6028025B2 (en) | 1981-03-31 | 1981-03-31 | Input/output interface device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57164330A JPS57164330A (en) | 1982-10-08 |
| JPS6028025B2 true JPS6028025B2 (en) | 1985-07-02 |
Family
ID=12807921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4860181A Expired JPS6028025B2 (en) | 1981-03-31 | 1981-03-31 | Input/output interface device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6028025B2 (en) |
-
1981
- 1981-03-31 JP JP4860181A patent/JPS6028025B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57164330A (en) | 1982-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5721840A (en) | Information processing apparatus incorporating automatic SCSI ID generation | |
| JPH0332093B2 (en) | ||
| US4423479A (en) | Cache/disk subsystem with acquire write command | |
| EP0464848B1 (en) | Structure for enabling direct memory-to-memory transfer | |
| JPS6028025B2 (en) | Input/output interface device | |
| JPS6331806B2 (en) | ||
| US4652994A (en) | System for transmitting data to auxiliary memory device | |
| US6609179B1 (en) | Method and apparatus for controlling memory access | |
| US5546560A (en) | Device and method for reducing bus activity in a computer system having multiple bus-masters | |
| JPH0140432B2 (en) | ||
| JP2892429B2 (en) | I / O controller | |
| JPS5936773B2 (en) | Local burst transfer control method | |
| EP0358224A2 (en) | Semiconductor disk device useful in transaction processing system | |
| JP2570986B2 (en) | Data transfer control device and method | |
| JPH10254781A (en) | Auxiliary storage device | |
| JP3186247B2 (en) | DMA controller for communication | |
| JPH06266626A (en) | Backup method for semiconductor auxiliary storage and non-volatile semiconductor auxiliary storage | |
| JPH05151094A (en) | Backup control system of file high-speed writing mechanism | |
| JP2884943B2 (en) | Address arbitration circuit | |
| JP2876488B2 (en) | Semiconductor file memory device | |
| JPH0122656B2 (en) | ||
| JPS61193245A (en) | Memory control system | |
| JPS58144270A (en) | Storage device system | |
| JPH0375952B2 (en) | ||
| JPH0120463B2 (en) |