JPS6331806B2 - - Google Patents
Info
- Publication number
- JPS6331806B2 JPS6331806B2 JP54065441A JP6544179A JPS6331806B2 JP S6331806 B2 JPS6331806 B2 JP S6331806B2 JP 54065441 A JP54065441 A JP 54065441A JP 6544179 A JP6544179 A JP 6544179A JP S6331806 B2 JPS6331806 B2 JP S6331806B2
- Authority
- JP
- Japan
- Prior art keywords
- disk
- disk cache
- input
- cache memory
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
本発明はデータ処理システムにおけるデイスク
用のキヤツシユメモリシステムに関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to cache memory systems for disks in data processing systems.
一般に、コンピユータの演算処理装置の速度に
くらべてメイン・メモリの速度(特にアクセス・
タイム)がおそいのでこれらの中間に高速のバツ
フア・メモリ(キヤツシユメモリという)を配置
してメイン・メモリによる処理速度の低下を防い
でいる。同様の考え方は磁気デイスク装置(以下
単にデイスクという)とコンピユータ本体との間
にも適用され、両者の間にバツフアメモリ(デイ
スクキヤツシユという)をおいてアクセスタイム
を実効的に短縮することが提案されている。 In general, the speed of main memory (especially access
Since the processing time is slow, a high-speed buffer memory (called a cache memory) is placed between these two to prevent the processing speed from decreasing due to the main memory. A similar idea is applied between a magnetic disk device (hereinafter simply referred to as a disk) and the computer itself, and it has been proposed that a buffer memory (hereinafter referred to as a disk cache) be placed between the two to effectively shorten access time. ing.
ところが、従来提案されているデイスクキヤツ
シユでは、たとえば、第1図に示すように、デイ
スク装置4とデイスク制御装置1の中間にデイス
クキヤツシユ制御部2をおき、これにデイスクキ
ヤツシユのメモリ部3を接続し、該デイスクキヤ
ツシユ制御部がその制御を行つている。そして、
コンピユータ本体から1度アクセスされたデイス
ク装置4の中のレコードはデイスクキヤツシユ制
御部2の制御のもとにデイスクキヤツシユメモリ
部3に格納され、次に同じレコードの要求に応答
して該デイスクキヤツシユメモリ部3から要求レ
コードの内容を読み出してコンピユータ本体に送
り、デイスク装置4にはアクセスしない。なお、
この制御はデイスクキヤツシユ制御装置2により
行なわれる。デイスクキヤツシユメモリ部3はデ
イスク装置4に比べてより高速なメモリ(CCD,
バブルメモリおよびICメモリなど)で構成され
ており、その容量は小さくてもデイスク装置4へ
のアクセスの1部分をデイスクキヤツシユメモリ
部3へのアクセスのみで済せることでコンピユー
タ本体からみたデイスク装置4へのアクセスタイ
ムの平均値を低減するという効果がある。 However, in the conventionally proposed disk cache, for example, as shown in FIG. 3 is connected, and the disk cache control section performs the control. and,
A record in the disk device 4 that has been accessed once from the computer main body is stored in the disk cache memory section 3 under the control of the disk cache control section 2, and then in response to a request for the same record, the record is stored in the disk cache memory section 3 under the control of the disk cache control section 2. The contents of the request record are read from the cache memory section 3 and sent to the computer main body, without accessing the disk device 4. In addition,
This control is performed by the disk cache control device 2. The disk cache memory unit 3 has faster memory (CCD,
(bubble memory, IC memory, etc.), and even if its capacity is small, part of the access to the disk device 4 can be completed by accessing only the disk cache memory section 3. This has the effect of reducing the average value of access time to 4.
ただし、この従来方式では次のような欠点があ
る。 However, this conventional method has the following drawbacks.
特殊で高価なデイスクキヤツシユ制御部2に
なる。複数のデイスク制御装置で1台のデイス
クキヤツシユを共有することが困難である。デ
イスクキヤツシユ制御装置2が故障すると、デイ
スク装置4が使用できなくなる。これを避けるに
はデイスク制御装置1からデイスク装置4へ別の
パスを設ける等故障したデイスクキヤツシユ制御
装置2をバイパスさせる必要がある。 This results in a special and expensive disk cache control unit 2. It is difficult for multiple disk controllers to share one disk cache. If the disk cache control device 2 breaks down, the disk device 4 becomes unusable. To avoid this, it is necessary to bypass the failed disk cache control device 2, such as by providing another path from the disk control device 1 to the disk device 4.
本発明の目的は専用のデイスクキヤツシユ制御
装置を用いることなくデイスクキヤツシユを利用
できるデイスクキヤツシユシステムを提供するこ
とにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a disk cache system that can utilize a disk cache without using a dedicated disk cache control device.
本発明のシステムは、主記憶装置と、
デイスクキヤツシユメモリ装置と、
前記主記憶装置と前記デイスクキヤツシユメモ
リ装置との間でデータ転送を行なうデータ転送装
置と、
前記主記憶装置および前記デイスクキヤツシユ
メモリ装置の少なくとも一方とデータ転送を行な
う入出力チヤネルと、
この入出力チヤネルと前記主記憶装置および前
記デイスクキヤツシユメモリ装置との間のデータ
転送または前記データ転送装置に対するデータ転
送を指示する入出力処理装置とを含むことを特徴
とする。 The system of the present invention includes: a main storage device; a disk cache memory device; a data transfer device that transfers data between the main storage device and the disk cache memory device; an input/output channel for transferring data with at least one of the storage memory devices; and an input/output channel for instructing data transfer between the input/output channel and the main storage device and the disk cache memory device or for data transfer to the data transfer device. and an output processing device.
次に本発明について図面を参照して詳細に説明
する。 Next, the present invention will be explained in detail with reference to the drawings.
第2図に示す本発明の一実施例は、演算処理装
置11、入出力処理装置12、システムインタフ
エース回路13、主記憶装置14、デイスクキヤ
ツシユメモリ装置3、入出力チヤネル16、デイ
スク制御部1、デイスク装置4およびデータ転送
装置19から構成されている。 An embodiment of the present invention shown in FIG. 2 includes an arithmetic processing unit 11, an input/output processing unit 12, a system interface circuit 13, a main storage unit 14, a disk cache memory unit 3, an input/output channel 16, and a disk control unit. 1, a disk device 4, and a data transfer device 19.
演算処理装置11、入出力処理装置12および
入出力チヤネル16はいずれもシステムインタフ
エース回路13を介して主記憶装置14にアクセ
スするようになつている。 The arithmetic processing unit 11, input/output processing unit 12, and input/output channel 16 all access the main storage device 14 via the system interface circuit 13.
次に本発明の動作を説明する。デイスクキヤツ
シユを用いない場合にデイスク装置4からデータ
を読み出すときには、演算処理装置11はデイス
ク読出要求と必要な情報(たとえば、主記憶装置
14のどこへデータを格納するか)を入出力処理
装置12に与え、入出力処理装置12はそれにも
とづいてその動作に必要な準備(たとえばチヤネ
ルプログラムの準備)をして入出力チヤネル16
およびデイスク制御部1を介してデイスク装置4
を起動しデータを読出す。この場合は読出したデ
ータは入出力チヤネル6を介して直接演算処理装
置11の要求した主記憶装置14中の場所へ送ら
れる。このシステムでデイスクキヤツシユを用い
るときにはデイスクキヤツシユメモリ装置3とデ
ータ転送装置19とを追加する必要がある。デイ
スクキヤツシユメモリ装置3は必ずしも主記憶装
置14と同じ素子を使用していないが、インタフ
エース条件を合せて(アクセスタイム等は異なつ
てよい)システムインタフエース回路13に接続
し、システムインタフエース回路13に接続され
た装置特に入出力チヤネル16との間でデータの
転送ができるようにする。データ転送装置19は
デイスクキヤツシユメモリ装置3は主記憶装置4
との間でデータ転送する装置で、たとえば、デイ
スクキヤツシユメモリ装置5から読んだデータを
主記憶装置14へ書込ませおよびその逆のデータ
転送を行わせることができる。 Next, the operation of the present invention will be explained. When reading data from the disk device 4 when a disk cache is not used, the arithmetic processing unit 11 sends a disk read request and necessary information (for example, where in the main storage device 14 to store the data) to the input/output processing device. 12, the input/output processing device 12 makes preparations necessary for its operation (for example, preparation of a channel program) based on the input/output processing device 12, and outputs the input/output channel 16.
and the disk device 4 via the disk controller 1.
Start up and read the data. In this case, the read data is sent via the input/output channel 6 directly to the location in the main memory 14 requested by the arithmetic processing unit 11. When using a disk cache in this system, it is necessary to add a disk cache memory device 3 and a data transfer device 19. Although the disk cache memory device 3 does not necessarily use the same elements as the main memory device 14, it is connected to the system interface circuit 13 with matching interface conditions (access times, etc. may be different), and the system interface circuit 13, in particular, the input/output channel 16. The data transfer device 19 is a disk cache memory device 3, and the main storage device 4 is a disk cache memory device 3.
For example, data read from the disk cache memory device 5 can be written to the main storage device 14, and vice versa.
従つて、データ転送装置19は直接システムイ
ンタフエース回路13に接続する必要はなく、た
とえば、第3図に示すように入出力チヤネルの先
に接続する構成をとることも可能である。 Therefore, the data transfer device 19 does not need to be directly connected to the system interface circuit 13, and may be connected at the end of the input/output channel, for example, as shown in FIG.
この構成でデイスクキヤツシユを用いる場合、
入出力処理装置12は演算処理装置11からのデ
イスク読出指令を受取ると要求されているレコー
ドがデイスクキヤツシユ5の中に存在するか否か
を調べる。もし存在していれば、そのレコードを
データ転送装置19を介して主記憶装置14の指
定された場所に転送して一連の動作を終了する。
要求されているレコードがデイスクキヤツシユメ
モリ装置3の中に存在しなかつた場合には、入出
力チヤネル6およびデイスク制御部1を介してデ
イスク装置4から要求されたレコードを読み出し
てそれをデイスクキヤツシユメモリ部3に格納す
る。デイスクキヤツシユメモリ部3に空き領域が
ない場合にはデイスクキヤツシユメモリ部3の中
のレコードで最も優先度の低いものを追い出して
格納する(これは通常の演算処理装置におけるキ
ヤツシユと同様である)。 When using disk cache in this configuration,
When the input/output processing unit 12 receives a disk read command from the arithmetic processing unit 11, it checks whether the requested record exists in the disk cache 5. If the record exists, the record is transferred to the specified location in the main storage device 14 via the data transfer device 19, and the series of operations is completed.
If the requested record does not exist in the disk cache memory device 3, the requested record is read from the disk device 4 via the input/output channel 6 and the disk controller 1 and stored in the disk cache memory device 3. The data is stored in the storage memory section 3. If there is no free space in the disk cache memory section 3, the record with the lowest priority in the disk cache memory section 3 is evicted and stored (this is similar to the cache in a normal arithmetic processing unit). ).
次に該要求されたレコードをデイスクキヤツシ
ユメモリ部3からデータ転送装置19を介して主
記憶装置14の指定記憶位置に転送して一連の動
作を終了する。あとで同じレコードへの読出要求
があれば上述と同じ動作でデイスクキヤツシユメ
モリ部3から読出すことでアクセスタイムを短縮
できる。 Next, the requested record is transferred from the disk cache memory section 3 to the specified storage location in the main storage device 14 via the data transfer device 19, and the series of operations is completed. If there is a request to read the same record later, the access time can be shortened by reading it from the disk cache memory unit 3 using the same operation as described above.
本発明では、デイスクキヤツシユメモリとして
主記憶装置14と同じメモリ装置を使用すること
が可能である。一般に主記憶装置14を増設した
場合にはソフトウエアを変更しなければ増加分の
メモリを活用し、それをシステムの処理能力向上
にむすびつけることはできないが、デイスクキヤ
ツシユとして使用する場合にはソフトウエアから
は直接見えないのでソフトウエアを変更すること
なくシステムの処理能力を向上させられる。 In the present invention, it is possible to use the same memory device as the main storage device 14 as the disk cache memory. Generally, when the main storage device 14 is expanded, the increased memory cannot be used to improve the system's processing capacity without changing the software, but when used as a disk cache, Since it is not directly visible to the software, the processing power of the system can be improved without changing the software.
なお、データ転送装置は第4図に示すような構
成で1方のインタフエース回路191を介して与
えられたデータを一度小容量のメモリを備えたバ
ツフア回路193に与え、これを他のインタフエ
ース回路192を介して送り出すようになつてい
る。 The data transfer device has a configuration as shown in FIG. 4, and data given through one interface circuit 191 is given once to a buffer circuit 193 equipped with a small capacity memory, and then transferred to another interface circuit 193. The signal is sent out via a circuit 192.
本発明には、デイスクキヤツシユとメインメモ
リとの間およびデイスクキヤツシユと入出力チヤ
ネルとの間でデータ転送ができるように構成する
ことにより入出力処理装置を備えた情報処理装置
において専用のデイスクキヤツシユ制御装置を用
いることなくデイスクキヤツシユを導入できると
いう効果がある。 The present invention provides a dedicated disk drive in an information processing device equipped with an input/output processing device by configuring data transfer between a disk cache and a main memory and between a disk cache and an input/output channel. This has the advantage that a disk cache can be introduced without using a cache control device.
第1図は従来のデイスクキヤツシユシステムを
示す図、第2図は本発明の一実施例を示す図、第
3図は第2図のシステムインタフエース回路1
3、入出力チヤネル15,17、デイスク制御装
置1およびデータ転送装置19の接続関係を示す
図および第4図は第2図のデータ転送装置を示す
図である。
第1図から第4図において、1…デイスク制御
装置、2…デイスクキヤツシユ制御装置、3…デ
イスクキヤツシユメモリ部、4…デイスク装置、
11…演算処理装置、12…入出力処理装置、1
3…システムインタフエース回路、14…主記憶
装置、15,16,17…入出力チヤネル、19
…データ転送装置、191,192…インタフエ
ース回路、193…バツフア回路。
FIG. 1 is a diagram showing a conventional disk cache system, FIG. 2 is a diagram showing an embodiment of the present invention, and FIG. 3 is a diagram showing the system interface circuit 1 of FIG. 2.
3. A diagram showing the connection relationship between the input/output channels 15, 17, the disk control device 1, and the data transfer device 19, and FIG. 4 is a diagram showing the data transfer device of FIG. 2. 1 to 4, 1...disk control device, 2...disk cache control device, 3...disk cache memory unit, 4...disk device,
11... Arithmetic processing device, 12... Input/output processing device, 1
3... System interface circuit, 14... Main storage device, 15, 16, 17... Input/output channel, 19
...Data transfer device, 191, 192...Interface circuit, 193...Buffer circuit.
Claims (1)
リ装置との間でデータ転送を行なうデータ転送装
置と、 システムインタフエース回路と、 デイスク制御装置と、 前記デイスク制御装置に接続されたデイスク装
置と、 前記システムインタフエース回路を介して前記
主記憶装置および前記デイスクキヤツシユメモリ
装置の少なくとも一方と前記デイスク制御装置と
の間でデータ転送を行なう入出力チヤネルと、 前記入出力チヤネルおよび前記データ転送装置
に対してデータ転送を指示する入出力処理装置と
を含むことを特徴とするデイスクキヤツシユシス
テム。[Scope of Claims] 1. A main storage device, a disk cache memory device, a data transfer device that transfers data between the main storage device and the disk cache memory device, a system interface circuit, and a disk. a control device, a disk device connected to the disk control device, and data transfer between at least one of the main storage device and the disk cache memory device and the disk control device via the system interface circuit. 1. A disk cache system comprising: an input/output channel for performing data transfer; and an input/output processing device for instructing the input/output channel and the data transfer device to transfer data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6544179A JPS55157051A (en) | 1979-05-25 | 1979-05-25 | Disc cash system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6544179A JPS55157051A (en) | 1979-05-25 | 1979-05-25 | Disc cash system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55157051A JPS55157051A (en) | 1980-12-06 |
| JPS6331806B2 true JPS6331806B2 (en) | 1988-06-27 |
Family
ID=13287216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6544179A Granted JPS55157051A (en) | 1979-05-25 | 1979-05-25 | Disc cash system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55157051A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0345704U (en) * | 1989-09-13 | 1991-04-26 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57164355A (en) * | 1981-03-31 | 1982-10-08 | Fujitsu Ltd | Input and output interface device |
| JPS5884354A (en) * | 1981-11-16 | 1983-05-20 | Nec Corp | Data processor |
| JPS6444960A (en) * | 1987-08-13 | 1989-02-17 | Fuji Xerox Co Ltd | Recording device |
| JP3708757B2 (en) | 1999-06-30 | 2005-10-19 | 富士通株式会社 | Storage device |
-
1979
- 1979-05-25 JP JP6544179A patent/JPS55157051A/en active Granted
Non-Patent Citations (1)
| Title |
|---|
| DATAMATION=1977 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0345704U (en) * | 1989-09-13 | 1991-04-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55157051A (en) | 1980-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6408369B1 (en) | Internal copy for a storage controller | |
| JPS6331806B2 (en) | ||
| JPS6319058A (en) | Memory device | |
| JPH01140326A (en) | Magnetic disk device | |
| JPS61190644A (en) | Cache disc subsystem | |
| JP3110024B2 (en) | Memory control system | |
| JPH0642227B2 (en) | Data transfer device | |
| JPS6027014A (en) | Magnetic disk controller | |
| JPS60126750A (en) | cache memory device | |
| JPS6053326B2 (en) | Double data recording method for input/output control equipment | |
| JPH09114674A (en) | Hard disk drive | |
| JPS61193245A (en) | Memory control system | |
| JPS6028025B2 (en) | Input/output interface device | |
| JPS61134859A (en) | Backup controlling system of memory | |
| JP3259095B2 (en) | Data transfer method | |
| JP2000330728A (en) | Disk array device, high speed communicating method used for the device and recording medium recording its control program | |
| JPH0122656B2 (en) | ||
| JPS5985563A (en) | disk control device | |
| JPH0467240A (en) | data processing equipment | |
| JPS61198327A (en) | Disc buffer device | |
| JPS61127025A (en) | Optical disk controller | |
| JPH0436411B2 (en) | ||
| JPS62271037A (en) | Control system for transfer of data | |
| JPH04275675A (en) | Data base processing system | |
| JPH0432944A (en) | Magnetic disk control system |