JPS6028005B2 - サイリスタ出力検出装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、位相角制御により得られるサィリスタの出
力信号を検出するサイリスタ出力検出装置に関する。

従来、位相角制御によって得られるサイリスタの出力信
号が、予定値以上であるか否かを検出する場合、次のよ
うな検出方法があった。

すなわち、予定の動作値に設定した電圧または電流リレ
ーをサィリスタの出力回路に設け、サィリスタの出力信
号が動作値を越えると、“オン”するようにしたものが
ある。

しかしながら検出すべき出力信力が極めて小さい場合に
は、高感度の電圧または電流リレーが必要となる。また
、速応性の電圧または電流リレーを使用した場合、サィ
リスタの出力信号に含まれているリップル分によって電
圧または電流リレーが“オン”してしまうことがある。
この場合、パルス（リツプル）フィル夕を組込んで出力
信号のリツプル分を除去する対策があるが、フィル夕の
時定数分だけ検出遅れを生じてしまうという問題がある
。また、他の検出方法としては、サィリスタの出力回路
に任意の値の抵抗器を介して補助リレーを設け、サイリ
スタの出力信号が予定値となったときに補助リレーが“
オン”するようにしたものがある。

しかしながら、補助リレーには動作点と復帰点のヒステ
リシスが存在しているため、一旦“オン”してしまうと
出力信号が予定値以下となっても動作が継続し、誤り検
出をしてしまうことがある。この発明は上記のような事
情に鑑みてなされたもので、その目的は、サィリス夕出
力信号の検出すべき予定値に対して、微少値でも正確に
検出でき、またリツプル分による誤り検出をすることな
く且つ検出時間遅れをもつことなく検出でき、さらに動
作点と復帰点におけるヒステリシスをもつことのない高
精度検出が可能なサィリスタ出力検出装置を提供するも
のである。

以下、この発明の一実施例を図面を参照して説明する。

第１図に示すように、１は電源回路に設けられたサィリ
スタスィツチ回路で、このサイリスタスィッチ回路１は
１次側交流電源に接続されたトランスＴの２次側にサイ
リスタ２およびサイリスタ３を接続して整流回路を構成
し、その出力信号を図示していない各種回路に供給する
ものである。４はサィリスタゲートパルス発生器であり
、各サィリスタ２，３のゲートにゲート信号を与えて位
相角制御を行ない、サィリスタスィッチ回路１の出力す
なわちサィリスタ出力信号を制御するものである。

また、１０は上記サイリスタスイッチ回路１のサィリス
タ出力信号を検出するこの発明に係るサィリスタ出力検
出装置であり、次のように構成されている。

すなわち、１１はトランスＴの１次側に接続された全波
整流回路であり、サィリスタスィッチ回路１の電源を同
期電源としてダイオードブリッジによって全波整流する
ものである。１２は同期パルス変換回路であり、全波整
流回路１１の出力を入力しその値が零電位近傍の電圧値
■Ｖ，以上とならないように制限する定電圧ダイオード
１３と、上司ＺＤＶ，値のときに正方向の規定電流が流
れて規定量発光するフオトカプラー１４のフオトダイオ
ード１４ａと、このフオトダイオード１４ａの発光を受
光しフオトダィオード１４ａの規定量発光しているとき
にのみ“オン”してコレクタ電位を零とするフオトカプ
ラー１４のフオトトランジスタ１４ｂとから構成され、
フオトトランジスタ１４ｂのコレクタ端子から全波整流
信号の零電位点に応じた時間幅の短い同期クロックパル
スを発生するものである。

なお、全波整流回路１ １の出力値が電圧値ａＤＶ，未
満のときには、フオトダィオード１４ａに流れる電流値
が規定電流値未満となってフオトダィオード１４ａは規
定量の発光がなされないためフオトトランジスタ１４ｂ
は“オフ”となる。また、１５は同期パルス変換回路１
２で得られた同期クロツクパルスを波形整形する波形整
形回路である。一方、２０はサィリスタ出力／パルス変
換回路であり、サイリスタスイッチ回路１の出力、サィ
リスタ出力信号を入力して零電位近傍の電圧値ＺＤＶ２
以上とならないように制限する定電圧ダイオード２１と
、上許ＺＤＶ２値のときに正方向の規定電流が流れて規
定量発光するフオトカプラー２２のフオトダイオード２
２ａと、このフオトダイオード２２ａの発光を受光しフ
オトダィオード２２ａが規定量発光しているときにのみ
“オン”してコレク夕電位を零とするフオトカプラー１
４のフオトトランジスタ２２ｂとから構成され、フオト
トランジスタ２２ｂのコレクタ端子からサィリスタ２，
３の不導通角に応じたパルスを発生するものである。

なお、サィリスタ出力信号が電圧値幻ＤＶ２未満のとき
は、フオトダィオード２２ａに流れる電流値が規定電流
値未満となってフオトダィオード２２ａは規定量の発光
がなされないためフオトトランジスタ２２ｂは“オフ”
となる。また、２３はサィリスタ出力／パルス変換回路
２０で得られたパルスを波形整形する波形整形回路であ
る。さらに、３川ま後述の積分器に対する積分器リセッ
ト回路であり、波形整形回路２３を通ったサィリスタ出
力／パルス変換回路２０からのパルスに応じて“オン”
するトランジスタ３１と、このトランジスタ３１が“オ
ン”すると抵抗３２によって定まる順方向電流が流れて
発光するフオトカプラー３３のフオトダイオード３３ａ
と、このフオトダィオード３３ａから受光することによ
り“オン”するフオトカプラ−３３のトランジスタ３３
ｂとから構成されている。４川ま積分器であり、基準電
圧ＶＲＥＦを抵抗４１と前記積分器リセット回路３０‘
こおけるフオトカプラー３３のフオトトランジスタ３３
ｂに並列接続された帰還用コンデンサ４２とで定まる任
意の時定数で積分し、その積分出力を演算増幅器４３を
介して出力するものである。

５０は電圧判定回路であり、、予じめ検出すべきサィリ
スタ出力信号の予定値に対する動作点が設定してあり、
積分器４０の積分出力が動作点を越えている場合に判定
パルスを発生するものである。

５１は反転素子であり、電圧判定回路５０の判定パルス
を反転させるものである。

６川まＪ−Ｋフリツプフロツプ（保持回路）であり、波
形整形回路１５を通った同期パルス変換回路１２からの
同期クロックパルスをＣｐ端子に、電圧判定回路５０か
らの判定パルスをＫ端子に、また反転素子５１で反転さ
れた判定パルスをＪ端子に入力され、その演算結果をＱ
端子から出力するものであり、サィリスタ出力信号が予
定値を越えていない場合はその演算結果としてパルスを
発生し、逆にサィリスタ出力信号が予定値を越えた場合
はパルスを発生しないようになっている。

さらに、７０はＪ一Ｋフリツプフロツプ６０からパルス
が発生しない場合に作動し、サィリスタ出力信号が予定
値を越えている旨を表示するりレーである。次に、この
発明の一実施例における作用を説明する。

この場合、第２図の波形を参照しながら説明する。いま
、サィリスタスィッチ回路１の各サィリスタ２，３にサ
ィリスタゲートパルス発生器４からゲート信号が与えら
れ、その位相角制御によって各サィリスタ２，３からあ
る値のサィリスタ出力信号が出力されている。

このとき、サイリスタ出力検出装置１０の全波整流回路
１１には、サィリスタスイッチ回路１におけるトランス
Ｔの１次側から同期電源が与えられている。また、同様
にサィリスタ出力変換回路２０には、サィリスタスィッ
チ回路１の出力すなわちサイリス夕出力信号が与えられ
ている。まず、全波整流回路１１に入った同期電源は、
全波整流されて波形Ａで示される全波整流信号となり、
同期パルス変換回路１２に入る。

この同期パルス変換回路１２では全波整流信号の零電位
点に応じた時間幅の短い同期クロックパルスを発生し、
波形整形回路１５に与える。したがって、波形整形され
た同期クロックパルスは波形Ｂで示されるものとなり、
フリップフロップ６０のＣｐ端子に入力される。一方、
サィリスタ出力変換回路２０には、たとえば波形Ｃで示
されるサィリスタ出力信号が入力されている。

このサィリスタ出力変換回路２０は、各サィリスタ２，
３の不導通角に応じた時間幅のパルスを発生し、波形整
形回路２３に与える。したがって、波形整形回路２３か
らは波形Ｄで示されるパルスが出力される。そして、積
分器リセット回路３０では、サィリスタの不導通角に応
じた時間幅のパルスがある場合にフオトカプラー３３の
フオトトランジスタ３３ｂが“オン”となり、そのパル
スがない場合にはフオトトランジスタ３３ｂは“オフ”
となる。ところで、積分器４０では、積分器リセット回
路３０１こおけるフオトカプラー３３のフオトトランジ
スタ３３ｂが‘‘オブ’していれば、基準電圧ＶＲＥＦ
を任意の時定数に基づいて傾斜状に変化させる。

しかしながら、トランジスタ３３ｂが“オン”すると、
帰還用コンデンサ４２が短絡されるので積分動作はリセ
ットされる。つまり、積分器４０の出力は各サィリスタ
２，３の導通角に応じた大きさの電圧となり、波形Ｅで
示される。したがって、各サィリスタ２，３の導通角が
大きく、すなわちサィリスタ出力信号が大きければ、積
分出力はその時間に比例して大きくなる。このように積
分出力は、電圧判定回路５川こ与えられる。

そして、電圧判定回路５０では、予じめ定めた設定値を
積分出力が越えていれば判定パルスを発生する。すなわ
ち、電圧判定回路５０の出力は波形Ｆとなる。そして、
Ｊ−Ｋフリツプフロツプ６０では次のように動作がなさ
れる。

すなわち、波形Ｇで示すように、判定パルスが無い状態
であれば出力“１”となり、リレー７０を作動させない
。いま、各サィリスタ２，３の導通角が大きくなり、そ
のサイリスタ出力信号が検出すべき予定値以上になった
とする。すると、積分出力が大きくなり、判定パルスが
発生する。このとき、同期クロックパルスの立上りに応
じて出力“０”となり、リレー７０を作動させると共に
その状態が保持される。その後、そのサィリスタ２，３
の導通角が小さくなり、そのサィリスタ出力信号が検出
するべき予定値以下になって電圧判定パルスが発生しな
ければ同期クロックパルスの立上が物こ応じて出力“１
”となる。そして、リレー７０を復帰させる。したがっ
て、サイリスタ出力信号の大きさがそのサィリスタの導
通角によって定まることから、そのサィリスタの導通角
を積分出力に模擬し、その積分出力がサイリスタ出力信
号の検出すべき予定電圧に相当する場合にサィリスタの
入力電源と同期してリレーを動作するようにしているの
で、実際のサィリスタ出力信号の電圧または電流を測定
する場合よりも高精度な測定が可能となる。

なお、上記実施例では、同期パルス変換回路１２および
サィリスタ出力／パルス変換回路２川こおけるパルス変
≠奥機能をフオトカプラーによって行なっているが、パ
ルストランス等を用いてもよい。また、サィリスタ出力
信号が検出するべき予定値であるか否かは、電圧判定回
路５０１こ予じめ定めた設定値よって判定するようにし
ているため、予定値の変更に対してはその設定値を変え
ることにより対処できるが、積分器４０１こおける基準
電圧ＶＲＥＦあるいは時定数を変えることによっても対
処できるものである。

さらに、保持回路としてはＪ一Ｋフリップフロップに限
らず、また検出結果を表わすものとしてはリレーに限ら
ず、同様の機能を有するものを用いてもよい。

しかも、サイリスタに対する入力電源が何らかの手段で
切換えられる場合には、その切換信号を受けて電圧判定
回路５０の設定値を自動的に切感える回路を付加するこ
とも可能である。

以上述べたようにこの発明によれば、サィリスタの出力
をその不導通角に応じた時間幅のパルスに変換し、その
パルスに基づいて前記サィリスタの導適期間だけ基準電
圧を任意の時定数で積分し、その積分出力が予じめ定め
た設定値を越えている期間だけ判定パルスを発生し、ま
た前記サィリスタの入力電源を同期電源として同期クロ
ツクパルスを発生し、この同期クロックパルスと前記判
定パルスが重なった時点で前記サィリスタの出力が検出
すべき予定値を越えている旨の出力を発生すると共にそ
の状態を保持し、前記同期クロックパルスと前記判定パ
ルスが重ならなくなった時点で保持状態を解除するよう
にしたので、サイリスタ出力信号の検出すべき予定値に
対して、微少量でも正確に検出でき、またリップル分に
よる誤り検出をすることなく且つ検出時間遅れをもつこ
となく検出でき、さらに動作点と復帰点におけるヒステ
リシスをもつことなく高精度な検出を可能としたサィリ
ス出力検出装置が提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図は第
１図の各部における波形図である。 ２，３……サイリスタ、１０……サイリス夕出力検出装
置、１２・・・・・・同期パルス変換回路、２０・・・
・・・サィリス夕出力／パルス変換回路、３０・・・・
・・積分器リセット回路、４０…・・・積分器、５０・
・・・・・電圧判定回路、６０・・・・・・Ｊ−Ｋフリ
ップフロップ（保持回路）、７０・・・・・・リレー。 図縦 第２図

Claims (1)

【特許請求の範囲】
1. １ サイリスタの位相角制御により出力を得ている電源
   回路において、前記サイリスタの出力をその不導通角に
   応じた時間幅のパルスに変換するサイリスタ出力／パル
   ス変換回路と、そのパルスに基づいて前記サイリスタの
   導通期間だけ基準電圧を任意の時定数で積分する積分器
   と、この積分器の積分出力が予じめ定めた設定値を越え
   ている期間だけ判定パルスを発生する判定回路と、前記
   サイリスタの入力電源を同期電源として同期クロツクパ
   ルスを発生する同期パルス変換回路と、この同期パルス
   変換回路からの同期クロツクパルスと前記判定回路から
   の判定パルスが重なつた時点で前記サイリスタの出力が
   検出すべき予定値を越えている旨の出力を発生すると共
   にその状態を保持し、前記同期クロツクパルスと前記判
   定パルスが重ならなくなつた時点で保持状態を解除する
   保持回路と、この保持回路の出力を検出する検出回路と
   から成ることを特徴とするサイリスタ出力検出装置。