JPS6027994Y2 - 電気機器の電源投入装置 - Google Patents

Description

【考案の詳細な説明】 本考案は、磁気記録再生装置などのように、起動時に遅
延を必要とする電気メモリー回路を複数有腰これら電気
メモリー回路をスイッチにより選択可能な電気機器の電
源投入装置に関する。

従来、磁気記録再生装置など電気メモリー回路を有する
電気機器において電源投入信号を取り出す場合は、第１
図に示すように、一端を十Ｂ電源に接続され、他端を抵
抗Ｒ１を介してトランジスタＴｒ、のベース端子に接続
されたコンデンサＣ□と、該コンデンサＣ１と前記トラ
ンジスタＴｒ１のエミッタ端子の間に介装されたダイオ
ードＤ１を有し、前記十Ｂ電源投入時における電源投入
信号を前記トランジスタＴｒ工のコレクタ端子からパル
スとして取り出す電源投入パルス発生回路から１個のパ
ルスを取り出腰電気メモリー回路をセットする方法がと
られる。

一方、電気メモリー回路は電源投入時、セット側に入る
のかりセット側に入るのかが分からない回路が多く、非
動作モードではリセット側にパルスを送り込んでリセッ
トしておく必要があった。

そこで、電気メモリー回路による動作を切り換えスイッ
チにより選択する電気機器においては、電源投入時に前
記電源投入パルス発生回路から出力される１個のパルス
で上述したような２つの動作を選択的に行わせようとす
る場合、前記切り換えスイッチを利用して第３図に示す
ような複雑な配線系統を用いていた。

以下その一例を第３図に示すような磁気記録再生装置に
基づいて説明する。

１は電源投入パルス発生回路である。

２および３はレコーディング端子ａとプレイ端子すとオ
フ端子Ｃをそれぞれ有する第１および第２のスライドス
イッチで、第１のスライドスイッチ２のレコーディング
端子ａはＲＦＣメモリー４のセット入力に接続され、プ
レイ端子すとオフ端子ＣはＲＦＣメモリー４のリセット
入力に接続され、さらに第２のスライドスイッチ３のレ
コーディング端子ａとプレイ端子すはＰＬＡＹメモリー
５のセット入力に接続され、オフ端子はＰＬＡＹメモリ
ー５のリセット入力に接続されている。

６および７はＦ−ＦＷＤメモリーおよびＲＥＷメモリー
で、そのリセット入力はそれぞれ前記電源投入パルス発
生回路１に接続されている。

また電源投入パルス発生回路１は第１および第２のスラ
イドスイッチ２，３のそれぞれのコモン端子に接続され
ている。

今、スライドスイッチ２，３をオフ端子Ｃにセットした
状態で電源が投入された場合、全てのメモリ−にはリセ
ット入力が供給されるのでＯＦＦモードとなる。

次に前記スライドスイッチ２，３をプレイ端子すに切り
換えた状態で電源が投入された場合、ＰＬＡＹメモリー
５にのみセット入力が供給され、ＲＥＣメモリー４、Ｆ
・ＦＷＤメモリー６、ＲＥＷメモリー７にはリセット入
力が供給されるため、ＰＬＡＹモードとなる。

さらに、前記スライドスイッチ２，３をレコーデ、イン
グ端子ａに切り換えた状態で電源が投入されると、ＲＦ
Ｃメモリー４およびＰＬＡＹメモリー５にセット入力が
供給され、Ｆ−ＦＷＤメモリー６およびＲＥＷメモリー
７にはリセット入力が供給されるため、ＲＥＣ−ＰＬＡ
Ｙモードとなる。

上記構成において、通常第１および第２のスライドスイ
ッチ２，３は機器の前面パネルに設置されることから、
それぞれの端子ａ〜Ｃからメモリー４，５のセット入力
およびリセット入力に多くの長い配線を行なう必要があ
り、機器内で配線が複雑になるという欠点を有していた
。

第３図の場合、２回路３接点のスイッチ２，３を用いて
いるが、第６図は１回路３接点のスイッチ２を用いた場
合を示し、この回路ではダイオードを４個必要とする。

また第８図はプレイのみの場合の回路で、この回路では
１回路２接点のスイッチ２０が必要である。

一方、磁気記録再生装置において、テープの始終端の検
知に例えば発光素子（ランプ）と発光素子（硫化カドニ
ウム素子）のカップラーを用いる場合、電源投入信号カ
ップラーが正常に動作するようになるまでに時間がかか
るため、このような素子を含む回路系を動作させるには
セットパルスを発するタイミングを電源投入時より少し
遅延させる必要がある。

たとえばセットパルスでＰＬＡＹモードになったとして
も、電源投入の直後では、例えば始終端検知が正常動作
するまでの間、終端検知と同じ状態になることがあり、
すると、ＰＬＡＹモードで終端に突っ込んだのと間違え
て通常ＲＥＷモードに入る。

このＲＥＷモードでは一定時間他のモードに移るのを禁
止するのが普通であるため、電源投入パルスを長くして
もプレイ動作にはならない。

従ってこのような場合、電源投入後しばらくリセット状
態になし、その後遅延してプレイ動作に移ることが望ま
しい。

ところで、従来からセットパルスのタイミングを電源投
入時より遅延させる方法としては第５図に示すようにト
ランジスタＴｒ□のペースエミッタ間にコンデンサＣ２
を介装してセットパルスの立ち上りをなまらせる方法が
とられていたが、セットパルスの波形がくずれるため該
パルスの出力レベルが安定しないという欠点を有してい
た。

本考案は、上記欠点を解消すべくなされたもので、起動
時に遅延を必要とする電気メモリー回路による動作を該
電気メモリー回路の切り換えにより選択可能な電気機器
において、セットパルスの波形をくずすことなく、かつ
該セットパルスの発生するタイミングを電源投入時より
遅延させるとともに、電気メモリー回路による動作を選
択するためのスイッチ配線を簡略化できる電源投入装置
を提供することを目的とするものである。

この問題点を解決するために、本考案は、複数個の電気
メモリー回路のそれぞれに接続されて当該電気メモリー
回路をセット可能なスイッチと、電源投入信号を第１の
パルス信号としたて取り出すとともに、前記第１のパル
ス信号に連続する第２のパルス信号を取り出す電源投入
パルス発生回路と、前記第１の信号により前記電気メモ
リー回路をリセットするリセット回路と、前記第２の信
号により前記スイッチを介してそれぞれの電気メモリー
回路をセットするセット回路を有せしめたものである。

以下、本考案の一実施例を図面に基づいて説明する。

第２図は本考案の一実施例を示すパルス発生回路である
。

第２図において、イは前述した電源投入パルス発生回路
（第１図）と同様の構成を有し、トランジスタＴｒ１□
のコレクタ端子より第１電源投入パルスを得るように構
成されている。

コンデンサＣ１゜は前記トランジスタＴｒ□、のコレク
タ端子とトランジスタＴｒ ＋２のベース端子の間に介
装されたコンデデンサ、Ｒ□１．Ｒ１□はそれぞれトラ
ンジスタＴｒ１１．Ｔｒ１２ノ負荷抵抗、Ｒ１３，Ｒ□
４．Ｒ１５゜Ｒ１６はバイアス抵抗である。

ところで、十Ｂ電源が投入された場合、先ずトランジス
タＴｒ□１のベース端子にのみコンデンサＣ１１、抵抗
Ｒ１３の時定数に相当する時間だけバイアスがかかり前
記トランジスタＴｒ１１がオン、トランジスタＴｒ１゜
がオフとなっているので、前記トランジスタＴｒ１１の
コレクタ端子から第１電源投入パルスが出力される。

前記時定数に相当する時間の経過によって前記トランジ
スタＴｒ、□はオフ状態に転じ、トランジスタＴｒ１゜
がオン状態となるため該トランジスタＴｒ１゜のコレク
タ端子から第２電源投入パルスが前記第１電源投入パル
スに連続する等２電源投入パルスが発生する。

次に上述したような２個の電源投入パルスを発生させる
回路を用いて磁気記録再生装置の電気メモリー回路を選
択使用する場合を第４図に基づいて説明する。

第４図において、１１は第１の電源投入パルス発生回路
で、該パルス発生回路１１からの出力パルスはＲＦＣメ
モリー１５、ＰＬＡＹメモリー１６、）’、ＦＷＤメモ
リー１７およびＲＥＷメモリー１８のそれぞれにリセッ
ト入力として供給される。

１２は前記第１電源投入パルスに連続する第２電源投入
パルスを発生する第２の電源投入パルス発生回路である
。

１３および１４はレコーディング端子ａとプレイ端子す
とオフ端子Ｃをそれぞれ有する第１および第２のスライ
ドスイッチで、第１のスライドスイッチ１３のレコーデ
ィング端子ａはＲＦＣメモリー１５のセット入力に接続
され、第２のスライドスイッチ１４のレコーディング端
子ａとプレイ端子すはＰＬＡＹメモリー１６のセット入
力に接続されている。

そしてこれらスライドスイッチ１３．１４は互いに連動
するとともに、そのコモン端子は第２電源投入パルス発
生回路１２に接続されている。

これかられかるように、第１のスライドスイッチ１３の
プレイ端子すとオフ端子ＣからＲＦＣメモリー１５のリ
セット入力への配線は削除され、第２のスライドスイッ
チ１４のオフ端子ＣからＰＬＡＹメモリー１６のリセッ
ト入力への配線は削除されている。

今、スライドスイッチ１３．１４をオフ端子Ｃにセット
した状態で電源を投入すると、ＲＦＣメモリー１５、Ｐ
ＬＡＹメモリー１６、Ｆ、ＦＷＤメモリー１７、ＲＥＷ
メモリー１８には全てリセット入力が供給されＯＦＦモ
ードとなる。

次に前記スライドスイッチ１３．１４をプレイ端子すに
セットして、電源を投入すると、ＲＥＣメモリー１５、
Ｆ−ＦＷＤメモリー１７およびＲＥＷメモリー１８は第
１電源投入パルスでリセットするとともに、第２電源投
入パルスで所定時間後ＰＬＡＹメモリー１６がセットさ
れるためＰＬＡＹモードになる。

さらに、前記スライドスイッチ１３．１４をレコーディ
ング端子ａにセットした状態で電源を投入すればＦ−Ｆ
ＷＤメモリー１７とＲＥＷメモリー１８は前記第１電源
投入パルスでリセットされるとともに、ＲＦＣメモリー
１５とＰＬＡＹメモリー１６がセットされＲＦＣ，ＰＬ
ＡＹモードになる。

第７図は第６図に対応して１回路３接点のスイッチ１３
を用いた場合を示し、第６図の従来回路と比較してスイ
ッチ１３からＲＦＣメモリー１５、ＰＬＡＹメモリー１
６のリセット入力への配線を削除できるとともに、ダイ
オードが１個で足りる。

また第９図ではプレイのみの場合の回路で、第８図の従
来回路と比べて、この回路では１回路１接点のスイッチ
２１で足りるので、１回路１接点しかとれないリーフス
イッチやリードスイッチ等を用いなければならない場合
に非常に有効である。

以上本考案によれば、起動時に遅延を必要とする電気メ
モリー回路による動作を該電気メモリー回路の切り換え
により選択可能な電気機器において、第１電源投入パル
スをすべての電気メモリー回路のリセットに用い、該第
１電源投入パルスに連続して発生する第２電源投入パル
スを切り換えスイッチを通して、起動時に遅延を必要と
する電気メモリー回路のセットに用いるので、起動時に
遅延を必要とする電気メモリー回路のセットパルスは波
形をくずされることなく、タイミングを遅延できるとと
もに切り換えスイッチから起動時に遅延を必要とする電
気メモリー回路のリセット入力への配線は削除できて簡
略化されるものであり、機器内の配線が複雑になるのを
効果的に防止しうるものである。

【図面の簡単な説明】

第１図は従来の電源投入パルス発生回路図、第２図は本
考案の一実施例を示すパルス発生回路図、第３図および
第６図はレコーディング時およびプレイ時に遅延動作を
必要とする磁気記録再生装置を第１図に示すような回路
から出力される１個のパルスを用いて切り換える場合の
配線系統図、第４図および第７図はレコーディング時お
よびプレイ時に遅延動作を必要とする磁気記録再生装置
を本考案のパルス発生回路（第２図）を用いて切り換え
る場合の配線系統図、第５図は従来からの電源投入パル
スの発生するタイミングを遅延させる回路図、第８図は
プレイ時に遅延動作を必要とする磁気記録再生装置を１
個のパルスを用いて切り換える場合の切り換え回路の要
部の回路図、第９図はプレイ時に遅延動作を必要とする
磁気記録再生装置を本考案のパルス発生回路を用いて切
り換える場合の切り換え回路の要部の回路図である。 １１・・・・・・第１電源投入パルス発生回路、１２・
・・・・・第２電源投入パルス発生回路、１３，１４・
・・・・・スライドスイッチ、１５・・・・・・ＲＥＣ
メモリー、１６・・・・・・ＰＬＡＹメモリー、１７・
・・・・・Ｆ・ＦＷＤメモリー １８・・・・・・ＲＥ
Ｗメモリー

Claims (1)

【実用新案登録請求の範囲】
1. 複数個の電気メモリー回路のそれぞれに接続されて当該
   電気メモリー回路をセット可能なスイッチと、電源投入
   信号を第１パルス信号として取り出すとともに、前記第
   １のパルス信号に連続する第２のパルス信号を取り出す
   電源投入パルス発生回路と、前記第１のパルス信号によ
   り前記電気メモリー回路をリセットするリセット回路と
   、前記第２の信号により前記スイッチを介してそれぞれ
   の電気メモリー回路をセットするセット回路を有するこ
   とを特徴とする電気機器の電源投入装置。