JPS6027948B2 - パルス幅伸長装置 - Google Patents
パルス幅伸長装置Info
- Publication number
- JPS6027948B2 JPS6027948B2 JP54047643A JP4764379A JPS6027948B2 JP S6027948 B2 JPS6027948 B2 JP S6027948B2 JP 54047643 A JP54047643 A JP 54047643A JP 4764379 A JP4764379 A JP 4764379A JP S6027948 B2 JPS6027948 B2 JP S6027948B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- delayed feedback
- pulse width
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/28—Details of pulse systems
- G01S7/285—Receivers
- G01S7/32—Shaping echo pulse signals; Deriving non-pulse signals from echo pulse signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Radar Systems Or Details Thereof (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
この発明は例えば高周波パルス信号を遅延させたり、パ
ルス変調波の搬送波周波数を測定したりする場合に用い
られる遅延帰還合成式のパルス幅伸長装置に関するもの
である。
ルス変調波の搬送波周波数を測定したりする場合に用い
られる遅延帰還合成式のパルス幅伸長装置に関するもの
である。
従来における遅延帰還合成ループの基本的構成を第１図
に示す。
に示す。
図中、１はパルス幅制限器、２は遅延時間ヶをもった遅
延線、３は重畳回路、４は補増幅器、５はゲートスイッ
チ、６は可変移相器である。
延線、３は重畳回路、４は補増幅器、５はゲートスイッ
チ、６は可変移相器である。
かかる遅延帰還合成ループにおいて入力信号１０１はパ
ルス幅制限器１に入力される。パルス幅制限器１は入力
信号１０１を遅延帰還ループの遅延時間丁と等しい長さ
に制限する機能を備えている。補償増幅器４は遅延帰還
ループのループ利得を１に合せる機能をもつ。入力信号
１０１は第２図ａの波形であり、第３図ａのようなスベ
クトラムを持ち、パルス幅制限器１から出る短パルス信
号１０２は第２図ｂに示す波形となり、この周波数スベ
クトラムは第３図ｂのようである。これらの波形とスペ
クトルは（ｌａ）式及び（ｌｂ）式で表される。ナー（
ｔ）＝〜ｅＣｔく÷）ｅｉけｏ‘．．．（１ａ）Ｆ・（
ナ）＝Ａ７Ｓｉｎ中（メ−′。
ルス幅制限器１に入力される。パルス幅制限器１は入力
信号１０１を遅延帰還ループの遅延時間丁と等しい長さ
に制限する機能を備えている。補償増幅器４は遅延帰還
ループのループ利得を１に合せる機能をもつ。入力信号
１０１は第２図ａの波形であり、第３図ａのようなスベ
クトラムを持ち、パルス幅制限器１から出る短パルス信
号１０２は第２図ｂに示す波形となり、この周波数スベ
クトラムは第３図ｂのようである。これらの波形とスペ
クトルは（ｌａ）式及び（ｌｂ）式で表される。ナー（
ｔ）＝〜ｅＣｔく÷）ｅｉけｏ‘．．．（１ａ）Ｆ・（
ナ）＝Ａ７Ｓｉｎ中（メ−′。
７） …（ｌｂ）汀（ナーナ。
）７但し、ｒｅＣｔ（÷）妙帆幡のｔ＝０神心とする矩
形パルスである。
形パルスである。
短パルス信号１０２はｎ回帰遠合成ループを通りゲート
スイッチ５をオフすることにより第２図ｃのような伸長
パルス出力信号１０３を得る。伸長パルス出力信号１０
３のスベクトラムは第３図ｃのようである。これらを式
で表すと（泌）式及び（沙）式となる。ナｎ（ｔ）＝Ａ
２把Ｃｔ（こヂこ）ｅｉ｛２中ナ。（ｔ−ｎ丁）−ｎ△
？｝ ………（２）Ｆｎ（ナ）＝Ａ７Ｓ里芋手≧ラ
守三７ＸＳ誓言芋芳三−夫竿十△弓壬と但し０：パルス
接合部の位相差２汀〆。
スイッチ５をオフすることにより第２図ｃのような伸長
パルス出力信号１０３を得る。伸長パルス出力信号１０
３のスベクトラムは第３図ｃのようである。これらを式
で表すと（泌）式及び（沙）式となる。ナｎ（ｔ）＝Ａ
２把Ｃｔ（こヂこ）ｅｉ｛２中ナ。（ｔ−ｎ丁）−ｎ△
？｝ ………（２）Ｆｎ（ナ）＝Ａ７Ｓ里芋手≧ラ
守三７ＸＳ誓言芋芳三−夫竿十△弓壬と但し０：パルス
接合部の位相差２汀〆。
７＝狐汀十△ぐ （ｎ：整
数）
△た孝子
ナ，＝ナ。
十△ナＦｎ（ナ）＝Ａ７Ｓ１芸事手ララ守とＸＳ誓言安
亭主三二壬業； （２ｂ）即ちナ。
亭主三二壬業； （２ｂ）即ちナ。
キチ‐．・△俳０ ‐‐‐‐‐‐‐‐‐｛３’の場
合には第２図ｃの各短パルスの接合部の位相が不連続と
なり伸長パルス出力信号１０３のスベクトラムは第３図
ｃの様になって、入力信号１０１の搬送波周波数ｆｏと
出力信号１０３の搬送周波数ナ，とは等しくならない。
なお、△ぐは位相不連続を表わす量である。ん＝号‐「
‐△っ＝０ ‐‐‐‐‐…‐‘４）の場合には、出
力信号１０３の短パルス接合部の位相不連続が無くなり
、スベクトラムは第３図ｄの様にナ。
合には第２図ｃの各短パルスの接合部の位相が不連続と
なり伸長パルス出力信号１０３のスベクトラムは第３図
ｃの様になって、入力信号１０１の搬送波周波数ｆｏと
出力信号１０３の搬送周波数ナ，とは等しくならない。
なお、△ぐは位相不連続を表わす量である。ん＝号‐「
‐△っ＝０ ‐‐‐‐‐…‐‘４）の場合には、出
力信号１０３の短パルス接合部の位相不連続が無くなり
、スベクトラムは第３図ｄの様にナ。
＝ナ．となり側帯波成分は最小になる。従って搬送波周
波数を変えないでパルス幅を伸長する為には、移相器６
を可変にして、‘４’式を満足する値に合せてやる必要
がある。
波数を変えないでパルス幅を伸長する為には、移相器６
を可変にして、‘４’式を満足する値に合せてやる必要
がある。
従来は、この遅延ループの移相量を自動的に合せる適当
な手段が無かったので、位相不連続を残したままで使用
したり、伸長パルス出力をスペクトル分析器を用いて観
測しスペクトルが第３図ｄの様になる様に可変移相器６
を手動で調整して伸長パルス内の位相不連続を最小に調
整していた。
な手段が無かったので、位相不連続を残したままで使用
したり、伸長パルス出力をスペクトル分析器を用いて観
測しスペクトルが第３図ｄの様になる様に可変移相器６
を手動で調整して伸長パルス内の位相不連続を最小に調
整していた。
また、この遅延ループの位相量を自動的に合せる為、従
釆は第４図に示すような方式が考えられているが、入力
信号に含まれる雑音や、遅延帰還ループ内で発生する雑
音の影響を受けて安定に動作させるのが非常に驚かしい
。第４図に示す方式は、第５図ａに示す入力信号１０１
のパルス信号幅制限値以上の残余の部分と、１回以上遅
延帰還回路を通って遅れてきた信号１０４との位相差を
位相検波器７で検出して、この位相差が零になるように
移相器６を制御する。
釆は第４図に示すような方式が考えられているが、入力
信号に含まれる雑音や、遅延帰還ループ内で発生する雑
音の影響を受けて安定に動作させるのが非常に驚かしい
。第４図に示す方式は、第５図ａに示す入力信号１０１
のパルス信号幅制限値以上の残余の部分と、１回以上遅
延帰還回路を通って遅れてきた信号１０４との位相差を
位相検波器７で検出して、この位相差が零になるように
移相器６を制御する。
第４図に示す方式は、第１図に示す遅延帰還合成ループ
に自動位相合せ回路を付加したものであり、位相合せ回
路は位相検波器７において上記遅延帰還合成ループで１
回以上遅延帰還された遅延信号｛第５図ｃ｝とパルス幅
制限回路１へ入力する入力信号｛第５図ａ｝との位相差
を検出し、この位相差に比例した検出信号を第５図ｄに
示す波形にて取り出す。
に自動位相合せ回路を付加したものであり、位相合せ回
路は位相検波器７において上記遅延帰還合成ループで１
回以上遅延帰還された遅延信号｛第５図ｃ｝とパルス幅
制限回路１へ入力する入力信号｛第５図ａ｝との位相差
を検出し、この位相差に比例した検出信号を第５図ｄに
示す波形にて取り出す。
そして、該検出信号はサンプルホールド回路８に入力さ
れ第５図ｅに示すようにサンプルホールドされ、サンプ
ルホールド信号はＡＰＣループフイルタ９にてサンプル
ホールドレベルに比例した制御信号となり、結局この制
御信号を出力する。この制御信号は上記可変移相器６に
供給され、上記位相差が零となるように可変移位相器６
は制御される。なお、１川ま遅延時間調整器である。こ
の方式では入力信号のパルス幅がパルス幅制限値丁の約
２倍以上必要である欠点を有する他位相誤差を検出する
時間が７。
れ第５図ｅに示すようにサンプルホールドされ、サンプ
ルホールド信号はＡＰＣループフイルタ９にてサンプル
ホールドレベルに比例した制御信号となり、結局この制
御信号を出力する。この制御信号は上記可変移相器６に
供給され、上記位相差が零となるように可変移位相器６
は制御される。なお、１川ま遅延時間調整器である。こ
の方式では入力信号のパルス幅がパルス幅制限値丁の約
２倍以上必要である欠点を有する他位相誤差を検出する
時間が７。
−７で短時間になるので検出系の帯城幅を広くする必要
が生じ雑音の影響を受け易いという欠点もある。そこで
、この発明は従来方式の欠点をすべて解消する新たな位
相差補償手段を提供する。
が生じ雑音の影響を受け易いという欠点もある。そこで
、この発明は従来方式の欠点をすべて解消する新たな位
相差補償手段を提供する。
以下、第６図に示すこの発明の一実施例を具体的に説明
する。
する。
図中、１〜９は第４図の構成と同一である。
１１は遅延帰還合成ループの遅延時間↑に対して１／７
の周波数成分のみを選択する帯城通過フィル夕、１２は
同期タイミングパルスに同期した成分を検出する同期復
調器、１３は遅延帰還合成ループに於ける信号の循環動
作のサイクルに同期した同期タイミングパルスを発生す
る基準タイミングパルス発生器、２０は電子的に発振周
波数を制御出来る電子制御発振器ＶＣ０，２１は位相同
期発振回路の応答速度を決める為の自動位相同期ループ
フィル夕（ＰＬＯループフィル夕）である。
の周波数成分のみを選択する帯城通過フィル夕、１２は
同期タイミングパルスに同期した成分を検出する同期復
調器、１３は遅延帰還合成ループに於ける信号の循環動
作のサイクルに同期した同期タイミングパルスを発生す
る基準タイミングパルス発生器、２０は電子的に発振周
波数を制御出来る電子制御発振器ＶＣ０，２１は位相同
期発振回路の応答速度を決める為の自動位相同期ループ
フィル夕（ＰＬＯループフィル夕）である。
本実施例はパルス幅制限器１、遅延線２、重畳回路３、
補償増幅器４、ゲートスイッチ５、可変移相器６で構成
される遅延帰還合成ループに新規な位相同期発振回路（
以下ＰＬＯ回路と呼ぶ）及び、自動位相合せ回路（以下
ＡＰＣ回路と呼ぶ）を付加している。かかるＰＬＯ回路
はまず電子制御発振器（以下ＶＣＯと呼ぶ）２０と位相
検波器７と位相同期ループフィル夕２１で構成され遅延
帰還合成ループの遅延時間７より遅い応答速度で上記遅
延帰還合成ループの出力信号に位相同期する様に上記Ｖ
ＣＯを自動制御する位相同期発振回路である。そして、
ＡＰＣ回路は帯域通過フィルター１、同期復調器１２、
積分ホールド回路８、ＡＰＣループフィル夕９及びタイ
ミングパルス発生器１ ３で構成され、上許史ＵＯ回路
の位相制御の残留誤差を上記位相検波器の出力から取り
、遅延帰還合成出力１０３の位相リツプル成分を検出し
て遅延帰還合成ループの開ル−プ伝達移相量を自動制御
する。遅延帰還合成ループの動作については先に第１図
、第２図及び第３図を用いて説明したものと全く同じで
あるのでここでは説明を省略し、ＰＬＯ回路とＡＰＣ回
路の動作について説明する。
補償増幅器４、ゲートスイッチ５、可変移相器６で構成
される遅延帰還合成ループに新規な位相同期発振回路（
以下ＰＬＯ回路と呼ぶ）及び、自動位相合せ回路（以下
ＡＰＣ回路と呼ぶ）を付加している。かかるＰＬＯ回路
はまず電子制御発振器（以下ＶＣＯと呼ぶ）２０と位相
検波器７と位相同期ループフィル夕２１で構成され遅延
帰還合成ループの遅延時間７より遅い応答速度で上記遅
延帰還合成ループの出力信号に位相同期する様に上記Ｖ
ＣＯを自動制御する位相同期発振回路である。そして、
ＡＰＣ回路は帯域通過フィルター１、同期復調器１２、
積分ホールド回路８、ＡＰＣループフィル夕９及びタイ
ミングパルス発生器１ ３で構成され、上許史ＵＯ回路
の位相制御の残留誤差を上記位相検波器の出力から取り
、遅延帰還合成出力１０３の位相リツプル成分を検出し
て遅延帰還合成ループの開ル−プ伝達移相量を自動制御
する。遅延帰還合成ループの動作については先に第１図
、第２図及び第３図を用いて説明したものと全く同じで
あるのでここでは説明を省略し、ＰＬＯ回路とＡＰＣ回
路の動作について説明する。
第６図の各部の波形を第７図にまた各部の信号スベクト
ラムを第８図に示す。第７図ａはパルス幅制限器１の出
力波形、第７図ｂは遅延帰還合成ループ伸長パルス出力
信号である。第７図ｃ及びｄは位相検波器７の出力で、
同ｃ図はＰＬＯ回路とＡＰＣ回路がロックされていない
状態を又、同ｄ図はＰＬＯ回路がロックされている状態
を示している。更に第７図ｅ，ｆ，ｇ，ｈは各々帯城通
過フィル夕１１、基準タイミングパルス発生器１３、同
期復調器１２、積分ホールド回路８の出力波形を示す。
また第８図ａ及びｂはＰＬＯ回路、ＡＰＣ回路の両方が
ロックオンしていない状態における遅延帰還合成ループ
の出力、及びＶＣ０２０の出力を示す。なお第７図ｆに
示す同期タイミングパルスは遅延帰還合成ループの循環
サイクルに同期している。第８図ｃ，ｄ及びｅはＰレ○
回略がロックオンし、ＡＰＣ回路がロックオンしていな
い状態におけるＶＣ０２０、位相検波器７及び帯城通過
フィルター１の出力スベクトラムを示す。第８図ｆ及び
ｇは共にＰＬＯ回路とＡＰＣ回路の共方がロックオンし
ているときの遅延帰還合成ループの出力スペクトル及び
電子制御発振器ＶＣＯの発振出力スペクトルを各々示す
。かかる構成の遅延帰還合成ループにおいて、位相検波
器７は第８図ａのスベクトラムを持つ遅延帰還合成出力
信号１０３と第８図ｂに示すスベクトラムを持つＶＣＯ
出力１１８との位相差を検出して第７図ｃに示す波形の
出力を得る。
ラムを第８図に示す。第７図ａはパルス幅制限器１の出
力波形、第７図ｂは遅延帰還合成ループ伸長パルス出力
信号である。第７図ｃ及びｄは位相検波器７の出力で、
同ｃ図はＰＬＯ回路とＡＰＣ回路がロックされていない
状態を又、同ｄ図はＰＬＯ回路がロックされている状態
を示している。更に第７図ｅ，ｆ，ｇ，ｈは各々帯城通
過フィル夕１１、基準タイミングパルス発生器１３、同
期復調器１２、積分ホールド回路８の出力波形を示す。
また第８図ａ及びｂはＰＬＯ回路、ＡＰＣ回路の両方が
ロックオンしていない状態における遅延帰還合成ループ
の出力、及びＶＣ０２０の出力を示す。なお第７図ｆに
示す同期タイミングパルスは遅延帰還合成ループの循環
サイクルに同期している。第８図ｃ，ｄ及びｅはＰレ○
回略がロックオンし、ＡＰＣ回路がロックオンしていな
い状態におけるＶＣ０２０、位相検波器７及び帯城通過
フィルター１の出力スベクトラムを示す。第８図ｆ及び
ｇは共にＰＬＯ回路とＡＰＣ回路の共方がロックオンし
ているときの遅延帰還合成ループの出力スペクトル及び
電子制御発振器ＶＣＯの発振出力スペクトルを各々示す
。かかる構成の遅延帰還合成ループにおいて、位相検波
器７は第８図ａのスベクトラムを持つ遅延帰還合成出力
信号１０３と第８図ｂに示すスベクトラムを持つＶＣＯ
出力１１８との位相差を検出して第７図ｃに示す波形の
出力を得る。
ここでＰＬＯ回路のＶＣ０２０は予じめ入力信号周波数
の粗情報によって予備設定しておき、遅延帰還合成出力
の搬送波周波数とＶＣ０２０出力周波数との差は±１／
ヶ以下である。ＰＬＯ回路は第７図ｃに示す低周波及び
直流分のみをＰＬＯループフィル夕２１で取出しＶＣ０
２０を制御して、第８図ａに示す遅延帰還合成出力１０
３の搬送波成分にＶＣ０２０を位相同期させる。従って
ＰＬＯ回路がロックオンした状態において、ＶＣ０２０
の出力１１８の周波数へｃ。は上記搬送波成分の周波数
ナ．と一致するのでＶＣ０２０の出力１ １８のスペク
トルは第８図ｃとなる。この時、位相検波器７の出力１
０７は第７図ｄのようになり、大きな位相差は消滅する
。この場合位相検波器７の出力スベクトラムは第８図ｄ
のようになる。すなわち、第７図ｄ、第８図ｃ，ｄ，ｅ
はＰレ○がロックオンした状態を示している。
の粗情報によって予備設定しておき、遅延帰還合成出力
の搬送波周波数とＶＣ０２０出力周波数との差は±１／
ヶ以下である。ＰＬＯ回路は第７図ｃに示す低周波及び
直流分のみをＰＬＯループフィル夕２１で取出しＶＣ０
２０を制御して、第８図ａに示す遅延帰還合成出力１０
３の搬送波成分にＶＣ０２０を位相同期させる。従って
ＰＬＯ回路がロックオンした状態において、ＶＣ０２０
の出力１１８の周波数へｃ。は上記搬送波成分の周波数
ナ．と一致するのでＶＣ０２０の出力１ １８のスペク
トルは第８図ｃとなる。この時、位相検波器７の出力１
０７は第７図ｄのようになり、大きな位相差は消滅する
。この場合位相検波器７の出力スベクトラムは第８図ｄ
のようになる。すなわち、第７図ｄ、第８図ｃ，ｄ，ｅ
はＰレ○がロックオンした状態を示している。
一方、ＡＰＣ回路はこのＰＬＯ回路がロックオンした状
態に於ける位相検波器出力｛第７図ｄに示す｝を通過中
心周波数１／７（日Ｚ）｛但し、７＝短パルスのパルス
幅（ｓｅｃ）｝の帯城通過フィル夕１１に通して第７図
ｄに示す位相検波器７の出力のｆ；１／丁の成分、即ち
遅延帰還合成出力１０３の第１側帯波成分によって生ず
る成分のみを取り出し、第７図ｅに示すようなリップル
波形を得ることができる。このリツプル成分のスペクト
ルは第８図ｅ、振幅は第８図ａの側帯波成分の振幅に比
例し遅延帰還ループの位相誤差△ぐの正弦値Ｓｍ△？に
比例する。一方、基準タイミングパルス発生器１３は、
パルス幅制限器１が入力信号の到来を検出した結果のタ
イミングパルス１０９を受けこれに同期して起動し、以
後周期で（ｓｅｃ）に等しくデューティ比が約１／２の
パルス列を発生する。このパルス列は結果的に遅延帰還
合成ループにおける短パルスの循環サイクルに同期する
ので、同期タイミング信号１１０と呼ぶ。次に同期復調
器１２で上記の位相リツプル信号１０８を同期タイミン
グ信号を基準にして同期検波し遅延帰還ループに於ける
短パルス信号の循環サイクルに同期した信号成分１１１
を取り出す。
態に於ける位相検波器出力｛第７図ｄに示す｝を通過中
心周波数１／７（日Ｚ）｛但し、７＝短パルスのパルス
幅（ｓｅｃ）｝の帯城通過フィル夕１１に通して第７図
ｄに示す位相検波器７の出力のｆ；１／丁の成分、即ち
遅延帰還合成出力１０３の第１側帯波成分によって生ず
る成分のみを取り出し、第７図ｅに示すようなリップル
波形を得ることができる。このリツプル成分のスペクト
ルは第８図ｅ、振幅は第８図ａの側帯波成分の振幅に比
例し遅延帰還ループの位相誤差△ぐの正弦値Ｓｍ△？に
比例する。一方、基準タイミングパルス発生器１３は、
パルス幅制限器１が入力信号の到来を検出した結果のタ
イミングパルス１０９を受けこれに同期して起動し、以
後周期で（ｓｅｃ）に等しくデューティ比が約１／２の
パルス列を発生する。このパルス列は結果的に遅延帰還
合成ループにおける短パルスの循環サイクルに同期する
ので、同期タイミング信号１１０と呼ぶ。次に同期復調
器１２で上記の位相リツプル信号１０８を同期タイミン
グ信号を基準にして同期検波し遅延帰還ループに於ける
短パルス信号の循環サイクルに同期した信号成分１１１
を取り出す。
この信号１１１の波形は第７図ｇに示す通り全波整流波
形の断続する幅ｎ↑のパルス状であるので、次の積分ホ
ールド回路８で各パルス毎の直流成分を取り出し、スト
レッチして第７図ｈに示すような直流出力電圧信号１１
２に変換する。この直流出力電圧信号１１２は遅延帰還
合成ループ位相誤差△０の正弦値ｓｉｎ△Ｊに比例する
ためにこれを位相誤差電圧信号１１２と呼ぶ。この位相
誤差電圧信号１ １２をＡＰＣループフィル夕９を通し
て遅延帰還ループの可変移相器６に帰還して遅延帰還合
成ループの移相量を制御して、常に遅延帰還合成ループ
の位相誤差△◇を零にするように制御している。なお、
上記同期復調器１２は周期７の基準タイミングパルスと
同期する成分のみを取り出すために位相検波器７と同期
復調器１２の間に入れた帯城通過フィル夕１１は不可欠
なものではない。
形の断続する幅ｎ↑のパルス状であるので、次の積分ホ
ールド回路８で各パルス毎の直流成分を取り出し、スト
レッチして第７図ｈに示すような直流出力電圧信号１１
２に変換する。この直流出力電圧信号１１２は遅延帰還
合成ループ位相誤差△０の正弦値ｓｉｎ△Ｊに比例する
ためにこれを位相誤差電圧信号１１２と呼ぶ。この位相
誤差電圧信号１ １２をＡＰＣループフィル夕９を通し
て遅延帰還ループの可変移相器６に帰還して遅延帰還合
成ループの移相量を制御して、常に遅延帰還合成ループ
の位相誤差△◇を零にするように制御している。なお、
上記同期復調器１２は周期７の基準タイミングパルスと
同期する成分のみを取り出すために位相検波器７と同期
復調器１２の間に入れた帯城通過フィル夕１１は不可欠
なものではない。
上記した説明では、第７図ｃの波形図が示すように、遅
延帰還合成ループの位相誤差が一方向に生じている場合
を示すが、該位相誤差は上記方向と反対方向にも生じ、
この場合第７図ｃの波形は横軸方向に対し下方にずれが
生じ結果的に第７図ｈの信号は逆極性となり、可変位相
器６は逆方向に制御されることとなる。すなわち、上記
位相誤差の極性と大きさを検出することにより可変位相
器６を制御している。上記したこの方式では、遅延帰還
合成出力１０３の搬送波成分を位相同期発振器（ＰＬＯ
回路）を用いて検出し、このＰＬＯ回路の出力と上記遅
延帰還合成出力信号との位相差の変動から遅延帰還合成
ループの遅延婦環サイクルに同期する成分のみを同期検
波によって取り出して自動位相制御回路（ＡＰＣ回路）
の位相誤差検出電圧としているために、位相誤差検出系
のＳ／Ｎを大幅に改善することができる。
延帰還合成ループの位相誤差が一方向に生じている場合
を示すが、該位相誤差は上記方向と反対方向にも生じ、
この場合第７図ｃの波形は横軸方向に対し下方にずれが
生じ結果的に第７図ｈの信号は逆極性となり、可変位相
器６は逆方向に制御されることとなる。すなわち、上記
位相誤差の極性と大きさを検出することにより可変位相
器６を制御している。上記したこの方式では、遅延帰還
合成出力１０３の搬送波成分を位相同期発振器（ＰＬＯ
回路）を用いて検出し、このＰＬＯ回路の出力と上記遅
延帰還合成出力信号との位相差の変動から遅延帰還合成
ループの遅延婦環サイクルに同期する成分のみを同期検
波によって取り出して自動位相制御回路（ＡＰＣ回路）
の位相誤差検出電圧としているために、位相誤差検出系
のＳ／Ｎを大幅に改善することができる。
更に、遅延帰還合成ループ内部で発生する雑音や、入力
ＲＦ信号の熱雑音等によって生ずる制御誤差や変動を著
しく小さくすることができるため安定な自動位相制御を
実現する。以上の様にこの発明に係るパルス幅伸長装置
は遅延帰還合成出力の搬送波成分に位相同期発振回路（
ＰＬＯ回路）をロックオンさせ、このＰＬＯ回路の位相
制御の残留謀蔓葦から遅延帰還合成ループの遅延帰還サ
イクルに同期する成分のみを取り出すことによって遅延
帰還合成出力に於るパルス接合部分の位相不連続を検出
し、これが零になる様に遅延帰還合成ループ内に設けた
可変移相器を制御するりかかる本発明によればループ内
発生雑音や入力信号に含まれる熱雑音その他の外釆雑音
に対して安定に遅延帰還合成ループの自動位相制御を行
うことが出来る。
ＲＦ信号の熱雑音等によって生ずる制御誤差や変動を著
しく小さくすることができるため安定な自動位相制御を
実現する。以上の様にこの発明に係るパルス幅伸長装置
は遅延帰還合成出力の搬送波成分に位相同期発振回路（
ＰＬＯ回路）をロックオンさせ、このＰＬＯ回路の位相
制御の残留謀蔓葦から遅延帰還合成ループの遅延帰還サ
イクルに同期する成分のみを取り出すことによって遅延
帰還合成出力に於るパルス接合部分の位相不連続を検出
し、これが零になる様に遅延帰還合成ループ内に設けた
可変移相器を制御するりかかる本発明によればループ内
発生雑音や入力信号に含まれる熱雑音その他の外釆雑音
に対して安定に遅延帰還合成ループの自動位相制御を行
うことが出来る。
そのため、常に位相連続かつ、搬送波周波数のずれない
パルス幅伸長出力を得ることが出来る。
パルス幅伸長出力を得ることが出来る。
第１図は一般の遅延帰還合成ループの基本的な成を示す
ブロック構成図、第２図は第１図の各部の波形を示す波
形図、第３図は第２図の各部の波形の周波数スベクトラ
ム図、第４図は従来の自動位相合せ機能を持つ遅延帰還
合成系のブロック構成図、第５図は第４図の系の各部の
波形を示す波形図、第６図は本発明の一実施例を示すブ
ロック構成図、第７図は第６図の系の各部の波形を示す
波形図、第８図は第６図の各部における信号の周波数ス
ベクトラム図である。 図中、１はパルス幅制限器、２は遅延線、３は重畳回路
、５はゲート・スイッチ、６は可変移相器、７は位相検
波器、１２は同期復調器、１３は基準タイミングパルス
発生器、２１はＰＬＯループフィル夕、２川ま電子制御
発振器である。 なお、図中同一符号は同一又は相当部分を示す。第１図
第２図 第５図 第３図 第６図 第４図 第７図 第８図
ブロック構成図、第２図は第１図の各部の波形を示す波
形図、第３図は第２図の各部の波形の周波数スベクトラ
ム図、第４図は従来の自動位相合せ機能を持つ遅延帰還
合成系のブロック構成図、第５図は第４図の系の各部の
波形を示す波形図、第６図は本発明の一実施例を示すブ
ロック構成図、第７図は第６図の系の各部の波形を示す
波形図、第８図は第６図の各部における信号の周波数ス
ベクトラム図である。 図中、１はパルス幅制限器、２は遅延線、３は重畳回路
、５はゲート・スイッチ、６は可変移相器、７は位相検
波器、１２は同期復調器、１３は基準タイミングパルス
発生器、２１はＰＬＯループフィル夕、２川ま電子制御
発振器である。 なお、図中同一符号は同一又は相当部分を示す。第１図
第２図 第５図 第３図 第６図 第４図 第７図 第８図
Claims (1)
- １ 移相器を有する遅延帰還合成ループによりパルス変
調波のパルス幅を伸長するパルス幅伸長装置において、
電子制御発振器と、この電子制御発振器の出力と上記遅
延帰還合成ループの出力との位相差を検出する位相検波
器とを有し、この位相検波器の出力により上記電子制御
発振器の発振出力を上記遅延帰還合成ループ出力の搬送
波成分に位相同期させる位相同期発振回路及び上記遅延
帰還合成ループの循環サイクルに同期した同期タイミン
グ信号を発生する基準タイミングパルス発生器と、この
同期タイミング信号を用いて上記位相検波器の出力から
上記遅延帰還合成ループの循環サイクルに同期した成分
を検出しこの出力により上記移相器の移相量を可変する
同期復調器とを有し、この同期復調器の出力によりこの
出力が零になるように上記移相器の移相量を可変する自
動移相合せ回路とを備えたパルス幅伸長装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54047643A JPS6027948B2 (ja) | 1979-04-18 | 1979-04-18 | パルス幅伸長装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54047643A JPS6027948B2 (ja) | 1979-04-18 | 1979-04-18 | パルス幅伸長装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55140177A JPS55140177A (en) | 1980-11-01 |
| JPS6027948B2 true JPS6027948B2 (ja) | 1985-07-02 |
Family
ID=12780916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54047643A Expired JPS6027948B2 (ja) | 1979-04-18 | 1979-04-18 | パルス幅伸長装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027948B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0525636Y2 (ja) * | 1985-08-12 | 1993-06-29 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102621382B (zh) * | 2012-03-22 | 2013-12-11 | 清华大学 | 一种检测电力系统中电气信号频率、相位和幅值的方法 |
-
1979
- 1979-04-18 JP JP54047643A patent/JPS6027948B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0525636Y2 (ja) * | 1985-08-12 | 1993-06-29 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55140177A (en) | 1980-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| SE9503702L (sv) | Fastlåst loop | |
| JPH07170176A (ja) | Ｐｌｌ回路の同調周波数をセットアップする装置およびその方法 | |
| US4775890A (en) | Phase detector | |
| JPH10261957A (ja) | Ｐｌｌ回路 | |
| KR100221438B1 (ko) | 동기 클록 발생 회로 | |
| JPS6027948B2 (ja) | パルス幅伸長装置 | |
| CA2264470A1 (en) | Timing recovery system | |
| US4607360A (en) | Time-axis correcting circuit for recorded data reproducing device | |
| EP0176703A1 (en) | Intermediate frequency signal processing circuit | |
| JPS6238665B2 (ja) | ||
| JPS6256988B2 (ja) | ||
| US6628345B1 (en) | Automatic frequency tuning circuit | |
| SU758527A1 (ru) | Способ автоматической подстройки частоты генератора опорного сигнала | |
| JPS6238666B2 (ja) | ||
| JPH03119881A (ja) | クロック発生回路 | |
| JPH09135167A (ja) | 位相同期ループ装置 | |
| JPH0432821Y2 (ja) | ||
| KR0183791B1 (ko) | 동기 위상 루프회로에서의 주파수 변환 장치 | |
| Shirley | A synchronous sweep frequency oscillator | |
| JPH05347557A (ja) | 位相固定ループを含む回路 | |
| JPS62181525A (ja) | 信号発生回路 | |
| JPH0382291A (ja) | 位相同期装置 | |
| JPH03113975A (ja) | クロック発生回路 | |
| JPS5923146B2 (ja) | 同期標本化装置 |