JPS602793B2 - ジヨゼフソン論理開閉回路 - Google Patents
ジヨゼフソン論理開閉回路Info
- Publication number
- JPS602793B2 JPS602793B2 JP56084727A JP8472781A JPS602793B2 JP S602793 B2 JPS602793 B2 JP S602793B2 JP 56084727 A JP56084727 A JP 56084727A JP 8472781 A JP8472781 A JP 8472781A JP S602793 B2 JPS602793 B2 JP S602793B2
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- terminal
- switching circuit
- control
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005668 Josephson effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1954—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current
- H03K19/1956—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current using an inductorless circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
本発明は、ジョゼフソン効果素子を用いたジョゼフソン
スイツチン回路に関する。
スイツチン回路に関する。
近年、低消費電力、超高速動作の可能な電子素子として
ジョゼフソン効果素子を集積回路へ応用する研究が注目
されている。
ジョゼフソン効果素子を集積回路へ応用する研究が注目
されている。
高い入力感度をもち、かつ、微細化が可能なスイッチン
グ回路として、四個のジョゼフソン効果素子を用いて一
つの閉ル−プ線路を形成するスイッチング回路（持願昭
５４−１０８１２９号）が提案されている。
グ回路として、四個のジョゼフソン効果素子を用いて一
つの閉ル−プ線路を形成するスイッチング回路（持願昭
５４−１０８１２９号）が提案されている。
この発明は、第１図に示すように四個のジョゼフソン効
果素子Ｊ，，Ｊ２，Ｊ３，Ｊ４（一対の超電導線路１，
１を薄い絶縁層２を介して対向させた穣造）で閉ループ
線路３を作り、この閉ループ線路３中で素子間の異なる
二点にゲート入力端子Ｐｃ、ア−ス側端子ＰＥを設けた
上で、この二点とは異なる位置でアース側端子Ｐ８から
見て素子数が非対称となる一点に制御入力端子Ｐｃを設
けたものである。
果素子Ｊ，，Ｊ２，Ｊ３，Ｊ４（一対の超電導線路１，
１を薄い絶縁層２を介して対向させた穣造）で閉ループ
線路３を作り、この閉ループ線路３中で素子間の異なる
二点にゲート入力端子Ｐｃ、ア−ス側端子ＰＥを設けた
上で、この二点とは異なる位置でアース側端子Ｐ８から
見て素子数が非対称となる一点に制御入力端子Ｐｃを設
けたものである。
なお、図中、４は線路、５は抵抗を示す。本発明は、前
記四個のジョゼフソン効果素子で構成するスイッチング
回路の闇値特性を制御することによって否定論理の機能
を持たせることを目的としている。
記四個のジョゼフソン効果素子で構成するスイッチング
回路の闇値特性を制御することによって否定論理の機能
を持たせることを目的としている。
本発明の構成を概説すると、四個のジョゼフソン効果素
子で一個の閉ループ線路を形成し、この閉ループ線路の
中で素子間線路の向かい合う異なる二点にゲート入力端
子、アース側端子を設けたうえで、この二点とは異なる
対称一点に制御入力端子を設けたスイッチング回路（以
下４ＪＬ回路と略す）のゲート入力端子と制御入力端子
間に二本の異なる抵抗を直列に接続して、その抵抗間よ
りタイミング入力端子を設け、さらに制御入力端子とア
ース側端子間に一本の抵抗を接続したことを特徴とした
回路であると要約することができる。
子で一個の閉ループ線路を形成し、この閉ループ線路の
中で素子間線路の向かい合う異なる二点にゲート入力端
子、アース側端子を設けたうえで、この二点とは異なる
対称一点に制御入力端子を設けたスイッチング回路（以
下４ＪＬ回路と略す）のゲート入力端子と制御入力端子
間に二本の異なる抵抗を直列に接続して、その抵抗間よ
りタイミング入力端子を設け、さらに制御入力端子とア
ース側端子間に一本の抵抗を接続したことを特徴とした
回路であると要約することができる。
以下、第２図に基づきタイミング入力電流１，、信号入
力電流ｌｓについて説明する。なお、この構成回路にお
いて、ゲート入力端子と制御入力端子間の二つの抵抗は
ゲート入力端子側からＲＧ，，ＲＧ２ 、制御入力様子
とアース側端子間の抵抗はＲｓである。最初に、タイミ
ング入力電流ＩＴのみの動作では、タイミング入力電流
ＩＴはタイミング入力分割低抗ＲＧ，とＲＧ２によって
分割され、ＲＧ．に流れる電流は山Ｌのゲート入力端子
へ、またＲＧ２に流れる電流は制御入力端子へと流れる
ので、山Ｌの闘値特性の条件下で高い感度をもって山Ｌ
はスイッチするためのタイミング入力電流のＲＧ，を経
た電流は負荷抵抗ＲＬへと流出する。
力電流ｌｓについて説明する。なお、この構成回路にお
いて、ゲート入力端子と制御入力端子間の二つの抵抗は
ゲート入力端子側からＲＧ，，ＲＧ２ 、制御入力様子
とアース側端子間の抵抗はＲｓである。最初に、タイミ
ング入力電流ＩＴのみの動作では、タイミング入力電流
ＩＴはタイミング入力分割低抗ＲＧ，とＲＧ２によって
分割され、ＲＧ．に流れる電流は山Ｌのゲート入力端子
へ、またＲＧ２に流れる電流は制御入力端子へと流れる
ので、山Ｌの闘値特性の条件下で高い感度をもって山Ｌ
はスイッチするためのタイミング入力電流のＲＧ，を経
た電流は負荷抵抗ＲＬへと流出する。
次に、最初に信号電流ｌｓが入力され、次いでタイミン
グ入力電流ＩＴが入力される場合について説明する。信
号電流ｌｓは、制御入力端子に直接接続されているため
、最初、ジョゼフソン効果素子Ｊ２をスイッチさせる。
次いでＪ，をゲート入力端子方向へスイッチさせ、高抵
抗状態となる。この時、信号入力電流ｌｓは低い抵抗の
Ｒｓにそのほとんどの電流が流出してしまう。この状態
にタイミング入力電流が入力されると、ＲＧ２に流れる
電流は制御入力端子には流入せずに、Ｒｓを通してアー
ス側端子へと流出してしまうため山Ｌはスイッチしない
。
グ入力電流ＩＴが入力される場合について説明する。信
号電流ｌｓは、制御入力端子に直接接続されているため
、最初、ジョゼフソン効果素子Ｊ２をスイッチさせる。
次いでＪ，をゲート入力端子方向へスイッチさせ、高抵
抗状態となる。この時、信号入力電流ｌｓは低い抵抗の
Ｒｓにそのほとんどの電流が流出してしまう。この状態
にタイミング入力電流が入力されると、ＲＧ２に流れる
電流は制御入力端子には流入せずに、Ｒｓを通してアー
ス側端子へと流出してしまうため山Ｌはスイッチしない
。
第３図にこの様子を実際の回路条件を併記して、この回
路の閥値特性上の動作線で示す。第３図で信号入力電流
ｌｓのない時に、タイミング入力電流ＩＴを入力した場
合の動作線がＡであり、この場合にはＳ点で山Ｌの閥値
曲線を横切るためスイッチする。しかし、信号入力電流
ｌｓが入力されている場合の動作線はＢであり、この場
合には、山Ｌの閥値曲線を横切らないためにスイッチし
ない。このような動作によって得られる信号入力電流ｌ
ｓとタイミング入力電流ＩＴの論理を表１に示す。
路の閥値特性上の動作線で示す。第３図で信号入力電流
ｌｓのない時に、タイミング入力電流ＩＴを入力した場
合の動作線がＡであり、この場合にはＳ点で山Ｌの閥値
曲線を横切るためスイッチする。しかし、信号入力電流
ｌｓが入力されている場合の動作線はＢであり、この場
合には、山Ｌの閥値曲線を横切らないためにスイッチし
ない。このような動作によって得られる信号入力電流ｌ
ｓとタイミング入力電流ＩＴの論理を表１に示す。
表１
表１よりこの回路が信号入力電流ｌｓに対してタイミン
グ入力電流ｌｒによってタイミング付きの否定論理にな
っていることがわかる。
グ入力電流ｌｒによってタイミング付きの否定論理にな
っていることがわかる。
このように、本発明は山Ｌの持つ闘値特性を新たに三本
の抵抗を接続することによって制御し、また動作タイミ
ングに順序性をつけることによって安定な否定論理を行
わせることができるので、この種のジョゼフソン効果素
子を利用する高密度集積回路に寄与するところは極めて
大なるものでる。
の抵抗を接続することによって制御し、また動作タイミ
ングに順序性をつけることによって安定な否定論理を行
わせることができるので、この種のジョゼフソン効果素
子を利用する高密度集積回路に寄与するところは極めて
大なるものでる。
第１図は発明者らが先に提案したスイッチング回路（特
豚昭５４一１０８１２ｙ号）の概略構成図、第２図は本
発明の原理的回路図、第３図は本発明により実施したス
イッチング回路のスイッチ閥値特性と動作線図である。 図中、１は超電導線路、２は絶縁層、３は閉ル−プ線路
、４は線路、５は抵抗、Ｊ，，Ｊ２，Ｊ３，Ｊ４はジョ
ゼフソン効果素子、Ｐｃはゲート入力端子、Ｐｃは制御
入力端子、Ｐ８はアース側入力端子、ＲＧ，，ＲＧ２
はタイミング入力分割低抗、Ｒｓは閥値制御抵抗、Ｔは
タイミング入力端子、Ｓは信号入力端子、ＲＬは負荷抵
抗である。オー図 オ２図 オ３図
豚昭５４一１０８１２ｙ号）の概略構成図、第２図は本
発明の原理的回路図、第３図は本発明により実施したス
イッチング回路のスイッチ閥値特性と動作線図である。 図中、１は超電導線路、２は絶縁層、３は閉ル−プ線路
、４は線路、５は抵抗、Ｊ，，Ｊ２，Ｊ３，Ｊ４はジョ
ゼフソン効果素子、Ｐｃはゲート入力端子、Ｐｃは制御
入力端子、Ｐ８はアース側入力端子、ＲＧ，，ＲＧ２
はタイミング入力分割低抗、Ｒｓは閥値制御抵抗、Ｔは
タイミング入力端子、Ｓは信号入力端子、ＲＬは負荷抵
抗である。オー図 オ２図 オ３図
Claims (1)
- １ 一対の超電導線路を絶縁層を介して対向させてなる
ジヨゼフソン効果素子を四個用いて閉ループ線路を形成
し該閉ループ線路中の対向して異なる二点にゲート入力
端子及びアース側端子を設けると共に該二点とは異なる
非対称な一点に制御電流を入力するための制御入力端子
を設けてスイツチング回路を構成し、さらにゲート入力
端子と制御入力間に異なる二本の抵抗を直列に接続し、
その二本の抵抗間よりタイミング制御端子を設け、さら
に制御入力端子とアース側端子間に一本の抵抗を接続し
たことを特徴とするジヨゼフソン論理開閉回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56084727A JPS602793B2 (ja) | 1981-06-02 | 1981-06-02 | ジヨゼフソン論理開閉回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56084727A JPS602793B2 (ja) | 1981-06-02 | 1981-06-02 | ジヨゼフソン論理開閉回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57199280A JPS57199280A (en) | 1982-12-07 |
| JPS602793B2 true JPS602793B2 (ja) | 1985-01-23 |
Family
ID=13838713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56084727A Expired JPS602793B2 (ja) | 1981-06-02 | 1981-06-02 | ジヨゼフソン論理開閉回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS602793B2 (ja) |
-
1981
- 1981-06-02 JP JP56084727A patent/JPS602793B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57199280A (en) | 1982-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS602793B2 (ja) | ジヨゼフソン論理開閉回路 | |
| JPS59117815A (ja) | 電気抵抗制御回路 | |
| JPS6112416B2 (ja) | ||
| JPS5799825A (en) | Josephson logical operation circuit | |
| JPS6010452B2 (ja) | ジヨゼフソンスイツチ回路 | |
| US3162790A (en) | Transistor relay circuit | |
| JPH0754907Y2 (ja) | 複合形ｇｔｏスイッチ | |
| JPS6432716A (en) | Auto clearing circuit | |
| JPS58162132A (ja) | ジヨセフソン否定ラツチ回路 | |
| JPH0744294B2 (ja) | 超伝導スイツチング素子 | |
| JPH0226418B2 (ja) | ||
| JPS5752235A (en) | Operating circuit device using superconductive material element | |
| JPS63224374A (ja) | 超電導素子 | |
| JPS61191118A (ja) | 交流３端子高速スイツチング回路 | |
| JPH01125020A (ja) | 論理出力回路 | |
| JP2828761B2 (ja) | 電流ミラー回路 | |
| JPS60134625A (ja) | 超電導多端子素子スイツチング回路 | |
| JPS58102579A (ja) | ジヨセフソン集積回路 | |
| JPH02199880A (ja) | 超電導スイツチ | |
| JPS59191938A (ja) | ジヨセフソン効果を用いた電流注入型否定信号発生回路 | |
| JPH0256844B2 (ja) | ||
| GB1073757A (en) | Cryoelectric switching circuit | |
| JPS5957483A (ja) | ジヨセフソン素子回路 | |
| JPS5930329A (ja) | ジヨセフソン否定論理回路 | |
| JPS59188235A (ja) | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 |