JPS6027048A - Memory device - Google Patents

Memory device

Info

Publication number
JPS6027048A
JPS6027048A JP58132699A JP13269983A JPS6027048A JP S6027048 A JPS6027048 A JP S6027048A JP 58132699 A JP58132699 A JP 58132699A JP 13269983 A JP13269983 A JP 13269983A JP S6027048 A JPS6027048 A JP S6027048A
Authority
JP
Japan
Prior art keywords
tracer
memory
register
initial state
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58132699A
Other languages
Japanese (ja)
Inventor
Toru Takishima
亨 滝島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58132699A priority Critical patent/JPS6027048A/en
Publication of JPS6027048A publication Critical patent/JPS6027048A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/348—Circuit details, i.e. tracer hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To trace the working state until a memory main body is set to its initial state by providing a mode register which decides whether or not the initial state is set simultaneously with the memory main body excluding a tracer. CONSTITUTION:The trace information 6 of a memory is sent to a data memory 2 via a data register 1. The address of the memory 2 is designated by an arithmetic register 3 and an address register 4. For writing designation, a write pulse 13 is supplied via a gate 15 as a write pulse 14. For setting of an overall start of a tracer, the stop conditions of a stop condition circuit 5 are released when an initializing signal 16 is supplied to the tracer via a gate 18. Then a pulse 13 is supplied to the memory 2, and the register 4 is reset. A mode register 17 sets ''1'' or ''0'' through a diagnosing or shifting action to decide whether the tracer is totally set to its initial state or not.

Description

【発明の詳細な説明】 技術分野 本発明は記憶装置、特に情報処理装置における読出し、
書込み動作の制御信号およびインターフェース伯号のト
レーサを有する記憶装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to reading in a storage device, particularly an information processing device,
The present invention relates to a storage device having a write operation control signal and an interface tracer.

背景技術 従来、記憶躬装置に付加されるトレーサは、記憶装置に
内蔵されているため、記憶装置本体を？ｎ期状態にセッ
トするイニシャライズ信号によって、トレーサも同時に
セットされていた。したがって、イニシャライズ信号に
よって初期状態にセットされるまでの、記憶装置本体の
動作状態の履歴を＝記憶（以下トレースと呼ぶ）するこ
とができない欠点があった。BACKGROUND ART Traditionally, tracers added to storage devices are built into the storage device. The tracer was also set at the same time by the initialization signal that set it to the n-phase state. Therefore, there is a drawback that it is not possible to store (hereinafter referred to as "trace") the history of the operating state of the storage device itself until it is set to the initial state by the initialization signal.

発明の開示 本発明の目的は、上述の欠点を解決し、イニシャライズ
信号によって初期状態にセットされるまでの記憶装置本
体の動作状態を、トレースすることが出来るようにした
装置を提供することにある。DISCLOSURE OF THE INVENTION An object of the present invention is to solve the above-mentioned drawbacks and to provide a device that can trace the operating state of a storage device until it is set to an initial state by an initialization signal. .

本発明は上述の目的を達成するために、演算処理装置か
らの情報を書き込み、また情報を読み出す機能を有し、
かつ読み出し、書き込みの動作の制御信号およびインタ
ーフェース（ｉｆ号のトレーサを有する記憶装置におい
て、イニシャライズ信号により記憶装置を初期状態にセ
ットする手段と、このイニシャライズ信号をトレーサに
入力するか、人力しないかのセットができるが、前記イ
ニシャライズ信号によっては動作しないモードレジスタ
と、あらかじめ前記モードレジスタをセットする手段と
を有するような構成を採用するものである。In order to achieve the above-mentioned object, the present invention has a function of writing information from an arithmetic processing device and reading information,
and a control signal for read and write operations and an interface (in a storage device having a tracer of if number, a means for setting the storage device to an initial state by an initialization signal, and a means for inputting this initialization signal to the tracer or not manually). The present invention employs a configuration that includes a mode register that can be set but does not operate depending on the initialization signal, and means for setting the mode register in advance.

本発明によれば、トレーサラ、トレーサを除く記憶装置
本体と同時に初期状態にセットするか、しないかの選択
をするモードレジスタを具備することにより、記憶装置
本体が初期状態にセットされる捷での動作状態をトレー
スできるという効果がある。According to the present invention, by providing a tracer and a mode register that selects whether or not to set the storage device itself to the initial state at the same time as the storage device body excluding the tracer, the storage device main body can be set to the initial state at the same time. This has the effect of being able to trace the operating status.

発明を実施するための最良の形態 次に本発明の実施例について図面を参照して説明する。BEST MODE FOR CARRYING OUT THE INVENTION Next, embodiments of the present invention will be described with reference to the drawings.

第１図は本発明の一実施例のトレーサ部分のブロック図
で、記憶装置のトレース情報６はデータレジスタｌを介
してトレーサメモリ２に送られる。FIG. 1 is a block diagram of a tracer portion of an embodiment of the present invention, in which trace information 6 in a storage device is sent to a tracer memory 2 via a data register l.

トレーサメモリ２への書き込みアドレス指定は、演算レ
ジスタ３とアドレスレジスタ４によっＣ１下位番地から
順番に行なわれる。トレーサメモリ２への書き込み指定
はライトパルス１３がゲート１５を介してライトパルス
１４として入力式れＺｏさて、トレーサ全体の始動のセ
ットは、イニシャライズ信号１６によるか、モードレジ
スタ１７による。Write address designation to the tracer memory 2 is performed sequentially from the C1 lower address by the arithmetic register 3 and the address register 4. Writing to the tracer memory 2 is designated by inputting the write pulse 13 as the write pulse 14 through the gate 15.The starting of the entire tracer is set by the initialization signal 16 or by the mode register 17.

イニシャライズ信号による場合、イニシャライズ信号１
６がゲー）１８を介し゛Ｃトレーサに入力すると、停止
条件回路５の停止条件が解除され、ライトパルス１３が
トレーサメモリ２へ入力されるとともに、アドレスレジ
スタ４がリセットされ、下位番地から順番に書込みが行
われる。Initialize signal 1 when using initialize signal
6 is input to the C tracer via the gate) 18, the stop condition of the stop condition circuit 5 is canceled, the write pulse 13 is input to the tracer memory 2, the address register 4 is reset, and the write pulses are read in order from the lower address. Writing is performed.

モードレジスタ１７は診断動作あるいはシフト動作で′
°１ｎまたは０”をセットすることによって、トレーサ
全体を初期状態にセットするか、しないかの選択ができ
る。Mode register 17 is used for diagnostic operation or shift operation.
By setting °1n or 0'', it is possible to select whether or not to set the entire tracer to its initial state.

即ち、モードレジスタ１７に′０＃をセットすると、記
憶装置本体はイニシャライズ信号１６によって初期状態
にセットされるが、トレーサは初期状態にセットされな
いで常時トレース中である。That is, when '0#' is set in the mode register 17, the main body of the storage device is set to the initial state by the initialization signal 16, but the tracer is not set to the initial state and is constantly tracing.

従って、記憶装置本体がイニシャライズ信号１６によっ
て初期状態にセットされるまでの、動作状態をトレース
することが出来る。Therefore, it is possible to trace the operating state until the main body of the storage device is set to the initial state by the initialization signal 16.

また、モードレジスタ１７に′１″をセラトスると、記
憶装置本体がイニシャライズ１ｄ号１６によって初期状
態にセットされると同時に、トレーサも初期状態にセッ
トされる。Furthermore, when the mode register 17 is set to ``1'', the main body of the storage device is set to the initial state by the initialization number 1d 16, and at the same time, the tracer is also set to the initial state.

以上に説明したように、本発明によれば、トレーサを記
憶装置本体と同時に初期状態にセットするか、しないか
の選択をするモードレジスタ１７を設けることによって
、記憶装置本体が初期状態にセットされるまでの動作状
態をトレース出来るという効果がある。As explained above, according to the present invention, by providing the mode register 17 for selecting whether or not to set the tracer to the initial state at the same time as the storage device main body, the storage device main body can be set to the initial state. This has the effect of being able to trace the operating status up to the point in time.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の実施例のトレーサ部分を示すブロック
図である・ １・・・・−・データレジスタ、２・・・・・・トレー
サメモ１ノ、３・・・・・・演算回路、４・・・・・・
アドレスレジスタ、５−°。 ・・・停止条件回路、６，７・・・・・・トレース）貴
報、８・・・・・・トレース読み出しデータ情報、９・
・・・・・読み出し指定、１０・・・・・・書き込み指
定アドレス指定、１１−９０．・、・停止信号、１２・
・・・・・停止条件信号、１３゜１４°°゛°°°ライ
しくルス、１５，１８・・・・・°ゲート、１６・・・
・・・イニシャライズ信号、１７・−・・・・モードレ
ジスタ、１９・・・・・・始動セット１バ号、２０゛パ
°イニンヤライズ禁止信号。 １　ｉ′つ 代理人　弁理士　栗　１）春　雄、、　゛・、゛汗ム−
員FIG. 1 is a block diagram showing the tracer part of the embodiment of the present invention. 1... Data register, 2... Tracer memo 1, 3... Arithmetic circuit. , 4...
Address register, 5-°. ...stop condition circuit, 6,7...trace) information, 8...trace read data information, 9.
...Read designation, 10...Write designation address designation, 11-90.・,・stop signal, 12・
...stop condition signal, 13゜14°°゛°°°light, 15,18...°gate, 16...
... Initialization signal, 17 ... Mode register, 19 ... Start set number 1, 20° initialization prohibition signal. 1 i' agent patent attorney chestnut 1) Haruo,, ゛・,゛sweat-
member

Claims (1)

【特許請求の範囲】[Claims] 演算処理装置からの情報を巷き込み、ｔた拵稚郁≠羊＃
角５また情報を読み出す機能を有し、かつ、書き込み、
読み出し動作の制御信号およびインターフェース信号の
履歴を記憶するメモリ（以下トレーサと呼ぶ）を有する
記憶装置において、イニシャライズ信号にｊり記憶装置
を初期状態にセットする手段と、このイニシャライズ信
号をトレーサに人力するか、入力しないかのセントがで
きるが、前記イニシャライズ信号によっては動作しない
モードレジスタと、あらかじめ前記モードレジスタをセ
ットする手段とを有することを特徴とする記憶装置。The information from the arithmetic processing unit is read and processed.
Corner 5 also has the function of reading information and writing,
In a storage device having a memory (hereinafter referred to as a tracer) for storing a history of read operation control signals and interface signals, there is provided a means for setting the storage device to an initial state in response to an initialization signal, and a means for manually inputting the initialization signal to the tracer. 2. A storage device comprising: a mode register that can be input or not input; a mode register that does not operate depending on the initialization signal; and means for setting the mode register in advance.
JP58132699A 1983-07-22 1983-07-22 Memory device Pending JPS6027048A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58132699A JPS6027048A (en) 1983-07-22 1983-07-22 Memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58132699A JPS6027048A (en) 1983-07-22 1983-07-22 Memory device

Publications (1)

Publication Number Publication Date
JPS6027048A true JPS6027048A (en) 1985-02-12

Family

ID=15087480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58132699A Pending JPS6027048A (en) 1983-07-22 1983-07-22 Memory device

Country Status (1)

Country Link
JP (1) JPS6027048A (en)

Similar Documents

Publication Publication Date Title
JPS6027048A (en) Memory device
JPH0221618B2 (en)
JPS57130150A (en) Register control system
JPH0713806A (en) Bus tracing device for microprocessor
JPS626270B2 (en)
JPS59119449A (en) Repetitive instruction processing device
JPH04260940A (en) Microaddress tracing device
JP2558335B2 (en) Write control device for storage device
JPH02156177A (en) Semiconductor integrated circuit device
JPH04106634A (en) Microtrace controlling system
JP2000276347A (en) Portable electronic apparatus
JPH0535548A (en) Address tracer
JPH0250740A (en) Address tracer
JPH04312135A (en) Trace circuit
KR900002433B1 (en) Circuit of the beginning of a period of automatic of liquid crystal controller
JP2505571B2 (en) Storage device diagnostic method
JPS62182942A (en) Program debugger
JPS63298452A (en) Tracer circuit
JPH05181702A (en) Soft debugger
JPH0749801A (en) Error analysis assisting circuit
JPH02226349A (en) Data processor
JPS62241041A (en) Information processor
JPH04241645A (en) Execution history storing system
JPH04243434A (en) Address tracer
JPS62168241A (en) Microprogram controller