JPS60263547A - レベル変換回路 - Google Patents
レベル変換回路Info
- Publication number
- JPS60263547A JPS60263547A JP11944484A JP11944484A JPS60263547A JP S60263547 A JPS60263547 A JP S60263547A JP 11944484 A JP11944484 A JP 11944484A JP 11944484 A JP11944484 A JP 11944484A JP S60263547 A JPS60263547 A JP S60263547A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- terminal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/062—Setting decision thresholds using feedforward techniques only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、データ通信等において、無線伝送路を用いて
パルス状の制御データ信号を伝送する際に行われる周波
数変調の変調信号をレベルの安定した周波数変調が行わ
れるようにレベルを変換する回路に関するものである。
パルス状の制御データ信号を伝送する際に行われる周波
数変調の変調信号をレベルの安定した周波数変調が行わ
れるようにレベルを変換する回路に関するものである。
（従来技術と問題点）
従来、制御信号によって周波数変調を行う場合は、一般
的に電圧制御発振器が用いられ、バラクタダイオードの
障壁容量を制御電圧によシ変化させて出力発振周波数を
変えている。
的に電圧制御発振器が用いられ、バラクタダイオードの
障壁容量を制御電圧によシ変化させて出力発振周波数を
変えている。
第３図はバラクタダイオードの制御電圧九対する出力周
波数の変化特性を示す図である。図中ＶＮは変調中心制
御電圧でありこの時の発振周波数が変調中心周波数ｆ、
である。即ち、変調動作がバラクタダイオードの最適動
作範囲で行われるように変調電圧がＶＮを中心にして変
化するように直流バイアス電圧が印加されている。
波数の変化特性を示す図である。図中ＶＮは変調中心制
御電圧でありこの時の発振周波数が変調中心周波数ｆ、
である。即ち、変調動作がバラクタダイオードの最適動
作範囲で行われるように変調電圧がＶＮを中心にして変
化するように直流バイアス電圧が印加されている。
従って変調信号か加えられていない時の電圧はＶＮであ
シ発振周波数はｆ、である。このため第４図に示すよう
に変調信号である制御信号を発生する制御用論理回路２
８の出力端子３１と周波数変調器３０の入力端子３２０
間は結合コンデンサ２９で結合されている。
シ発振周波数はｆ、である。このため第４図に示すよう
に変調信号である制御信号を発生する制御用論理回路２
８の出力端子３１と周波数変調器３０の入力端子３２０
間は結合コンデンサ２９で結合されている。
制御用論理回路２８の出力波形は第５図（ａ）のように
例えばＯボルトを基準として一定電圧の波高値（例えば
５■の電源電圧を用いている回路ではそれに等しい５Ｖ
）を有するパルス波形である。即ち、パル信号列の存在
しない部分の基準レベルとパルス信号が存在する時の低
レベルとが同じ波形である。
例えばＯボルトを基準として一定電圧の波高値（例えば
５■の電源電圧を用いている回路ではそれに等しい５Ｖ
）を有するパルス波形である。即ち、パル信号列の存在
しない部分の基準レベルとパルス信号が存在する時の低
レベルとが同じ波形である。
今、このような波形の制御信号を結合コンデンサ２９を
介して周波数変調器の入力端子３２に加えると入力端子
３２における電圧波形は結合コンデンサ２９の充電電荷
の影響により過渡的に第５図（ｂ）に示すような波形と
なる。これはコンデンサによる結合回路に第５図（ａ）
のようなパルス列信号を間欠的に加えた場合に通常見ら
れる現象である。しかし本来周波数変調回路にとって望
まし波形は第５図（Ｃ）に示す如き波形である。従って
、図（ｂ）において、図（ｃ〕の波形の波頭値Ｖｐよ）
も高い電圧は所定の周波数範囲を越えた過変調を引き起
し隣接の他の周波数チャネルに妨害を与えることになる
。また、パルス波形が持ち上げられたことＫよル波底値
Ｖｍが変調中心制御電圧ＶＷに近くなって変調のスレッ
ショルド電圧Ｋかかる可能性が大きくなり復調時の読み
誤フを生じ易くなる。他チャンネルへの妨害を防止する
ためには安全のために周波数チャネルの周波数幅を大き
く設定するか又は周波数変調器の入力回路処クリップ回
路を設ける方法があるが１チヤンネルの周波数幅を広げ
ることは周波数帯の利用効率の点からみて問題があるし
、クリップ回路を設けることは不経済であるとともに仮
、ＣＫクリップ回路を設けたとしても波底値がスレ、シ
ョルドレベルに近づき復調時に読み誤シを生じ易くなる
という欠点は改善されないで七のまま残るという問題が
ある。
介して周波数変調器の入力端子３２に加えると入力端子
３２における電圧波形は結合コンデンサ２９の充電電荷
の影響により過渡的に第５図（ｂ）に示すような波形と
なる。これはコンデンサによる結合回路に第５図（ａ）
のようなパルス列信号を間欠的に加えた場合に通常見ら
れる現象である。しかし本来周波数変調回路にとって望
まし波形は第５図（Ｃ）に示す如き波形である。従って
、図（ｂ）において、図（ｃ〕の波形の波頭値Ｖｐよ）
も高い電圧は所定の周波数範囲を越えた過変調を引き起
し隣接の他の周波数チャネルに妨害を与えることになる
。また、パルス波形が持ち上げられたことＫよル波底値
Ｖｍが変調中心制御電圧ＶＷに近くなって変調のスレッ
ショルド電圧Ｋかかる可能性が大きくなり復調時の読み
誤フを生じ易くなる。他チャンネルへの妨害を防止する
ためには安全のために周波数チャネルの周波数幅を大き
く設定するか又は周波数変調器の入力回路処クリップ回
路を設ける方法があるが１チヤンネルの周波数幅を広げ
ることは周波数帯の利用効率の点からみて問題があるし
、クリップ回路を設けることは不経済であるとともに仮
、ＣＫクリップ回路を設けたとしても波底値がスレ、シ
ョルドレベルに近づき復調時に読み誤シを生じ易くなる
という欠点は改善されないで七のまま残るという問題が
ある。
（問題点を解決するための手段）
本発明は、従来技術における上記の問題点を蔓
解決するために制御論理回の出力波形を、結合コンデン
サを介して、直流バイアス電圧が印加されている周波数
変調器の入力回路に加えても第５図（ｂ）のような波形
にならないようにするために制御用論理回路の出力波形
を予め第５図（Ｃ）に示すようにパルス波形信号の基準
値がパルス波形の高レベルと低レベルの中間になるよう
に変換するレベル変換回路を提供しようとするも次のよ
うな構成からなるレベル変換回路である。
サを介して、直流バイアス電圧が印加されている周波数
変調器の入力回路に加えても第５図（ｂ）のような波形
にならないようにするために制御用論理回路の出力波形
を予め第５図（Ｃ）に示すようにパルス波形信号の基準
値がパルス波形の高レベルと低レベルの中間になるよう
に変換するレベル変換回路を提供しようとするも次のよ
うな構成からなるレベル変換回路である。
即ち、２入力端を有する排他的論理和回路と該排他的論
理和回路の出力信号を受けてそのレベルの高低を反転す
る反転回路とからな９該反転回路の出力を第１の出力信
号とし前記排他的論理和回路の２入力端のうち一方の入
力信号をそのまま第２の出力信号とする２信号出力回路
と、該２信号出力回路の出力を２入力端で受け該２入力
端の一方に高レベルの電位を加えられ他方に低レベルの
電位を加えられた時の出力電位が前記２入力端の両方に
前記高レベルの電位を加えられた時の出力レベルと前記
２入力端の両方に低レベルの電位を加えられた時の出力
レベルの中間の電位の電圧を出力する抵抗回路と、該抵
抗回路の出力電圧を受けてこれを出力するボルテージホ
ロワ回路とからなるレベル変換回路である。
理和回路の出力信号を受けてそのレベルの高低を反転す
る反転回路とからな９該反転回路の出力を第１の出力信
号とし前記排他的論理和回路の２入力端のうち一方の入
力信号をそのまま第２の出力信号とする２信号出力回路
と、該２信号出力回路の出力を２入力端で受け該２入力
端の一方に高レベルの電位を加えられ他方に低レベルの
電位を加えられた時の出力電位が前記２入力端の両方に
前記高レベルの電位を加えられた時の出力レベルと前記
２入力端の両方に低レベルの電位を加えられた時の出力
レベルの中間の電位の電圧を出力する抵抗回路と、該抵
抗回路の出力電圧を受けてこれを出力するボルテージホ
ロワ回路とからなるレベル変換回路である。
（発明の実施例）
第１図に本発明にかかるレベル変換回路の実施例の回路
構成を示す。
構成を示す。
第２図は、第１図の回路における各部の信号波形である
。第２図（ａ）は第１図の入力端子６に加えられるイネ
ーブル信号であり、入力端子７に第２図（ｂ）に示す如
きパルス信号列が加えられている時のみ高レベル（例え
ば５Ｖ）になるような信号である。
。第２図（ａ）は第１図の入力端子６に加えられるイネ
ーブル信号であり、入力端子７に第２図（ｂ）に示す如
きパルス信号列が加えられている時のみ高レベル（例え
ば５Ｖ）になるような信号である。
図（ｂＪは入力端子７への入力波形であると同時に直接
出力されているので端子９での波形でもある。図（Ｃ）
は端子８における波形である。２信号出力回路１は排他
的論理和回路４と反転回路５とからなシ次のような動作
をする。入力端子６が高レベルの時は入力端子７に高レ
ベルが加えられると゛端子９も高レベルになるとともに
排他的論理和回路４の出力は低レベル（例えばＯボルト
）Ｋなりこれが反転回路５で反転されて高レベルとなる
から端子８も高レベルになる。
出力されているので端子９での波形でもある。図（Ｃ）
は端子８における波形である。２信号出力回路１は排他
的論理和回路４と反転回路５とからなシ次のような動作
をする。入力端子６が高レベルの時は入力端子７に高レ
ベルが加えられると゛端子９も高レベルになるとともに
排他的論理和回路４の出力は低レベル（例えばＯボルト
）Ｋなりこれが反転回路５で反転されて高レベルとなる
から端子８も高レベルになる。
同様に入力端−子７に低レベルが加えられると端子９も
低レベルになるとともに排他的論理和回路４の出力は高
レベルとなシ、これが反転回路５で反転されるから端子
８は低レベルとなる。
低レベルになるとともに排他的論理和回路４の出力は高
レベルとなシ、これが反転回路５で反転されるから端子
８は低レベルとなる。
結局、入力端子６に高レベル電位が加えられている間は
、入力端子７に高レベルが加えられると端子８、端子９
の電位は共に高レベルになシ、入力端子７に低レベル電
位が加えられると端子８と端子９の電位は共に低レベル
になる。
、入力端子７に高レベルが加えられると端子８、端子９
の電位は共に高レベルになシ、入力端子７に低レベル電
位が加えられると端子８と端子９の電位は共に低レベル
になる。
これに対して、入力端′＋６に低レベルが加えられてい
る間は、入力端子７に低レベルが加えられると端子９が
低レベルになると共に排他的論理和回路４の出力は低レ
ベルとなシこれが反転回路５で反転されて高レベルとな
るため端子８は高レベルとなる。同様にして入力端子７
に高レベルが加えられると端子９は高レベルとなシ端子
８は低レベルとなる。結局、入力端子６に低レベルが加
えられている時は端子８と端子９の電位は常にいずれか
一方が高レベルで他方は低レベルということになる。第
２図（ａ）、（ｂ）、（Ｃ）は以上の関係を示すもので
ある。
る間は、入力端子７に低レベルが加えられると端子９が
低レベルになると共に排他的論理和回路４の出力は低レ
ベルとなシこれが反転回路５で反転されて高レベルとな
るため端子８は高レベルとなる。同様にして入力端子７
に高レベルが加えられると端子９は高レベルとなシ端子
８は低レベルとなる。結局、入力端子６に低レベルが加
えられている時は端子８と端子９の電位は常にいずれか
一方が高レベルで他方は低レベルということになる。第
２図（ａ）、（ｂ）、（Ｃ）は以上の関係を示すもので
ある。
第２図（ｄ）の波形は、端子８および端子９に第２図（
ｂ八（Ｃ）のパルス電圧を加え、端子１２に５■の電源
電圧を加え、第１図（ａ）の抵抗回路２の抵抗器２２、
抵抗器２３、抵抗器２１の値を３：３：ｌの比に設定し
た場合の端子１０における波形であり従ってまたボルテ
ージホロワの出力である出力端子１１の波形でもある。
ｂ八（Ｃ）のパルス電圧を加え、端子１２に５■の電源
電圧を加え、第１図（ａ）の抵抗回路２の抵抗器２２、
抵抗器２３、抵抗器２１の値を３：３：ｌの比に設定し
た場合の端子１０における波形であり従ってまたボルテ
ージホロワの出力である出力端子１１の波形でもある。
第２図（８１０波形は、第１図（ｂ）の抵抗回路２′に
おいて、抵抗器２４、抵抗器２５、抵抗器２６、抵抗器
２７の抵抗値を３：２：２：３に設定した時の端子１０
及び出力端子１１における波形である。
おいて、抵抗器２４、抵抗器２５、抵抗器２６、抵抗器
２７の抵抗値を３：２：２：３に設定した時の端子１０
及び出力端子１１における波形である。
ボルテージホロワ３は抵抗回路２又は同２′における電
位設定に影響を及ぼさないよう端子１゜ルス信号を伝達
する機能を果す。
位設定に影響を及ぼさないよう端子１゜ルス信号を伝達
する機能を果す。
以上のような動作にょ夛、制御用論理回路の出力波形が
第２図（ｂ）や第５図（ＩＬ）で示されるようにパルス
信号が存在しない時のレベル即ち基準レベルとパルス信
号の低レベルとが同じであるためにコンデンサを介して
直流レベルの異なる回路へ供給した場合に第５図（ｂ）
のような波形になってしまい周波数変調器の動作に問題
を生ずるということがなくなる。
第２図（ｂ）や第５図（ＩＬ）で示されるようにパルス
信号が存在しない時のレベル即ち基準レベルとパルス信
号の低レベルとが同じであるためにコンデンサを介して
直流レベルの異なる回路へ供給した場合に第５図（ｂ）
のような波形になってしまい周波数変調器の動作に問題
を生ずるということがなくなる。
即ち、第２図（ｄ）、（＋３）における如く、パルス信
号が存在しない時の基準レベルがパルス信号の高しベル
ト低レベルの中間にあシこのレペｋｕまたパルス信号列
のレベルの平均値にもほぼ一致する。このためパルス信
号列の存在不存在Ｋかかわらず直流的な平均レベルは一
定しているので周波数変調器の入力回路へコンデンサを
介して結合されていてもパルス信号列が入って来たこと
によって直流レベルが変動することはなくパルス信号が
そのまま直流バイアス電圧を基準として変調回路に加え
られることＫなる。
号が存在しない時の基準レベルがパルス信号の高しベル
ト低レベルの中間にあシこのレペｋｕまたパルス信号列
のレベルの平均値にもほぼ一致する。このためパルス信
号列の存在不存在Ｋかかわらず直流的な平均レベルは一
定しているので周波数変調器の入力回路へコンデンサを
介して結合されていてもパルス信号列が入って来たこと
によって直流レベルが変動することはなくパルス信号が
そのまま直流バイアス電圧を基準として変調回路に加え
られることＫなる。
（発明の効果）
ベルとパルス信号の低レベルとが同じであるパルス信号
即ちパルス信号列が入ってくると直流レベルが変ってし
まう信号であったためコンデンサを介して周波数変調器
の入力回路へ加えるとパルス信号列の断続によシ周波数
変調器入力回の直流レベルが変動して過変調を起したシ
或いは変調のスレッショルドレベルにかがシ復調時に読
み誤シを生ずるという問題を有していたが、本件発明の
レベル変換回路を通すことにより信号の基準レベルをパ
ルス信号の高レベルと低レベルの中間のレベルにするこ
とができまたこのレベルがパルス信号列の平均レベルに
ほぼ一致するためコンデンサを介して周波数変調器の入
力回路に加えてもパルス信号列の断続によシ直流レベル
が変動しないので従来技術におけるような問題点を除去
することができるという利点がある。
即ちパルス信号列が入ってくると直流レベルが変ってし
まう信号であったためコンデンサを介して周波数変調器
の入力回路へ加えるとパルス信号列の断続によシ周波数
変調器入力回の直流レベルが変動して過変調を起したシ
或いは変調のスレッショルドレベルにかがシ復調時に読
み誤シを生ずるという問題を有していたが、本件発明の
レベル変換回路を通すことにより信号の基準レベルをパ
ルス信号の高レベルと低レベルの中間のレベルにするこ
とができまたこのレベルがパルス信号列の平均レベルに
ほぼ一致するためコンデンサを介して周波数変調器の入
力回路に加えてもパルス信号列の断続によシ直流レベル
が変動しないので従来技術におけるような問題点を除去
することができるという利点がある。
第１図は本発明の実施例の構成を示すブロック図、第２
図は第１図の各部における信号波形を示す図、第３図は
周波数変調器におけるバラクタダイオードの制御電圧に
対する出力周波数の変化特性を示す図、第４図は制御用
論理回路と周波数変調器の接続を示す図、第５図（ａ）
は制御用論理回路の出力波形、図（ｂ）は結合コンデン
サの影響により直流平均レベルが変動する様子を示す図
、図（ｅ）はコンデンサを介して印加しても直流平均レ
ベルが変動しない波形の例を示す図である。 １・・・２信号出力回路、２．２’・・・抵抗回路、３
・・・ボルテージホロワ回路、４・・・排他的論理和回
路、５・・・反転回路、６．７・・・入力端子、８．９
．１０・・・端子、１１・・・出力端子、１２・・・電
源端子、２１〜２７・・・抵抗器、２８・・・制御用論
理回路、２９・・・結合コンデンサ、３０・・・周波数
変調器、３１・・・制御用論理回路出力端子、３２・・
・変調器入カ端子代理人弁理士 八 幡 義 博 第１図 第 ２ 図 第３ 図 第４図
図は第１図の各部における信号波形を示す図、第３図は
周波数変調器におけるバラクタダイオードの制御電圧に
対する出力周波数の変化特性を示す図、第４図は制御用
論理回路と周波数変調器の接続を示す図、第５図（ａ）
は制御用論理回路の出力波形、図（ｂ）は結合コンデン
サの影響により直流平均レベルが変動する様子を示す図
、図（ｅ）はコンデンサを介して印加しても直流平均レ
ベルが変動しない波形の例を示す図である。 １・・・２信号出力回路、２．２’・・・抵抗回路、３
・・・ボルテージホロワ回路、４・・・排他的論理和回
路、５・・・反転回路、６．７・・・入力端子、８．９
．１０・・・端子、１１・・・出力端子、１２・・・電
源端子、２１〜２７・・・抵抗器、２８・・・制御用論
理回路、２９・・・結合コンデンサ、３０・・・周波数
変調器、３１・・・制御用論理回路出力端子、３２・・
・変調器入カ端子代理人弁理士 八 幡 義 博 第１図 第 ２ 図 第３ 図 第４図
Claims (1)
- ２入力端を有する排他的論理和回路と該排他的論理和回
路の出力信号を受けて七のレベルの高低を反転する反転
回路とからな９該反転回路の出力を第１の出力信号とし
前記排他的論理和回路の２入力端のうち一方の入力信号
を七のまま第２の出力信号とする２信号出力回路と、該
２信号出力回路の出力を２入力端で受け該２入力端の一
方に高レベルの電位を加えられ他方に低レベルの電位を
加えられた時の出力電位が前記２入力端の両方に前記高
レベルの電位を加えられた時の出力レベルと前記２入力
端の両方に低レベルの電位を加えられた時の出力レベル
の中間の電位の電圧を出力する抵抗回路と、該抵抗回路
の出力電圧を受けてこれを出力するボルテージホロワ回
路とからなるレベル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11944484A JPH0234543B2 (ja) | 1984-06-11 | 1984-06-11 | Reberuhenkankairo |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11944484A JPH0234543B2 (ja) | 1984-06-11 | 1984-06-11 | Reberuhenkankairo |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60263547A true JPS60263547A (ja) | 1985-12-27 |
| JPH0234543B2 JPH0234543B2 (ja) | 1990-08-03 |
Family
ID=14761551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11944484A Expired - Lifetime JPH0234543B2 (ja) | 1984-06-11 | 1984-06-11 | Reberuhenkankairo |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0234543B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01236750A (ja) * | 1988-03-16 | 1989-09-21 | Sony Corp | コードレステレホン |
| JPH022720A (ja) * | 1988-06-17 | 1990-01-08 | Matsushita Electric Ind Co Ltd | Ｐｌｌ回路 |
-
1984
- 1984-06-11 JP JP11944484A patent/JPH0234543B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01236750A (ja) * | 1988-03-16 | 1989-09-21 | Sony Corp | コードレステレホン |
| JPH022720A (ja) * | 1988-06-17 | 1990-01-08 | Matsushita Electric Ind Co Ltd | Ｐｌｌ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0234543B2 (ja) | 1990-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5898326A (en) | Signal transmission cable driver apparatus without a peaking coil | |
| EP0112043A2 (en) | Self-clocking binary receiver | |
| US4710653A (en) | Edge detector circuit and oscillator using same | |
| US3986053A (en) | Regenerator for pulse code modulation systems | |
| US4611183A (en) | Digital decorrelating random data generator | |
| JPH06167517A (ja) | コンパレータ回路 | |
| US3962647A (en) | Biphase waveform generator using shift registers | |
| JPS60263547A (ja) | レベル変換回路 | |
| US5812595A (en) | Waveform shaping circuit for a multiplexed information bus transmitter | |
| US5677642A (en) | Signal generator with supply voltage tolerance | |
| US4598217A (en) | High speed phase/frequency detector | |
| EP0434898B1 (en) | Semiconductor integrated circuit | |
| US4411005A (en) | Data circuit for frequency modulating an oscillator | |
| US20020005758A1 (en) | Signal conversion circuit for stable differential amplification and semiconductor device provided with the same as input buffer | |
| JPS6180932A (ja) | Ｍｓｋ型変調方法 | |
| US5724178A (en) | Amplitude modulation circuit having an electro-absorption modulator | |
| JP2001217695A (ja) | 多相発振器 | |
| KR20010004448A (ko) | 고전압 출력 인버터 | |
| JPS56134829A (en) | Pulse width modulating circuit | |
| US3436481A (en) | Regeneration system for a transmitted telegraph signal | |
| JPH08154044A (ja) | ９０度移相器 | |
| US4039952A (en) | Digital frequency shift-keyed transmitter | |
| JP2910280B2 (ja) | レーザダイオード駆動回路 | |
| JP2910279B2 (ja) | レーザダイオード駆動回路 | |
| KR100422806B1 (ko) | 전류제어 가변 지연 회로 |