JPS602630B2 - Casa display device - Google Patents
Casa display deviceInfo
- Publication number
- JPS602630B2 JPS602630B2 JP5047477A JP5047477A JPS602630B2 JP S602630 B2 JPS602630 B2 JP S602630B2 JP 5047477 A JP5047477 A JP 5047477A JP 5047477 A JP5047477 A JP 5047477A JP S602630 B2 JPS602630 B2 JP S602630B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- pulse
- sweep
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/04—Display arrangements
- G01S7/06—Cathode-ray tube displays or other two dimensional or three-dimensional displays
- G01S7/22—Producing cursor lines and indicia by electronic means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
【発明の詳細な説明】
本発明はしーダ表示装置などに用いられるカーサ表示装
置に係り、特にデータ表示とカーサ表示とを時分割的に
表示装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a cursor display device used in a chart display device, and more particularly to a display device that displays data and cursor in a time-sharing manner.
この種の従来のデジタル的な表示装置はカーサ表示時に
おけるデータ表示入力を利用しないのが通常であり、正
確なデータ表示が得られなかった。Conventional digital display devices of this type generally do not utilize data display input when displaying a cursor, and therefore cannot provide accurate data display.
本発明は上記の事情に鑑みてなされたもので、デジタル
信号をD/A変換して得た電圧により掃引し、上記デジ
タル信号の単位ステップ変化期間に相当するカーサ表示
タイミング期間内で時分割的にデータ表示およびカーサ
表示を行うことによってカーサ表示タイミングにおいて
もデータ入力を利用し正確なデータ表示を行い得るカー
サ表示装置を提供するものである。The present invention has been made in view of the above-mentioned circumstances, and uses a voltage obtained by D/A converting a digital signal to sweep the digital signal, and performs a time-division display within a cursor display timing period corresponding to a unit step change period of the digital signal. It is an object of the present invention to provide a cursor display device that can perform accurate data display by using data input even at the cursor display timing by performing data display and cursor display.
以下図面を参照して本発明の一実施例を詳細に説明する
。An embodiment of the present invention will be described in detail below with reference to the drawings.
第1図に示すスィーブカウンタ11は縞引トリガ入力に
同期してクロックパルス入力の計数を開始する。The sweep counter 11 shown in FIG. 1 starts counting clock pulse inputs in synchronization with the striping trigger input.
このカウンタ11のカウント出力はD/A変換器12に
導かれてアナログ電圧に変換され、例えば陰極線管CR
Tを用いた表示器13へ桶引電圧として供V給される。
この場合、クロツクパルスの周期がカウント出力の1ス
テップ変イは鞠問に相当し、この周期を表示器13のデ
ータ表示入力信号の周期に比べて充分短かくしておくこ
とによって表示データの時間軸婦引をなめらかに行うこ
とができる。一方、カーサ表示タイミング設定回路14
は例えば上記スィープカウンタ11と同ビットのプリセ
ットカゥンタよりなり、掃引鞠上のカーサ表示タイミン
グに対応する掃引電圧を発生させるときのスイープカウ
ンタ11のカウント出力と同じカウント出力(スィープ
カウンタ11の最大カウント値以下の所定の値)となる
ようにプリセットされる。The count output of this counter 11 is led to a D/A converter 12 and converted into an analog voltage.
V is supplied as a voltage to the display 13 using T.
In this case, a one-step change in the clock pulse period of the count output corresponds to a change in count output, and by making this period sufficiently short compared to the period of the data display input signal of the display 13, the time axis of the display data can be changed. can be done smoothly. On the other hand, the casa display timing setting circuit 14
is, for example, a preset counter with the same bits as the sweep counter 11, and has the same count output as the count output of the sweep counter 11 when generating the sweep voltage corresponding to the cursor display timing on the sweep counter (maximum count of the sweep counter 11). (a predetermined value less than or equal to the specified value).
この設定回路1ザ4の出力とスイープカウンタ11の出
力は一致回路15に導かれ、ここで両入力が一致した期
間(クロツクパルスの1周期に相当する。)にわたって
一致パルス(第2図a参照)が発生する。この一致パル
スは切換パルス発生器16に導かれ、ここで一致パルス
期間が時間的に例えば4区分された第1〜第4区分にそ
れぞれ対応する第1〜第4の切襖パルス(第2図b〜e
参照)が発生する。この切換パルス発生器16の構成は
、例えば、4個のモノマルチ回路を縦続接続し、それぞ
れから切換パルスを順次発生させることができる。上記
切換パルス発生器16の出力は切襖回路17の制御入力
となり、切換回路17には例えばデジタル信号よりなる
表示データおよび表示データの最大値に相当するデジタ
ル信号(例えばデジタル信号の各ビットがすべて“1”
レベルのもので、オール“1”信号と以下称する。)お
よび表示データの最小値に相当するデジタル信号(例え
ばデジタル信号の各ビットがすべて“0”レベルのもの
で、オール“0”信号と以下称する。)が入力として導
かれている。そして第1,第4の切換パルスb,eはそ
れぞれ表示データ入力を選択導出し、第2の切換パルス
eはオール“1”信号入力を選択導出し、第3の切換パ
ルスdはオール“0”信号入力を選択導出するように切
換制御する。また切換回路17にはカーサ表示タイミン
グ期間以外は第1の切換パルスbと同じパルスが制御入
力として与えられており、このときは表示データ入力を
導出している。したがって掃引電圧生成用のデジタル信
号(スィープカウンタ11のカウント出力。The output of the setting circuit 1 and the output of the sweep counter 11 are led to a matching circuit 15, where a matching pulse (see FIG. 2a) is generated for a period during which both inputs match (corresponding to one period of a clock pulse). occurs. This coincidence pulse is guided to the switching pulse generator 16, where the coincidence pulse period is temporally divided into, for example, four divisions, and the first to fourth switching pulses corresponding to the first to fourth divisions (Fig. 2) are generated. b~e
) occurs. The configuration of the switching pulse generator 16 is such that, for example, four monomulti circuits are connected in cascade, and switching pulses can be sequentially generated from each circuit. The output of the switching pulse generator 16 becomes the control input of the switching circuit 17, and the switching circuit 17 is supplied with display data consisting of, for example, a digital signal and a digital signal corresponding to the maximum value of the display data (for example, each bit of the digital signal is “1”
level, and is hereinafter referred to as an all "1" signal. ) and a digital signal corresponding to the minimum value of the display data (for example, each bit of the digital signal is at the "0" level, hereinafter referred to as an all "0" signal) are led as inputs. The first and fourth switching pulses b and e respectively select and derive display data inputs, the second switching pulse e selects and derives all "1" signal inputs, and the third switching pulse d selects and derives all "0" signal inputs. ``Switching control is performed to selectively derive the signal input. Furthermore, the same pulse as the first switching pulse b is applied as a control input to the switching circuit 17 except during the cursor display timing period, and at this time, display data input is derived. Therefore, the digital signal for generating the sweep voltage (count output of the sweep counter 11).
)の単位ステップ変化期間内で時分割的に表示データ入
力およびカーサ表示用入力(オール“1”信号、オール
“0”信号)が切襖導出される。このように導出された
出力はD/A変換器18によりアナログ信号に変換され
て表示器13の表示入力として導かれる。このため表示
器13では、機軸に時間軸が縁引され、縦藤は表示デー
タ入力がそのレベルに応じて表示され、例えば、第3図
に示すような表示が得られる。) The display data input and the cursor display input (all "1" signals, all "0" signals) are derived in a time-division manner within the unit step change period. The output derived in this way is converted into an analog signal by the D/A converter 18 and is supplied as a display input of the display 13. For this reason, on the display 13, the time axis is bordered on the main axis, and the display data input is displayed vertically according to its level, so that, for example, a display as shown in FIG. 3 is obtained.
そして、カーサ表示タイミング期間内において、第1区
分ではデータ表示が行われ、第2区分ではデータ最大値
レベル点の表示が行われ、第3区分ではデータ最小値レ
ベル点の表示が行われ、第4区分ではデータ表示が行わ
れる。この場合、表示器13の表示入力回路系に通常存
在ろ「る遅延特性のため、第1区分のデータ表示点から
第2区分の表示点へ移る間および第2区分の表示点から
第3区分の表示点へ移る間および第3区分の表示点から
第4区分のデータ表示点へ移る間にも表示がなされ、こ
の表示がカーサ線を形成する。なお第1(または第4)
の切換パルスの発生期間中にセットパルス(第2図f参
照)を発生させるようにセットパルス発生器19を設け
、このセットパルスにより表示デ−タ入力をレジスタ2
0へストアさせるようにすれば、このレジスタ20の出
力はカーサ表示タイミング期間のデータレベル表示用に
利用することができる。Then, within the casa display timing period, data is displayed in the first section, the data maximum level point is displayed in the second section, the data minimum level point is displayed in the third section, and the data minimum level point is displayed in the third section. Data is displayed in four sections. In this case, due to the delay characteristic that normally exists in the display input circuit system of the display 13, during the transition from the data display point of the first section to the display point of the second section, and from the display point of the second section to the display point of the third section. A display is also made while moving from the display point of the third section to the data display point of the fourth section, and this display forms a cursor line.Note that the first (or fourth)
A set pulse generator 19 is provided so as to generate a set pulse (see FIG. 2 f) during the generation period of the switching pulse.
If stored to 0, the output of this register 20 can be used to display the data level during the cursor display timing period.
またカーサ表示タイミング期間は必らずしも4区分する
必要はなく、例えば3区分して、第1,第3区分の切襖
パルスにより表示データ入力を選択し、第2区分の切換
パルスによりオール“1”信号を選択すれば第4図に示
すようにデータレべ小と最大値レベルとの間でカーサ表
示を行うことができ、逆にオール“0”信号を選択すれ
ば第5図に示すようにデータレベルと最小値レベルとの
間で力−サ表示を行うことができる。In addition, the casa display timing period does not necessarily have to be divided into four sections; for example, it is divided into three sections, and the display data input is selected by the switching pulse of the first and third sections, and the display data input is selected by the switching pulse of the second section. If you select the "1" signal, you can display the cursor between the small data level and the maximum level as shown in Figure 4, and conversely, if you select the all "0" signal, you can display the cursor as shown in Figure 5. Force display can be performed between the data level and the minimum value level.
またカーサ表示タイミング期間の区分数は特に限定され
るものでなく、任意の区分において任意のレベルのカー
サ表示用入力を選択するように構成できる。Further, the number of divisions in the cursor display timing period is not particularly limited, and it is possible to select any level of cursor display input in any division.
上述したようなカーサ表示装置によれば、デジタル信号
をD/A変換して得た電圧により掃引し、上記デジタル
信号の単位ステップ変化期間に相当する所定のカーサ表
示タイミング期間内で時分割的にデータ表示およびカー
サ表示を行うことによってカーサ表示タイミングにおい
てもデータ表示を行い、正確なデータ表示ひいては正確
なデータ議取りが可能である。According to the above-described cursor display device, the digital signal is swept by a voltage obtained by D/A conversion, and the cursor display device sweeps the digital signal in a time-division manner within a predetermined cursor display timing period corresponding to a unit step change period of the digital signal. By performing data display and cursor display, data can be displayed even at the cursor display timing, and accurate data display and therefore accurate data discussion are possible.
第1図は本発明に係るカーサ表示装置の一実施例を示す
ブロックダイヤグラム、第2図a乃至fは第1図の動作
を説明するために示すタイミングチャート、第3図は第
1図による表示の一例を示す図、第4図および第5図は
本発明の他の実施例ににより得られる表示例を示す図で
ある。
11・・・スィープカウンタ、13…表示器、16・・
・切換パルス発生器、17・・・切換回路。
第1図第2図
第3図
第4図
第5図FIG. 1 is a block diagram showing an embodiment of the cursor display device according to the present invention, FIG. 2 a to f are timing charts shown to explain the operation of FIG. 1, and FIG. 3 is a display according to FIG. 1. FIGS. 4 and 5 are diagrams showing display examples obtained by other embodiments of the present invention. 11...Sweep counter, 13...Display unit, 16...
- Switching pulse generator, 17... switching circuit. Figure 1 Figure 2 Figure 3 Figure 4 Figure 5
Claims (1)
計数するスイーブカウンタと、このスイーブカウンタの
最大計数値以下の所定の値をプリセツトしてカーサ表示
タイミングを設定するカーサ表示タイミング設定回路と
、このカーサ表示タイミング設定回路の出力信号と前記
スイーブカウンタの出力信号とが供給され両信号の値が
一致したとき前記クロツクパルスの周期に相当するパル
ス幅の一致パルスを出力する一致回路と、この一致回路
からの一致パルスが導かれ一致パルス幅の時間内に前記
クロツクパルスの周期より短いパルス幅の切換パルスを
複数個順次出力する切換パルス発生器と、デイジタルの
データ信号及びカーサ表示用信号が供給されるとともに
前記切換パルス発生器から順次出力される切換パルスに
より制御されデータ信号とカーサ表示用信号とを前記一
致パルス幅の時間内に時分割で切換出力する切換回路と
、この切換回路の出力デイジタル信号をアナログ信号に
変換する第1のD/A変換器と、前記スイーブカウンタ
のデイジタル計数出力をアナログ信号に変換して掃引信
号を出力する第2のD/A変換器と、この第2のD/A
変換器からの掃引信号により掃引され前記第1のD/A
変換器の出力信号表示する表示器とを具備するカーサ表
示装置。1. A sweep counter that counts external clock pulses in synchronization with the sweep trigger, a cursor display timing setting circuit that sets the cursor display timing by presetting a predetermined value that is less than the maximum count value of this sweep counter, and this cursor display. a matching circuit that outputs a matching pulse with a pulse width corresponding to the period of the clock pulse when the output signal of the timing setting circuit and the output signal of the sweep counter are supplied and the values of both signals match; and a matching circuit that outputs a matching pulse with a pulse width corresponding to the period of the clock pulse; a switching pulse generator that receives pulses and sequentially outputs a plurality of switching pulses having a pulse width shorter than the period of the clock pulse within a time period of a matching pulse width; A switching circuit that is controlled by switching pulses sequentially output from a pulse generator and switches and outputs a data signal and a cursor display signal in a time division manner within the time of the matching pulse width, and converts the output digital signal of this switching circuit into an analog signal. a first D/A converter that converts the digital count output of the sweep counter into an analog signal and outputs a sweep signal;
The first D/A is swept by a sweep signal from a converter.
A casa display device comprising a display device for displaying an output signal of a converter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5047477A JPS602630B2 (en) | 1977-04-30 | 1977-04-30 | Casa display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5047477A JPS602630B2 (en) | 1977-04-30 | 1977-04-30 | Casa display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS53135594A JPS53135594A (en) | 1978-11-27 |
JPS602630B2 true JPS602630B2 (en) | 1985-01-23 |
Family
ID=12859884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5047477A Expired JPS602630B2 (en) | 1977-04-30 | 1977-04-30 | Casa display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS602630B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6349731Y2 (en) * | 1981-03-31 | 1988-12-21 |
-
1977
- 1977-04-30 JP JP5047477A patent/JPS602630B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS53135594A (en) | 1978-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4364036A (en) | Composite logic analyzer capable of data display in two time-related formats | |
JPS6143899B2 (en) | ||
US5764045A (en) | Frequency measuring apparatus | |
US4354176A (en) | A-D Converter with fine resolution | |
JPS602630B2 (en) | Casa display device | |
JPS5853229A (en) | Generating circuit of variable duty ratio pulse waveform | |
JPH052030A (en) | Digital storage oscilloscope | |
JPS5914928B2 (en) | Line display signal generator | |
SU1124294A1 (en) | Random process generator | |
SU1506553A1 (en) | Frequency to code converter | |
JPS5827465B2 (en) | Logic signal display method on logic signal measuring instrument | |
SU995320A1 (en) | Code-to-time interval converter | |
SU1247905A1 (en) | Function generator | |
JPH04212516A (en) | Signal generation circuit | |
SU622172A1 (en) | Dynamic storage | |
SU1267618A1 (en) | Adaptive multichannel tracking analog-to-digital converter | |
SU1478376A1 (en) | Synchronizer | |
SU739624A1 (en) | Time pick-up for training device | |
SU575771A2 (en) | Voltage-to-code converter | |
SU1406794A1 (en) | Pulse recurrence rate to d.c. current or voltage converter | |
SU1173548A1 (en) | Apparatus for selecting channels | |
SU622070A1 (en) | Digital function generator | |
SU815906A1 (en) | Method and device for converting time interval to digital code | |
SU843276A1 (en) | Start-stop text distorting device | |
SU733105A1 (en) | Pulse distribution circuit |