JPS60254818A - 周波数合成回路 - Google Patents
周波数合成回路Info
- Publication number
- JPS60254818A JPS60254818A JP11114484A JP11114484A JPS60254818A JP S60254818 A JPS60254818 A JP S60254818A JP 11114484 A JP11114484 A JP 11114484A JP 11114484 A JP11114484 A JP 11114484A JP S60254818 A JPS60254818 A JP S60254818A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- input
- pulse
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、入力パルス信号の周波数変化に追従しながら
、その２倍の周波数のパルス信号を合成する回路に関す
るものである。
、その２倍の周波数のパルス信号を合成する回路に関す
るものである。
従来例の構成とその問題点
入力周波数より高い周波数を合成する回路としてＰＬＬ
回路と分周回路を組み合わせた周波数シンセサイザ回路
が広く知られている。この方式の回路は、オーディオ帯
域から無線周波に至るまでの広い範囲で使用でき、入力
周波数の整数倍の周波数を正確に合成できる特徴がある
。しかしながら、ＰＬＬ回路のロソクレンジャ応答特性
等の特性のため、入力周波数の広い範囲の変化や急激な
変化に追従できない欠点がある。また、入力周波数を一
旦、電圧に変換し、電圧−周波数比を変えて再び周波数
に変換する方法がある。この方式では、入力周波数の変
化範囲は極めて広くとれるが、精度や安定度の点で問題
かある。特に、入力周波数が急変した時に位相遅れが生
じるため、過渡状態での精度はかなり悪くなる。いろい
ろな計測目的で、広い範囲の周波数変化に追従し、かつ
正確に何倍かの周波数を合成したい場合かよくあるか、
このような場合に、従来の回路では前述の理由で充分対
応できないという問題があった。
回路と分周回路を組み合わせた周波数シンセサイザ回路
が広く知られている。この方式の回路は、オーディオ帯
域から無線周波に至るまでの広い範囲で使用でき、入力
周波数の整数倍の周波数を正確に合成できる特徴がある
。しかしながら、ＰＬＬ回路のロソクレンジャ応答特性
等の特性のため、入力周波数の広い範囲の変化や急激な
変化に追従できない欠点がある。また、入力周波数を一
旦、電圧に変換し、電圧−周波数比を変えて再び周波数
に変換する方法がある。この方式では、入力周波数の変
化範囲は極めて広くとれるが、精度や安定度の点で問題
かある。特に、入力周波数が急変した時に位相遅れが生
じるため、過渡状態での精度はかなり悪くなる。いろい
ろな計測目的で、広い範囲の周波数変化に追従し、かつ
正確に何倍かの周波数を合成したい場合かよくあるか、
このような場合に、従来の回路では前述の理由で充分対
応できないという問題があった。
発明の目的
本発明は、このような従来の問題を解決し、広い範囲の
周波数変化に追従し、かつ、入力周波数が急変した場合
でも入力信号に正確に同期して整数倍の周波数の信号を
合成する回路を提供するものである。
周波数変化に追従し、かつ、入力周波数が急変した場合
でも入力信号に正確に同期して整数倍の周波数の信号を
合成する回路を提供するものである。
発明の構成
前記目的を達成するため、本発明は、一定電流を積分す
る積分器と、その積分器の積分コンデンサを放電させる
スイッチ回路を設け、また入力信号の立上り時と立下り
時に短いパルスを出力するエツジ検出回路を設けて、こ
のエツジ検出回路の出力によりスイッチ回路を制御し、
積分器の出力端に発生したノコギリ波を平滑回路に通し
て平均値を出力させ、もとのノコギリ波とこの平均値出
力を比較回路に入力して２値化することにより、入力信
号周波数の２倍の周波数の信号を得るようにした周波数
合成回路の構成としたものである。
る積分器と、その積分器の積分コンデンサを放電させる
スイッチ回路を設け、また入力信号の立上り時と立下り
時に短いパルスを出力するエツジ検出回路を設けて、こ
のエツジ検出回路の出力によりスイッチ回路を制御し、
積分器の出力端に発生したノコギリ波を平滑回路に通し
て平均値を出力させ、もとのノコギリ波とこの平均値出
力を比較回路に入力して２値化することにより、入力信
号周波数の２倍の周波数の信号を得るようにした周波数
合成回路の構成としたものである。
実施例の説明
以下、本発明の実施例について、添付の図面により詳述
する。第１図は、本発明による周波数合成回路の実施例
を示したものであり、第２図は、第１図における各点（
Ａ−Ｅ）の信号波形を示したものである。第１図におい
て、１はエツジ検出回路、２は演算増幅器でＣ＋ととも
に積分器を構成し、３はアナログ比較器である。第２図
の人のような、デユーティ比５０％の信号パルスかエツ
ジ検出回路１に入力されると、入力パルスの立上りと立
下りを検出して、第２図Ｂのようなパルスが得られる。
する。第１図は、本発明による周波数合成回路の実施例
を示したものであり、第２図は、第１図における各点（
Ａ−Ｅ）の信号波形を示したものである。第１図におい
て、１はエツジ検出回路、２は演算増幅器でＣ＋ととも
に積分器を構成し、３はアナログ比較器である。第２図
の人のような、デユーティ比５０％の信号パルスかエツ
ジ検出回路１に入力されると、入力パルスの立上りと立
下りを検出して、第２図Ｂのようなパルスが得られる。
演算増幅器２は、Ｃ＋とともに積分回路を構成しており
、Ｒ２を通して一定電流を入力してＣ１を充電する。Ｃ
１にはＲ３とＴＲ＋が接続されており、エツジ検出回路
よりパルスか出力される毎にＣ１が放電され、演算増幅
器の出力端子には第２図Ｃのようなノコギリ波か発生す
る。この信号をさらにＲ４、Ｃ２による平滑回路に入力
し、平均電圧りを得る。そこで、信号Ｃと信号りをアナ
ログ比較器３に入力して２値化すると、第２図Ｅのよう
に、入力周波数の２倍の周波数で、デユーティ比５０％
の信号が得られる。ノコギリ波の傾斜は一定であるから
、ノコギリ波の振幅が入力信号の周期に比例する形とな
る。入力周波数の下限は演算増幅器２の出力電圧範囲と
ノコギリ波の傾斜（Ｏｘ、Ｒ２、Ｖｌによる）で決まる
。上限は、Ｏｘの放電時間やアナログ比較器３の特性等
によるが、下限周波数の数十倍程度は容易に実現できる
。入力周波数の変化に対する応答特性はまに０２、Ｒ４
の時定数で決まり、安定に動作する範囲でこの時定数を
できる限り小さくすれば充分速い応答特性が得られる。
、Ｒ２を通して一定電流を入力してＣ１を充電する。Ｃ
１にはＲ３とＴＲ＋が接続されており、エツジ検出回路
よりパルスか出力される毎にＣ１が放電され、演算増幅
器の出力端子には第２図Ｃのようなノコギリ波か発生す
る。この信号をさらにＲ４、Ｃ２による平滑回路に入力
し、平均電圧りを得る。そこで、信号Ｃと信号りをアナ
ログ比較器３に入力して２値化すると、第２図Ｅのよう
に、入力周波数の２倍の周波数で、デユーティ比５０％
の信号が得られる。ノコギリ波の傾斜は一定であるから
、ノコギリ波の振幅が入力信号の周期に比例する形とな
る。入力周波数の下限は演算増幅器２の出力電圧範囲と
ノコギリ波の傾斜（Ｏｘ、Ｒ２、Ｖｌによる）で決まる
。上限は、Ｏｘの放電時間やアナログ比較器３の特性等
によるが、下限周波数の数十倍程度は容易に実現できる
。入力周波数の変化に対する応答特性はまに０２、Ｒ４
の時定数で決まり、安定に動作する範囲でこの時定数を
できる限り小さくすれば充分速い応答特性が得られる。
入力周波数が急激に変化した時にデユーティ比が乱れる
ことがあるが、出力パルスは常に入力パルスと同期して
おり、カウントミスが起こることはない。なお本実施例
では出力周波数は入力周波数の２倍であるが、同し回路
をｎ段接続することにより２のｎ乗倍の周波数を得るこ
とができる。
ことがあるが、出力パルスは常に入力パルスと同期して
おり、カウントミスが起こることはない。なお本実施例
では出力周波数は入力周波数の２倍であるが、同し回路
をｎ段接続することにより２のｎ乗倍の周波数を得るこ
とができる。
発明の効果
前記実施例の説明より明らかなように本発明による周波
数合成回路は、入力周波数の広範囲の変化に追従し、入
力信号と同期した２倍の周波数の信号を正確に合成する
ことかできる。また、入力周波数の変化に対する応答特
性も良く、たとえ急激な変化かあってもカウントミスに
つながることはほとんどなく、高精度、高分解能が要求
される計測用途においても実用性が高い。さらに回路構
成も比較的簡単であり、ＩＣ化によるコストダウンも期
待できる。
数合成回路は、入力周波数の広範囲の変化に追従し、入
力信号と同期した２倍の周波数の信号を正確に合成する
ことかできる。また、入力周波数の変化に対する応答特
性も良く、たとえ急激な変化かあってもカウントミスに
つながることはほとんどなく、高精度、高分解能が要求
される計測用途においても実用性が高い。さらに回路構
成も比較的簡単であり、ＩＣ化によるコストダウンも期
待できる。
添付の図面は、本発明の実施例を示すもので、第１図は
その概略の回路図であり、第２図は第１図における各点
の信号波形を示したタイミングチャートである。 １・ エツジ検出回路、２ 演算増幅器、３・アナログ
比較器。
その概略の回路図であり、第２図は第１図における各点
の信号波形を示したタイミングチャートである。 １・ エツジ検出回路、２ 演算増幅器、３・アナログ
比較器。
Claims (1)
- 一定電流を積分する積分器と、前記積分器の積分コンデ
ンサを放電させるスイッチ回路と、前記スイッチ回路を
入力パルスの立上り時と立下り時に一定時間だけ動作さ
せるエツジ検出回路と、前記積分器の出力波形を平滑す
る平滑回路と、前記積分器の出力電圧と前記平滑回路の
出力電圧を比較する比較回路より構成される周波数合成
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11114484A JPS60254818A (ja) | 1984-05-31 | 1984-05-31 | 周波数合成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11114484A JPS60254818A (ja) | 1984-05-31 | 1984-05-31 | 周波数合成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60254818A true JPS60254818A (ja) | 1985-12-16 |
Family
ID=14553567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11114484A Pending JPS60254818A (ja) | 1984-05-31 | 1984-05-31 | 周波数合成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60254818A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5444860A (en) * | 1977-09-16 | 1979-04-09 | Hitachi Ltd | Waveform shaping circuit |
-
1984
- 1984-05-31 JP JP11114484A patent/JPS60254818A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5444860A (en) * | 1977-09-16 | 1979-04-09 | Hitachi Ltd | Waveform shaping circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6636122B2 (en) | Analog frequency locked loop with digital oversampling feedback control and filter | |
| US5920233A (en) | Phase locked loop including a sampling circuit for reducing spurious side bands | |
| US7557622B2 (en) | Precision triangle waveform generator | |
| US4573026A (en) | FM Modulator phase-locked loop with FM calibration | |
| US4987373A (en) | Monolithic phase-locked loop | |
| SE9504165L (sv) | Frekvensnormal-generator | |
| US4144579A (en) | Arithmetic synthesizer frequency generation with reduced phase jitter | |
| WO1993003545A1 (en) | Phase synchronizing circuit | |
| US4974234A (en) | Method of and circuit for the measurement of jitter modulation of zero-related digital signals | |
| EP0477537B1 (en) | Timing generator | |
| AU612297B2 (en) | Voltage controlled oscillator | |
| JPH01168122A (ja) | 周波数合成器 | |
| EP0749084B1 (en) | Direct digital synthesizer | |
| JPS60254818A (ja) | 周波数合成回路 | |
| US3582812A (en) | Frequency dividing and multiplying circuits using a sampling technique | |
| JP3417517B2 (ja) | ダイレクト・デジタル・シンセサイザ | |
| US3781870A (en) | Voltage to pulse width converter | |
| JP2001177354A (ja) | 二重傾斜位相変調器を有するｒｆ増幅器 | |
| EP0308540B1 (en) | Oscillator circuit | |
| JPS60206326A (ja) | 帰還形パルス幅変調方式ａ／ｄ変換器 | |
| JP3408436B2 (ja) | 垂直のこぎり波発振回路 | |
| JPH0322611A (ja) | パルス発生回路 | |
| CS216717B1 (cs) | Zapojení převodníku frekvence impulsů ne analogový signáls fázovou synchronizací | |
| JPS6187429A (ja) | 繰返し電圧発生回路 | |
| JPS60254819A (ja) | デユ−テイ比補正回路 |