JPS60254078A - 画像表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は画像表示装置に関するものである。

〔従来技術〕

従来のこの種装置として第１図に示すものかあつた。図
において、１はマイクロプロセッサ（以下、ＭＰＵと略
称する）、２はトランシーツ（，３はバッファ、４はラ
ンダムアクセスメモリ（以下ＲＡＭと略称する）、５は
デコーダ、６は水平位置アドレスタイミング回路、７は
垂直位置アドレスタイミング回路、８はシフトレジスタ
、９は複・合ビデオ信号生成回路、１０はＣＲＴである
。また１１はドツトクロック、１２は前記シフトレジス
タ８へのロードパルス、１３は水平同期信号、１４は水
平ブランク信号、１５は垂直同期信号、１６は垂直ブラ
ンク信号である。

次に第１図の動作について説明する。まずＭＰＵ１から
アドレス信号を送出しバッファー３、デコーダ５を経由
してＲＡＭ４をアクセスする。一方データはトランシー
バ２を経由してＲＡＭ４にライトする。ＲＡＭ４のアド
レス数はＣＲＴＩ　Ｏの画面に割当られた水平アドレス
数Ｘ垂直アドレス数に等しい、ＲＡＭ４の内容を水平ア
ドレス位置を決める水平位置アドレスタイミニフグ回路
６と垂直アドレス位置を決める垂直位置アドレスタイミ
ング回路７によってリードし、ＲＡＭ４出力のデータは
バッファー３を経由しシフトレジスタ８に到り、水平位
置アドレスタイミング回路６から送出されるドツトクロ
ック１１とロートノくルス１２によってデータ信号はビ
デオ信号に変換され、さらに水平同期信号１３によって
水平ブランク信号１４、垂直同期信号１５、垂直ブラン
ク信号１６が加えられ複合ビデオ信号が複合ビデオ信号
生成回路９１Ｃおいて生成され、ＣＲＴｌ　０ＫＲＡＭ
４の内容がアドレス対応の１対１表示で映出される。

水平位置アドレスタイミング回路はシフトレジスタ８へ
のロードパルス１２をクロックとした３２進数カウンタ
により水平方向を３２アドレスの表示区間と１６アドレ
スのブランク区間を構成する、他に水平同期信号１３と
水平ブランク信号１４を発生する。垂直位置アドレスタ
イミング回路γは水平ブランク信号１４をクロックとし
た１６進数カウンタと１５進数カウンタの縦続によｆｉ
ｃＲＴｌｏのフィールド当り垂直方向２４０のアドレス
の表示区間と垂直ブランク区間とを構成する。他に垂直
同期信号１５、垂直ブランク信号１６とフィールド区分
アドレス信号とを発生する。

従来の画像表示装置は、以上のように構成されているの
で、ＲＡ　Ｍ　４の内容とＣＲＴｌｏに映出された画像
とは１対ｌの対応関係にあシ、すなわちＣＲＴｌｏの画
面上のアドレスは水平方向、垂直方向共に等間隔で設定
されているのでＲＡＭ４の内容の一部だけを拡大して表
示するということはできないという欠点があった。

〔発明の概要〕

この発明は上記のような従来のものの欠点を除去するた
めになされたもので、水平位置アドレスタイミング回路
６、垂直位置アドレスタイミング回路１に拡大表示のタ
イミング回路と拡大表示のコントロール回路を付加する
ことによシ希望する部分の画像を任意に拡大表示できる
画像表示装置を提供することを目的としている。

〔発明の実施例〕

以下この発明の一実施例を図について説明する。

図中第１図と同一の部分は同一の符号をもって図示した
第２図において、２０は拡大水平位置アドレスタイミン
グ回路、２１は拡大垂直アドレスタイミング回路、２２
はタイミングコントロール回路でシステムクロック２５
及び拡大ロードパルス２６をシフトレジスタ８に与える
ようにしている。

特に本発明では拡大区間においてＲＡＭ４のリードを拡
大周期にすること、及びＲＡＭ４の出力データをシフト
レジス１１．８にで直列データ（ビデオ信号となる）に
するための従来装置におけるドツトクロック１１及びロ
ードパルス１２とを同じ倍数の拡大周期にするために拡
大水平位置アドレスタイミング回路２０、拡大垂直位置
アドレスタイミング回路２１、タイミングコントロール
回路２２とを付加している。従って、拡大区間外では前
記のドツトクロック１１とシステムクロックは同一とな
り拡大区間内ではドツトクロック１１０周期の×１〜Ｘ
１６内の任意設定倍数に拡大された周期のシステムクロ
ック２５と、同様に前記従来のロードパルス１２は拡大
ロードパルス２６、水平ブランク信号１４は拡大水平ブ
ランク信号２８となる。しかし、複合ビデオ信号生成回
路へは従来構成と同じく、水平同期信号１３、水平ブラ
ンク信号１４、垂直同期信号１５、垂直ブランク信号１
６が供給される。なお動作については、第３図以下で詳
細に説明する。

第３図において１４８はＭＰＵへの割込み信号を作る論
理回路、１５０，１５１は別種の割込み信号である。

ＭＰＵ１００　、アドレスランチ１０１と２人カ一致検
出回路１１０（例えば１８１ＡＬＬＩＩＣを用いる。）
によシ拡大周期区間のスタートアドレスを設定検出する
ための回路を構成する。

ＭＰＵ１００　、データラッチ１０５．Ｄ−ＦＦ１１４
、拡大カウンタ１１６．ＪＫ−ＦＦ１１Ｂ。

インバータ１４２　、ＡＮＤｌ　４４及び論理回路１４
６とによシドットクｎツク１１を拡大周期のシステムク
ロックにするためのシステムクロック発生回路を構成す
る。

ＭＰＵＩ　００　、Ｄ−ＦＦ１２０　、カウンタ１２１
と論理回路１４６とによシ水平方向の拡大中な設定する
ための回路を構成する。

また、ＭＰＵ１００．アドレスラッチ１０３と２人カ一
致検出回路１１２とにより、垂直方向の拡大区間の最終
アドレスを設定検出する回路を構成する。

ＭＰＵ１００　、データラッチ１０６．Ｄ−ＦＦ１１５
、拡大カウンタ１１７．ＪＫ−ＦＦ１１９゜インバータ
１　、ｔ３　、ＡＮＤｌ　４５と論理回路１４７とによ
シ水平ブランク信号を拡大周期に変える拡大水平ブラン
ク信号発生回路を構成する。

拡大ロードパルス回路１２２は８進カウンタとＡＮＤｌ
ｏＲから構成され、８システムクロツク毎に拡大ロード
パルスを発生する。ライン１５０は垂直ブランクによる
割込みである。

論理回路１４８はセットリセットＦＦとＮＡＮＤから構
成され、拡大水平区間のスタートアドレスの次アドレス
中の拡大ロードパルスでセット、水平ブランク信号中肉
のカウント１６アドレスでリセットされる割込み発生回
路である。

引続いて第４図のタイムチャートによｐ動作を説明する
。１１．１２は水晶原振とカウンタから作られるタイミ
ング回路の基本となるドツトクロックとそのドツトクロ
ックの８ビツト毎のパルスであるロードパルスである。

２０２は論理回路１４６の出力、２０３はＤ−ＦＦ１１
４のＱｏ出力、２５は拡大カウンタ１１６のキャリイ出
力とドツトクロック１１のＡＮＤ１４４出力であるシス
テムクロック、２６はシフトレジスタ８への拡大ロード
パルス、２０７はアドレス一致となる区間、２０８はカ
ウンタ１１６のキャリイ、２１０はＪＫ−ＦＦ１１８の
Ｑ、　ＪＫ−ＦＦ　１１８のＱは拡大カウンタ１１６の
ロード端子へ接続する。２１２はカウンタ１２１のＱ出
力、２１３はアドレス一致区間２０７が１システムクロ
ツク遅延したカウンタ１２１へのロードパルス、２１４
はカウンタ１２１のキャリイである。次に第３図の動作
を第４図のタイムチャートにより説明する。まず、Ｍｐ
ｕｌｏｏによって拡大区間スタートのアドレスをアドレ
スラッチ１０１にまた、拡大係数をデータラッチ１０５
に拡大動作が始まる前にラッチしておく。（以下の説明
では拡大係数を２とする）２人力検出回路１１０におい
てＭＰＵ１００が設定したアドレス入力と拡大水平位置
アドレスタイミング回路２０と拡大垂直位置アドレスタ
イミング回路２１とからのアドレス入力が一致する時を
第４図の２０７（７０〜１１間）とする。アドレスが一
致している２０７中のＳＯパルスの立上ＩｒＯ２時）で
論理回路１４６の出力がＨ”となる。論理回路１４６の
出力がＬ”である間はＤ−ＦＦ１１４はクリアされＤ−
ＦＦ１１４の出力Ｑｏ−Ｑ３は′Ｈ”であシ、拡大カウ
ンタ１１６の４人力は全てＨ”となり、拡大カウンタ１
１６のキャリイは”Ｈ”一定で、そのキャリイとドツト
クロック１１のＡＮＤ１４４出力であるシステムクロッ
ク２５はドツトクロック１１と同一となる。そこで、論
理回路１４６の出力が”Ｈ”となりＤ−ＦＦ１１４がク
リヤオフになるとデータラッチ１０５のデータ（Ｑｏ＝
Ｌ　、　ｑ、−３−ａ）は第４図のＴ１時にＤ−ＦＦ１
１４にロードされる。すなわちＤ−ＦＦ１１４の出力は
Ｑ。＝ＬｓＱ１〜．−Ｈとなる。次のドットクロツクの
立上シ（第４図の１２時）において拡大カウンタ１１６
にロードされ拡大カウンタ１１６はカウント１５からカ
ウント１４の状態となり、キャリー出力はＬ”となる。

よって１２時にはＡＮＤ１４４出力のシステムクロック
２５はなく、次の１３時のドツトクロック１１にょシ拡
大カウンタは再びカウント１５となシキャリー出カがＨ
”となってシステムクロック２５が現れる。このように
してシステムクロック２５の周期はドツトクロック１１
の周期の２倍となる。以下水平波大巾を設定するＤ−Ｆ
Ｆ１２０とカウンタ１２１のキャリイ出力中のＴ、、１
０で立上るパルスに到る迄（すなわち拡大区間）システ
ムクロック２５はドツトクロック１１０２倍周期となる
。カウンタ１２１のキャリイまでの拡大アドレス数をカ
ウンタの初期値に換算してその初期値データをＭＰＵ１
００によってデータとしてＤ−ＦＦ１２０１Ｃ拡大表示
前にロードして水平波大巾を設定する。ロードパルス２
１３はアドレス−Ｔ２０７パルスを１システムクロツク
遅延させてつくる。カウンタ１２１へはロードパルス２
１３中のＴ１でロードし、以後カウンタ１２１は拡大ロ
ードパルス２６の”Ｈ″レベル間あるシステムクロック
２５の立下りでインクリメントする。そしてカウンタ１
２１のキャリイ出力中のＴ１０時に水平拡大区間を完了
する。水平同期信号１３、水平ブランク信号１４は一定
周期のロードパルス１２でクロックされる水平位置アド
レスタイミング回路６から複合ビデオ信号生成回路９に
供給される。

次に垂直方向の拡大動作を第５図を参照して説明する。

拡大動作に入るには事前ＫＭＰＵ１００によって垂直方
向の拡大係数をデータラッチ１０６ヘロードし、更に垂
直方向拡大区間終了の次の水平ライン上のアドレスをア
ドレスラッチ１０３−＼ロードする。

第５図の５０１は第４図の１０時から開く論理回路１４
７の垂直方向拡大を示すゲート、５０２は第４図の水平
拡大区間を示す論理回路１４６の出力２０２のインバー
タ出力、１４は水平ブランク信号、５０６はＤ−ＦＦ１
１５の出力、５０８は拡大カウンタ１１７のキャリイ出
力、５０９はＪＫ−ＦＦ１１９のＱ１２８はＡＮＤ１４
５の出力である拡大水平ブランク、１５１はＭ　Ｐ　Ｕ
　１００への割込みパルスである。ゲート５０１はＤ−
ＦＦ１１５のクリヤに接続され、ゲート５０１がＬＯＷ
の間Ｄ−ＦＦ１１．５はクリア状態であシ、Ｑｏ〜、は
０Ｈ″となり、拡大カウンタ１１７は常にキャリー出力
状態である。よってこの場合キャリー出力と水平ブラン
ク信号１４のＡＮＤ１４５出力は通常の水平ブランク信
号１４そのものである。拡大区間のスタートアドレスの
一致においてゲート５０１が”Ｈ”となりＤ−、ＦＦ１
１５はクリヤオフとなりＤ−ＦＦ１１５へのクロック５
０２のＴ１０時にラッチ１０６の出力がロードされＤ−
ＦＦ１１５はＱ。−Ｌ　Ｑ１〜．＝Ｈとなる。Ｄ　−Ｆ
　Ｆ’１１５の出力は拡大カウンタ１１７（水平ブラン
ク信号１４をクロック入力としている）においてＴ１５
時にロードされ拡大カウンタ１１７はカウント１５から
カウント１４の状態となりキャリー出力５０８は”１”
となる・次０水平７″２″信号１４のＴ２５時に拡大カ
ウンタ１１７は再びカウント１５となりキャリイ出力が
”Ｈ”となって拡大水平ブランク信号２８が生成される
。このよ５１ＣＩ−て拡大水平ブランク信号２８の周期
は水平ブランク信号１４０周期の２倍となる。垂直方向
拡大区間終了の次の水平ライン上の設定アドレスがラン
チ１０３されているが、２人力検出回路１１２において
、その設定アドレス入力と、拡大水平位置アドレスタイ
ミング回路２０と拡大垂直位置アドレスタイミング回路
２１からのアドレス入力が一致すると、（第５図のＴ５
５時）、論理回路１４７のゲート５０１は°゛ＬＬパり
、Ｄ−ＦＦ１１５はクリアされて、拡大水平ブランク信
号２８は通常の水平ブランク信号１４周期に戻る。

第６図は拡大水平位置アドレスタイミング回路２０の一
実施例である。第６図のカウンタを７４９３とするクロ
ック入力を拡大ロードパルス２６とし、リセット信号を
水平ブランク信号１４とすると、拡大ロードパルス２６
がドツトクロック１１と同一の時はカウンタ出力の水平
アドレスＨ１〜Ｈ５は水平方向に等間隔な３２アドレス
を与え、水平位置アドレスタイミング回路６の３２アト
レースと同一となる。そして、拡大ロードパルス２６が
第４図に示すように拡大周期に変化すると水平アドレス
Ｈ１〜Ｈ５も同様に拡大されて、Ｈ１〜Ｈ５を含むアド
レス信号によるＲＡＭ４のリードデータが、同じ拡大周
期で遅れ、そのリードデータをビデオ信号に変換するシ
フトレジスタ８へのシステムロック２５拡犬ロードパル
ス２６４第４図に示すように拡大周期に入シ、ＣＲＴＩ
０上には拡大区間２０２内のアドレス内容が、拡大係数
２倍で拡大される。リセットを水平ブランク信号１４で
行なうため、水平位置のスタートはＯアドレスから始ま
る。

第７図は拡大垂直位置アドレスタイミング回路２１の一
実施例である。第７図のカウンタな７４９３とする。ク
ロック入力を拡大水平ブランク信号２８とし、リセット
信号を垂直ブランク信号１６とすると、拡大水平ブラン
ク信号２８が水平ブランク信号１４と同一の時はカウン
タ出力の垂直アドレスＶｌ−Ｖ８は垂直方向に等間隔な
２４０アドレスを与え、垂直位置アドレスタイミング回
路７の２４０アドレスと同一となる、そして拡大水平ブ
ランク信号２８が第５図に示すように拡大周期に変化す
ると、垂直アドレスｖ１〜ｖ８も同様に拡大されてｖ１
〜ｖ８を含むアドレス信号によるＲＡＭ４のリードデー
タが、同じ拡大周期で遅れ、ＣＲＴＩ０上には２行づつ
の水平ラインが同表示内容となる。なおＣ’ＲＴ１０表
示をインターレースで行なう場合のフィールド選択のア
ドレス信号は垂直位置アドレスタイミング回路７から供
給を受ければよい。

次にタイミングコントロール回路２２内のＭＰＵ１００
のプログラムについて説明する。垂直ブランク区間がＭ
ＰＵ１００の１つの割込み（第３図の１５０）となシ、
この割込みプログラムにおいて水平拡大表示のスタート
アドレス（第４図の２０７）、垂直方向拡大区間終了の
次の水平ライン上のアドレス、水平方向拡大係数（第３
図のデータラッチ１０５）、垂直方向拡大係数（第３図
のデータラッチ１０６）と拡大水平アドレス数（第３図
のＤ−ＦＦ１２０）をポートフラグを分けてロードする
。この垂直ブランク割込みプログラムが動作して始めて
第４図の１０時にアドレスが一致しゲート２０２がＴＯ
１時にＨとなシ水平拡大区間が始まる。そしてゲート２
０２中の拡大ロードパルスで立上る（第３図のＴ８）、
垂直ブランクとは別の割込（第５図の５３０）が論理回
路（第３図の１４８）から出力される。この割込みは次
の水平ブランク信号１４中の水平位置アドレスタイミン
グ回路６からの１６カウントアドレスで終る（第５図の
５３０のＨ区間）、本発明を×２の拡大動作例としてい
る故この割込み（５３０のａ）プログラムにおいて水平
拡大表示のスタートアドレス（アドレスラッチ１０１）
を変えずに、第５図のＴ２０〜Ｔ２′５区間に入る、拡
大水平位置アドレスタイミング回路２０、拡大垂直位置
アドレスタイミング回路２１からのＨ１〜Ｈ５信号、Ｖ
ｌ〜ｖ８信号はＴ００〜Ｔ１５区間と、Ｔ２０〜Ｔ２５
区間は全く同じであるから、全く同じ水平区間表示とな
り垂直方向へ×２倍されたことＫなる。

次の割込み（５３０のｂ）では水平拡大衣□示のスター
トアドレスに定数Ｃを加えたアドレスを送出し、アドレ
スラッチ１０１の内容を更新する。

そして第５図のＴ３０〜Ｔ３５区間に入る、拡大水平位
置アドレスタイミング回路２０からのＨ１〜Ｈ５信号は
Ｔ２０〜Ｔ２５区間と同じ（０アドレスからスタートす
る。一方拡大垂直位置アドレスタイミング回路２１から
のｖ１〜ｖ８信号はＴ２５〜Ｔ３０間の拡大水平ブラン
ク信号２８の１クロック分増加し、■１〜Ｖ８　、Ｈ１
〜Ｈ５で構成されるアドレスが定数Ｃだげ増加する。Ｃ
ＲＴ１０画面上で一行下の水平アドレス（・で相当する
ＲＡＭ４内容をリードすることを意味する。故に１行下
のアドレス内容がＣＲＴＩ　ＵＫ表示され始め、そして
スタートアドレスの一行直下の（スタートアドレス十〇
）アドレスでアドレスが一致し、拡大表示区間が始まる
。

以下このように割込みプログラムを進ませて、垂直方向
拡大表示を行なう。第５図のＴ５０時以降でＶ方向の拡
大表示を終了する場合には、割込み（１５１の２）にお
いて−回前の割込プログラム結果のアドレスに定数Ｃを
加算するのを止めることである。

以下垂直ブランク信号に到る迄、従来の×１倍のＲＡＭ
４アドレス内容が続く。そしてＶブランクで再び割込み
（１５０）に入る。以下同様の動作を繰シ返えす。

なお、上記実施例では表示装置をＣＲＴとしたが、他の
ラスクスキャン方式の表示装置でもよい。

また上記実施例では拡大係数を２として説明したが、拡
大カウンタの入力データを変更し、拡大カウンタを多段
にすることによシ任意の整数倍に設定することができる
。また、上記実施例では、第６図、第７図のカウンタを
７４９３としたが、７４１６１に置き換えてもよい。

〔発明の効果〕

以上説明したように、この発明によればタイミングコン
トロール回路によって、メモリをリードするアドレス信
号、水平ブランク信号、メモリからの並列出力データを
直列忙変換するカウンタ回路へのクロック、及びロード
パルスをコントロールすることによって表示画面内の任
意範囲を、水平方向又は垂直方向に拡大表示することか
できる効果がある。

【図面の簡単な説明】

第１図は従来の画像表示装置の回路構成図、第２図は本
発明による画像表示装置の回路構成図、第３図は本発明
のタイミングコントロール回路の回路系統図、第４図は
第３図の水平方向拡大を説明するタイムチャート図、第
５図は第３図の垂直方向拡大を説明するタイムチャート
図、第６図は拡大水平位置アドレスタイミング回路図、
第７図は拡大垂直位置アドレスタイミング回路図である
。 １°°°マイクロプロセツサユニツト、２・・・トラン
シーバ、３・・・バッファー、４・・・メモリ（ＲＡＭ
’）、５・・・テコーダ、６・・・水平位置アドレスタ
イミング回路、７・・・垂直位置アドレスタイミング回
路、８・・・シフトレジスタ、９・・・複合ビデオ信号
生成回路、１０・・・ＣＲＴ、２０・・・拡大水平位置
アドレスタイミンク回路、２１・・・拡大垂直位置アド
レスタイミング回路、２２・・・タイミングコントロー
ル回路、１００・・・ＭＰＵ、　１０１　、１０３・・
・アドレスラッチ、１０５　、１０６・・・データラッ
チ、１１０　、１１２・・・２人カ一致検出回路、１１
４　、１１５・・・Ｄ−ＦＦ、１１６．１１７・・・拡
大カウンタ、１１８　、１１９・・・ＪＫ−ＦＦ、１２
０・・・Ｄ−ＦＦ、１２１・・・カウンタ、１２２・・
・拡大ロードパルス回路、１４２　、１４３・・・イン
バータ、１４４．１４５・・・ＡＮＤ、１４６　、１４
７　、１４８・・・論理回路特許出願人　三菱電機株式
会社 第１図 第２図 第３図 第６図 第７図 手続補正書（自発） 昭和　呼１１．．ｉ６　日 特許庁長官殿 １゜事件の表示　特願昭５９−１０８４８２号２、発明
の名称 画像表示装置 ３、補正をする者 代表者片山仁へ部 ４、代　理　人　郵便番号　１０５ 住　所　東京都港区西新橋１丁目４番１０号５、補正の
対象 （１）明細書全文 （２）　図　面 ６６　補正の内容 （１）別紙の通り明細書全文を補正する。 （２）別紙の通り第３図を補正する。 （３）別紙の通り第４図を補正する。 ７、添付書類の目録 （１）　補正後の明細書全文を記載した書面　１通（２
）　補正後の第３図を記載した書面　１通（３）　補正
後の第４図を記載した書面　１適切　細　書 １、発明の名称 画像表示装置 ２、特許請求の範囲 メモリ内容を該メモリアドレス対応で一定周期ごとに画
像表示するＣＲＴと、前記メモリのアドレスタイミング
を変える拡大水平位置アドレスタイミング回路と、拡大
垂直位置アドレスタイミング回路、及びタイミングコン
トロール回路とを設け、前記タイミングコントロール回
路はＣＲＴ上に設定された画像拡大周期区間のスタート
アドレスを設定検出する回路、前記メモリのデータを直
列の時系列信号に変換するドツトクロックを拡大周期の
システムクロックに変換する回路、水平方向の拡大中を
設定する回路、及び垂直方向の拡大区間の最終アドレス
を設定し検出する回路、水平ブランク検器を拡大周期に
変換する拡大水平ブランク信号発生回路、前記のシステ
ムクロックの８周期毎にロードパルスを発生する拡大ロ
ードパルス発生回路、及び垂直ブランクによる割込み回
路、更に１水平区間毎の割込み発生回路から成り前記拡
大水平ブランク信号発生回路においては水平ブランク信
号をクロックとし、また、拡大水平位置アドレスタイミ
ング回路は前記拡大ロードパルス＠生回路からの拡大ロ
ードパルスをクロックとして水平ブランク信号をリセッ
トとするカウンタ回路を構成し、前記拡大垂直位置アド
レスタイミング回路は前記拡大水平ブランク信号発生回
路からの拡大水平ブランク信号をクロックとして垂直ブ
ランク信号をリセットとするカウンタ回路を構成し、前
記ＣＲＴ上の表示画面の任意範囲を水平及び垂直方向に
拡大し画像表示することを特徴とする画像表示装置。 ３、発明の詳細な説明 〔発明の技術分野〕 この発明は画像表示装置に関するものである。 〔従来技術〕 従来のこの種装置として第１図に示すものがあった。図
において、１はマイクロプロセッサ（以下、ＭＰＵと略
称する）、２はトランシーバ、３はバッファ、４はラン
ダムアクセスメモリ（以下ＲＡＭと略称する）、５はデ
コーダ、６をま水平位置アドレスタイミング回路、７を
ま垂直位置アドレスタイミング回路、８はシフトレジス
タ、９しま複合ビデオ信号生成回路、１０はＣＲＴであ
る。また１１はドツトクロック、１２は前記シフトレジ
スタ８へのロードパルス、１３は水平同期信号、１４は
水平ブランク信号、１５は垂直同期信号、１６は垂直ブ
ランク信号である。 次に第１図の動作について説明する。まずＭＰＵ１から
アドレス信号を送出しノ（ツファ−３、デコーダ５を経
由してＲＡＭ４をアクセスする。一方データをトランシ
ーツ（２を経由してＲ，ＡＭ　４にライトする。１１ｐ
ＡＭ　４のアドレス数はＣＲ’Ｉ’ｌＯの画面に割当ら
れた水平アドレス数×垂直アドレス数に等しい、ＲＡＭ
４の内容を水平アドレス位置を決める水平位置アドレス
タイミング回路６と垂直アドレス位置を決める垂直位置
アドレスタイミング回路７によってリードし、ＲＡＭ４
出力のデータはバッファー３．を経由口シフトレジスタ
８に到り、水平位置アドレスタイミング回路６から送出
されるドツトクロック１１とロートノくルス１２によっ
てデータ信号はビデオ信号に変換され、さらに水平同期
信号、水平ブランク信号１４、垂直同期信号１５、垂直
ブランク信号１６が加えられ複合ビデオ信号が複合ビデ
オ信号生成回路９において生成され、ＣＲＴＩＯにＲ，
ＡＭ　４の内容がアドレス対応の１対１表示で映出され
ろ。水平位置アドレスタイミング回路６はシフトレジス
タ８へ＋７）０−ドパルス１２をクロックとした３２進
数カウンタにより水平方向を３２アドレスの表示区間と
１６アドレスのブランク区間として構成する、他に水平
同期信号１３と水平ブランク信号１４を発生する。垂直
位置アドレスタイミング回路７は水平ブランク信号１４
をクロックとした１６進数カウンタと１５進数カウンタ
の縦続によりＣＲＴｌｏのフィールド当り垂直方向を２
４０のアドレスの表示区間と垂直ブランク区間として構
成する。 他に垂直同期信号１５、垂直ブランク信°号１６とフィ
ールド区分アドレス信号とを発生する。 従来の画像表示装置は、以上のように構成されているの
で、ＲＡＭ４の内容とＣＲＴＩＯに映出された画像とは
１対１の対応関係にあり、すなわちＣＲＴＩＯの画面上
のアドレスは水平方向、垂直方向共に等間隔で設定され
ているのでｌ（ＡＭ４の内容の一部だけを拡大して表示
するということはできないという欠点があった。 〔発明の概要〕 この発明は上記のような従来のものの欠点を除去するた
めになされたもので、水平位置アドレスタイミング回路
６、垂直位置アドレスタイミング回路７に拡大表示のタ
イミング回路と拡大表示のコントロール回路を付加する
ことにより希望する部分の画像を任意に拡大表示できる
画像表示装置を提供することを目的としている。 〔発明の実施例〕 以下この発明の一実施例を図について説明する。 図中第１図と同一の部分は同一の符号をもって図示した
。第２図において、２０は拡大水平位置アドレスタイミ
ング回路、２１は拡大垂直位置アドレスタイミング回路
、２２はタイミングコントロール回゛路でシステムクロ
ック２５及び拡大ロードパルス２６をシフトレジスタ８
に与えるようにしている。特に本発明では拡大区間にお
いてＲＡＭ４のリードを拡大周期にすること、及びＲＡ
　Ｍ　４の出力データをシフトレジスタ８にて直列デー
タ（ビデオ信号となる）にするための従来装置における
ドツトクロック１１及びロードパルス１２とを同じ倍数
の拡大周期にするために拡大水平位置アドレスタイミン
グ回路２０、拡大垂直位置アドレスタイミング回路２１
、タイミングコントロール回路２２とを付加している。 従って、拡大区間外では前記のドツトクロックＩＪとシ
ステムクロック２５は同−左なり拡大区間内ではドツト
クロック１１０周期の×１〜×１６内の任意設定倍数に
拡大された周期のシステムクロック２５と、同様に前記
従来のロードパルス１２は拡大ロードパルス２６、水平
ブランク信号１４は拡大水平ブランク信号２８となる。 しかし、複合ビデオ信゛号生成回路へは従来構成と同じ
く、水平同期信号１３、水平ブランク信号１４、垂直同
期信号１５、垂直ブランク信号１６が供給される。なお
動作については、第３図以下で詳細に説明する。 第３図において、ＭＰＵ１００、アドレスラッチ１０１
と２人カ一致検出回路１１０（例えば１８１ＡＬＵ　Ｉ
Ｃを用いる。）Ｋより拡大周期区間のスタートアドレス
を設定検出するための回路を構成する。 ＭＰＵ１００、データラッチ１０５、Ｄ−ＦＦ１１４、
拡大カウンタ１１６、ＪＫ−ＦＦ１１８、インバータ１
４２、ＡＮＤ　１４４及び論理回路１４６とによりドツ
トクロック１１を拡大周期のシステムクロックにするた
めのシステムクロック発生回路を構成する。 ＭＰＵ１００、Ｉ）　−、Ｆ’、Ｆ　１２０、カウンタ
１２１と論理回路１４６とにより水平方向の拡大中を設
定するための回路を構成する。 また、ＭＰＵ１００、アドレスラッチ１０３と２人力゛
一致検出回路１１２とによ′す、垂直方向の拡大区間の
最終アドレスを設定検出する回路を構成する。 ＭＰＵ　１００、データラッチ１０６、Ｄ−ＦＦ１１５
、拡大カウン′り１１７．　Ｊ、に−ＦＦ　１１９、イ
ンバータ１４３、ＡＮＤ　１４５と論理回路１４７とに
より水平ブランク信号を拡大周期に変える拡大水平ブラ
ンク信号発生回路を構成する。 拡大ロードパルス回路１２２は８進カウンタとＡＮＤ／
’ＯＲから構成され、８システムクロツク毎に拡大ロー
ドパルスを発生する。ライン１５０は垂直ブランクによ
る割込みである。 論理回路１４８はセットリセットＦＦとＮＡＮＤから構
成され、拡大水平区間のスタートアドレスの次のアドレ
ス中の拡大ロードパルスでセット、水平ブランク信号中
白の最終カウントアドレスでリセットされる割込み発生
回路であり、１５１はその出力である。 引続いて第４図のタイムチャートにより動作を説明する
。１１，１２は水晶原振とカウンタから作られるタイミ
ング回路の基本となるドツトクロックとそのドツトクロ
ックの８ビツト毎のノくルスであるロードパルスである
。２０２は論理回路１４６の出力、２０３はＤ−ＦＦ１
１４のＱ、出力、２５は拡大カウンタ１１６のキャリイ
出力とドツトクロック１１のＡＮＤ１４４出力であるシ
ステムクロック、２６はシフトレジスタ８への拡大ロー
ドパルス、２０７はアドレス一致となる区間、２０８は
カウンタ１１６のキャリイ、２１０はＪＫ−ＦＦ１１８
のＱ、　ＪＫ−ＦＦ　１１８のＱは拡大カウンタ１１６
のロード端子へ接続する。 ２１２はカウンタ１２１のＱ出力、２１３はアドレス一
致区間２０７が１システムクロツク遅延したカウンタ１
２１へのロードパルス、２１４はカウンタ１２１のキャ
リイである。次に第３図の動作を第４図のタイムチャー
トにより説明する。まず、ＭＰＵ１０’Ｏによって拡大
区間スタートのアドレスをアドレスラッチ１０１にまた
、拡大係数をデータラッチ１０５に゛拡大動作が始まる
前にラッチしておく。（以下の説明では拡大係数を２と
する）２人力検出回路１１０においてＭＰＵ１００が設
定したアドレス入力と拡大水平位置アドレスタイミング
回路２０と拡大垂直位置アドレスタイミング回路２１と
からのアドレス入力が一致する時を第４図の２０７″（
ＴＱ〜Ｔ１間）とする。アドレスが一致している２０７
中のＳＯパルスの立上り（Ｔ０１時）で論理回路１４６
の出力がＨ”。 どなる。論理回路１４６の出力が”Ｌ”である間はＤ−
ＦＦ１１４はクリアされＤ−ＦＦ１’１４の出力Ｑｏ＝
Ｑ３は”Ｈ”であり、拡大カウンタ１１６の４人力は全
てＨ”となり、拡大カウンタ１１６のキャリイ１ま”Ｈ
”一定で、そのキャリイとドツトクロック１１のＡＮＤ
１４４出力であるシステムクロック２５はドツトクロッ
ク１１と同一となる。そこで、論理回路１４６の出力が
Ｈ”となりＤ−ＦＦ１’４がクリヤオフになるとデータ
ラッチ１０５のデータ（Ｑ　ｏ　＝Ｈ、Ｑ、−３＝Ｌ）
は第４図のＴ１時にＤ−ＦＦ１１．４にロードされる。 すなわちＤ−ＦＦ１１４の出力はＱ。 ＝Ｌ、Ｑｔ〜３二Ｈとなる。次のドツトクロックの立上
り（第４図の１２時）において拡大カウンタ１１６にロ
ードされ拡大カウンタ１１６はカウント１５からカウン
ト１４の状態となり、キャリー出力２０８は”Ｌ″とな
る。よって１２時にはＡＮＤ１４４出力のシステムクロ
ック２５はなく、次の１３時のドツトクロック１１によ
り拡大カウンタ１１６は再びカウント１５となりキャリ
ー出力２０８が”Ｈ″となってシステムクロック２５が
現れる。このようにしてシステムクロック２５０周期は
ドツトクロック１１の周期の２倍となる。 以下水平波大巾を設定するＤ−ＦＦ１２０とカウンタ１
２１のキャリイ出力２１４中のＴＩＯで立上るパルスに
到る迄（すなわち拡大区間）システムクロック２５はド
ツトクロック１１０２倍周期となる。カウンタ１２１の
キャリイ２１４までの拡大アドレス数をカウンタの初期
値に換算してその初期値データをＭＰＵ１００によって
データとしてＤ−ＦＦ１２０に拡大表示前にロードして
水平波大巾を設定する。ロードパルス２１３はアドレス
一致２０７パルスを１システムクロツク遅延させてつく
る。カウンタ１２１へはロートノくシス２１３中のＴ１
でロードし、以後カウンタ１２１は拡大ロードパルス２
６のＨ”レベル間にあるシステムクロック２５の立下り
でインクリメントする。そしてカウンタ″１２１のキャ
リイ出力２１４中のＴ１０時に水平拡大区間を完了する
。水平同期信号１３、水平ブランク信号１４は一定周期
のロードパルス１２でクロックされる水平位置アドレス
タイミング回路６から複合ビデオ信号生成回路９に供給
される。 次に垂直方向の拡大動作を第５図を参照して説明する。 拡大動作に入るには事前にＭＰＵ１００によって垂直方
向の拡大係数をデータラッチ１０６ヘロードし、更に垂
直方向拡大区間終了の次の水平ライン上のアドレスをア
ドレスラッチ１０３ヘロードする。 第５図の５０１は第４図の７０時から開く論理回路１４
７の垂直方向拡大を示すゲート、５０２は第４図の水平
拡大区間を示す論理回路１４６の出力２０２のインバー
タ出力、１４は水平ブランク信号、５０６はＤ−ＦＦ１
１５の出力、５０８は拡大カウンタ１１７のキャリイ出
力、５０９はＪＫ−ＦＦ１１９のＱ、２８はＡＮＤ１４
５の出力である拡大水平ブランク、１５１はＭＰＵ１０
０への割込みパルスである。ゲート５０１はＤ　−ＦＦ
１１５のクリヤに接続され、ゲート５０１がＬＯＷの間
Ｄ−ＦＦ１１５はクリア状態であり、Ｑｏ〜３は“Ｈ″
となり、拡大カウンタ１１７は常にキャリー出力状態で
ある。よってこの場合キャリー出力と水平ブランク信号
１４のＡＮＤ１４５出力は通常の水平ブランク信号１４
そのものである。拡大区間のスタートアドレスの一致に
おいてゲート５０１がＨ”となりＤ−ＦＦ１１５はクリ
ヤオフとなりＤ−ＦＦ１１５へのクロツク５０２０Ｔ１
０時にランチ１０６の出力がロードされＤ−ＦＦ１１５
はＱ　ｏ　＝　Ｌ　Ｑｓ　−ｓ　＝　Ｈとなる。Ｄ−Ｆ
Ｆ’１１５の出力は拡大カウンタ１１７（水平ブランク
信号１４をクロック入力としている）においてＴ１５時
にロードされ拡大カウンタ１１７はカウント１５かもカ
ウント１４の状態となりキャリイ出力５０８はＬ”とな
る。次の水平ブランク信号１４のＴ２５時に拡大カウン
タ１１７は再びカウント１５となりキャリイ出力がＨ′
となって拡大水平ブランク信号２８が生成される。この
ようにして拡大水平ブランク信号２８の周期は水平ブラ
ンク信号１４０周期の２倍となる。垂直方向拡大区間終
了の次の水平ライン上の設定アドレスがラッチ１０３さ
れているが、２人力検出回路１１２において、その設定
アドレス入力と、拡大水平位置アドレスタイミング回路
２０と拡大垂直位置アドレスタイミング回路２１からの
アドレス入力が一致すると、（第５図のＴ５５時）、論
理回路１４７のゲート５０１はＬ”となり、Ｄ−ＦＦ１
１．５はクリアされて、拡大水平ブランク信号２８は通
常の水平ブランク信号１４周期に戻る。 第６図は拡大水平位置アドレスタイミング回路２０の一
実施例である。第６図のカウンタな７４９３とする。ク
ロック入力を拡大ロードパルス２６とし、リセット信号
を水平ブランク信号１４トスると、拡大ロードパルス２
６がロードパルス１２と同一の時はカウンタ出力の水平
アドレスＨ１〜Ｈ５は水平方向に等間隔な３２アドレス
を与え、水平位置アドレスタイミング回路６の３２アド
レスと同一となる。そして、拡大ロードパルス２６が第
４図に示すように拡大周期に変化すると水平アドレスＨ
１〜Ｈ５も同様に拡大されて、Ｈ１〜Ｈ５を含むアドレ
ス信号によるＲＡＭ４のリードデータが、同じ拡大周期
で遅れ、そのリードデータをビデオ信号に変換するシフ
トレジスタ８へのシステムクロック２５、拡大ロードパ
ルス２６も第４図に示すように拡大周期に入り、ＣＲＴ
　１．０上には拡大区間２０２内のアドレス内容が、拡
大係数２倍で拡大される。リセットを水平ブランク信号
１４で行なうため、水平位置のスタートはＯアドレスか
ら始まる。 第７図は拡大垂直位置アドレスタイミング回路２Ｊの一
実施例である。第７図のカウンタを７４９３とする。ク
ロック入力を拡大水平ブランク信号２８とし、リセット
信号を垂直ブランク信号１６とすると、拡大水平ブラン
ク信号２８が水平ブランク信号１４と同一の時はカウン
タ出力の垂直アドレスＶ１〜■８は垂直方向に等間隔な
２４０アドレスを与え、垂直位置アドレスタイミング回
路７の２４０アドレスと同一となる。そして拡大水平ブ
ランク信号２８が第５図に示すように拡大周期に変化す
ると、垂直アドレス■１〜■８も同様に拡大されて■１
〜■８を含むアドレス信号によるＲＡＭ４のリードデー
タが、同じ拡大周期で遅れ、ＣＦＬＴｌｏ上には２行づ
つの水平ラインが同表示内容となる。なおＣＲＴＩＯ表
示をインターレースで行なう場合のフィールド選択のア
ドレス信号は垂直位置アドレスタイミング回路７から供
給を受ければよい。 次にタイミングコントロール回路２２内のＭＰＵ１００
のプログラムについて説明する。垂直ブランク区間がＭ
ＰＵ１００の１つの割込み（第３図の１５０）となり、
この割込みプログラムにおいて水平拡大表示のスタート
アドレス（第４図の２０７）、垂直方向拡大区間終了の
次の水平ライン上のアドレス、水平方向拡大係数（第３
図のデータラッチ１０５）、垂直方向拡大係数（第３図
のデータラッチ１０６）と拡大水平アドレス数（第３図
のＤ−ＦＦ１２０）をポートフラグを分けてロードする
。この垂直ブランク割込みプログラムが動作して始めて
第４図のＴＯ時にアドレスが一致しゲート２０２がＴＯ
１時にＨとなり水平拡大区間が始まる。そしてゲート２
０２中の拡大ロードパルス２６で立上る（第４図のＴ８
）、垂直ブランクとは別の割込（第５図の１５１）が論
理回路（第３図の１４８）から出力される。この割込み
は次の水平ブランク信号１４中の水平位置アドレスタイ
ミング回路６からの最終カウントアドレスで終る（第５
図の１５１のＨ”区間）、本発明を×２の拡大動作例と
している故この割込み（１５１のａ）プログラムにおい
て水平拡大表示のスタートアドレス（アドレスラッチ１
０１）を変えずに、第５図のＴ２０〜Ｔ２５区間に入る
、拡大水平位置アドレスタイミング回路２０、拡大垂直
位置アドレスタイミング回路２１からのＨ１〜Ｈ５信号
、■１〜Ｖ８信号はＴｏｏ〜Ｔ１５区間と、Ｔ２０〜Ｔ
２５区間は全く同じであるから、全く同じ水平区間表示
となり垂直方向へ×２倍されたことになる。 次の割込み（１５１のｂ）では水平拡大表示のスタート
アドレスに定数Ｃを加えたアドレスを送出し、アドレス
ランチ１０１の内容を更新する。 そして第５図のＴ３０〜Ｔ３５区間に入る、拡大水平位
置アドレスタイミング回路２０からのＨ１〜Ｈ５信号は
Ｔ２０〜Ｔ２５区間と同じく０アドレスからスタートす
る。一方拡大垂直位置アドレスタイミング回路２１から
のＶ１〜■８信号はＴ２５〜Ｔ３０間の拡大水平ブラン
ク信号２８の１クロック分増加し、■１〜Ｖ８．ｉ（’
１〜Ｈ５で構成されるアドレスが定数Ｃだけ増加する。 ＣＲＴ１０画面上で一行下の水平アドレスに相当するＲ
Ａ’Ｍ　４内容をリードすることを意味する。故に１行
下のアドレス内容がＣＲＴｌｏに表示され始め、そして
スタートアドレスの一行直下の（スタートアドレス＋Ｃ
）アドレスでアドレスが一致し、拡大表示区間が始まる
。 以下このように割込みプログラムを進ませて、垂直方向
拡大表示を行なう。第５図のＴ５０時以降で水平方向の
拡大表示を終了する場合には、割込み（１５１の２）に
おいて−回前の割込プログラム結果のスタートアドレス
に定数Ｃを加算するのを止めることである。 以下垂直ブランク信号に到る迄、従来の×１倍の几ＡＭ
４アドレス内容が続く。そして垂直ブランク区間で再び
割込み（１５０）に入る。以下同様の動作を繰り返えす
。 なお、上記実施例では表示装置をＣＲＴとしたが、他の
ラスクスキャン方式の表示装置でもよい。 また上記実施例では拡大係数を２として説明したが、拡
大カウンタの入力データを変更し、拡大カウンタを多段
にすることにより任意の整数倍に設定することができる
。また水平方向拡大係数と垂直方向拡大係数を別値にす
ることができる。また、上記実施例では、第６図、第７
図のカウンタを７４９３としたが、７４１６１に置き換
えてもよい。 〔発明の効果〕 以上説明したように、この発明によればタイミングコン
トロール回路忙よって、メモリをリードするアドレス信
号、水平ブランク信号、メモリからの並列出力データを
直列に変換する回路へのクロック、及びロードパルスを
コントロールすることによって表示画面内の任意範囲を
、水平方向又は垂直方向に任意倍数に拡大表示すること
ができる効果がある。 ４、図面の簡単な説明 第１図は従来の画像表示装置の回路構成図、第２図は本
発明による画像表示装置の回路構成図、第３図は本発明
のタイミングコントロール回路の回路系統図、第４図は
第３図の水平方向拡大を説明するタイムチャート図、第
５図は第３図の垂直方向拡大を説明するタイムチャート
図、第６図は拡大水平位置アドレスタイミング回路図、
第７図は拡大垂直位置アドレスタイミング回路図である
。 １・・・マイクロプロセッサユニット、２・・・トラン
シーバ、３・・・バッファー、４・・・メモｌｊ（ＲＡ
Ｍ）、５・・・デコーダ、６・・・水平位置アドレスタ
イミング回路、７・・・垂直位置アドレスタイミング回
路、８°゛°シフトレジスタ、９・・・複合ビデオ信号
生成回路、１０・・・ＣＲ，Ｔ、２０・・・拡大水平位
置アドレスタイミング回路、２１・・・拡大垂直位置ア
ドレスタイミング回路、２２・・・タイミングコントロ
ール回路、１００・・・ＭＰＵ’、１０１，１０３・・
・アドレスラッチ、１０５．　１０６・・・データラッ
チ、１１ｏ。 １１２・・・２人カ一致検出回路、１１４，１１５・・
・Ｄ−ＦＦ、１１６．　１１７・・・拡大カウンタ、１
１８．。 １１９・・・ＪＫ−Ｆｐ、１２０・・・Ｄ−ＦＦ、１２
１・・・カウンタ、１２２・・・拡大ロードパルス回路
、１４２．１４３・・・インバータ、１４４．　１４５
・・・ＡＮＤ、１４６，１４７，１４８川論理回路。 特許出願人　三菱電機株式会社 代理人　弁理士　１）澤　博　昭 （外２名） 第３図

Claims (1)

【特許請求の範囲】
1. メモリ内容を該メモリアドレス対応で一定周期ごとに画
   像表示するＣＲＴと、前記メモリのアドレスタイミング
   を変える拡大水平位置アドレスタイミング回路と、拡大
   垂直位置アドレスタイミング回路、及びタイミングコン
   トロール回路とを設げ、前記タイミングコントロール回
   路はＣＲＴ上忙設定された画像拡大周期区間のスタート
   アドレスを検出して前記メモリのデータを直列の時系列
   信号に変換しドツトクロックを拡大周期のシステムクロ
   ックとし、水平方向の拡大中を設定する拡大水平位置ア
   ドレスタイミング回路、及び垂直方向の拡大区間の最終
   アドレスを設定し検出する拡大垂直位置アドレスタイミ
   ング回路と、前記タイミングコントロール回路よ゛り拡
   大周期クロック信号を受けて水平ブランク信号を拡大周
   期に変換する拡大水平ブランク信号発生回路と、前記の
   システムクロック毎にロードパルスを発生する拡大ロー
   ドパルス発生回路、及び垂直ブランクによる割込み回路
   、更に、１水平区間毎の割込み発生回路から成シ前記拡
   大水平ブランク信号発生回路においては水平ブランク信
   号なりロックとし、また、拡大水平位置アドレスタイミ
   ング回路は前記拡大口二ド／＜　Ａ、　２発生回路から
   の拡大°−ドパ″７をクロックとして水平ブランク信号
   をリセットとするカウンタ回路を構成し、前記拡大垂直
   位置アドレスタイミング回路は前記拡大水平ブランク信
   号発生回路からの拡大水平ブランク信号をクロックとし
   て垂直プ２ンク信号をリセットとするカウンタ回路を構
   成し、前記ＣＲＴ上の表示画面の任意範囲を水平及び垂
   直方向に拡大し画像表示することを特徴とする画像表示
   装置