JPS60248082A - 映像信号受信の有無検出回路 - Google Patents

映像信号受信の有無検出回路

Info

Publication number
JPS60248082A
JPS60248082A JP10364984A JP10364984A JPS60248082A JP S60248082 A JPS60248082 A JP S60248082A JP 10364984 A JP10364984 A JP 10364984A JP 10364984 A JP10364984 A JP 10364984A JP S60248082 A JPS60248082 A JP S60248082A
Authority
JP
Japan
Prior art keywords
circuit
signal
output
absence
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10364984A
Other languages
English (en)
Inventor
Tsugio Itagaki
次雄 板垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10364984A priority Critical patent/JPS60248082A/ja
Publication of JPS60248082A publication Critical patent/JPS60248082A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、テレビジョン受信機において、諸般の事情か
ら必要になる映像信号受信の有無検出回路の関するもの
である。
電子チューナを用いたテレビジョン受信機では、受信可
能なチャネルのうち、実際に放送波の存在するチャネル
だけを選局し、放送波の存在しないチャネルは選局しな
いで飛び越すなどの操作を行なうため、信号受信の有無
を検出する回路が必要になる。
本発明は、このような事情で(そのほかにも色々とある
が)必要になる映像信号受信の有無検出回路の改良に関
するものである。
〔発明の背景〕
第1図はかかる映像信号受信の有無検出回路の従来例を
示す回路図である。同図において、1は映像信号から分
離された水平同期信号入力端子、2は水平偏向回路から
取り出された水平パルスの入力端子、3は論理積回路、
4,5および6はそれぞれ論理積回路3の出力を積分す
るための抵抗、ダイオードおよびコンデンサ、7は成る
スレッシュホールド・レベルをもち入力信号を2値化反
転して出力するインバータ回路、8は受信の有無検出信
号の出力端子である。
映像信号を受信している場合には、一般に水平同期信号
と水平パルスが同期して入力端子1,2に入力されるの
で、論理積回路3は論理積出力を発生する。この論理積
出力を、抵抗4、ダイオード5、コンデンサ6から成る
積分回路によって積分し、しかもその積分時定数を適尚
に選択することにより、積分結果として得られる積分出
力に水平走査周期成分が現われないよ5にして、積分出
力Eを得る。
映像信号を受信していない場合でも、入力端子1.2に
は信号とまぎられしいノイズが入力することがあるが、
両端子1,2に同期してノイズが入力する確率は低いの
で、水平同期信号と水平パルスの論理積出力によって映
像信号の受信の有無を検出する第1図の回路は有効なわ
けである。
さて第1図の回路における積分出力Eは、典型的には第
2図(a)〜(c)に示すような波形となる。
ここで(a)は無信号(つまり映像信号の受信なし)の
場合を示し、(b)は信号有の場合を示し、(c)はそ
の中間の場合を示している。
なお、第2図においてvthはインバータ6のスレッシ
ュホールド電圧を示し、1■は1垂直周期を示す。
第3図は、第1図におけるインバータ7からの反転出力
Eを示す波形図であるが、第3図(a)は第2図(a)
に対応しくつまり第2図(a)では積分出力Eがスレッ
シュホールド電圧vthより低レベルにあるので、その
2値化出力はロウLであるから、その反転出力Eはハイ
Hとなる)、第3図(b)は第2図(b)に対応し、同
じく第3図(c)は第2図(c)に対応している。
所で電界強度が弱く、弱い信号が受信されている場合に
は、入力端子1に入力される同期信号が不安定になり、
特に垂直同期信号部分が先に失なわれるため、第2図C
C,)に示すよ5に垂直同期信号部分がレベル的に一旦
下がるような変化を示してくる。
このように、同期信号がない期間と存在する期間が混存
するような場合、特に弱電界の弱い信号の場合のように
その期間が変動する場合力どは、第1図に示した検出回
路は、信号有と無を交互にくりかえして検出することに
なり、この信号有・無の検出結果で動作を行なうAFC
回路などもその動作の開始、停止を繰り返すことになり
不都合である。
これらの不都合を改善する方法として、抵抗4、ダイオ
ード5、コンデンサ6で構成される積分回路の時定数を
大きくして垂直走査周期成分が積分出力に現われないよ
5にすることによって不都合を軽減する方法もあるが、
この方法では検出に要する応答時間が長(なるなどの欠
点が生じる。
マタ二つのスレッシュホールド・レベルt−モチ、入力
信号レベルが増加傾向にある場合と減少傾向にある場合
とで、二つのスレッシュホールド・レベルを使いわけて
2値化の際にヒステリシス特性をもたせるよ5にしたイ
ンバータ7を、積分出力をシュミット回路を用いた波形
整形回路に通すなどの手段により実現して用いれば、第
4図に見られる如く、第3図(c)に示した如き、細か
いノイズSは取り除けるが、受信状態によって同期分離
出力に映像成分が洩れ込み、垂直周期性のノイズが出て
誤検出を招(恐れがあった。
以上述べたように、従来の映像信号受信の有無検出回路
は、受信4号の強度が充分強く実用的な範囲内にある場
合とか、或いは全く無信号の場合には、比較的安定に動
作するが、弱電界にあって受信4号レベルが低い場合に
は動作が不安定になるという欠点があった。
〔発明の目的〕
本発明は、上述の如き従来技術の欠点を除去するために
なされたものであり、従って本発明の目的は、弱電界に
あって受信4号レベルが低い場合でも、安定に動作する
ことのできる映像信号受信の有無検出回路を提供するこ
とにある。
〔発明の概要〕
本発明は、テレビジョン受信機における映像信号受信の
有無を検出する回路において、該映倫信号から分離され
た水平同期信号と前記受信機における水平偏向回路から
取り出された水平パルスとの論理積出力を発生する論理
積回路と、該論理積出力を積分した後、211[化して
垂直走査周期にほぼ等しい周期をもったオン・オフパル
スを出力する回路と、該オン・オフパルスを前記垂直走
査周期またはその整数倍に近い周期で各周期毎に所定回
数サンプリングする回路と、各周期毎における所定回数
のサンプリングの結果がハイレベルであるかロウレベル
であるかを検出してカウントする回路と、そのカラン)
It[から映像信号受信の有無を判定する判定基準値を
二つもち、峡カウント値の増減の向きに応じて二つの判
定基準値を使い分けることにより、判定に際してヒステ
リシス特性をもたせた受信の有無判定回路と、を備えた
ことを特徴としている。
〔発明の実施例〕
次に図を参照して本発明の詳細な説明する。
第5図は本発明の一実施例を示すブロック図である。同
図において、第1図におけるのと同じ要棄に紘同じ符号
を付しである。そのほか、14は、インバータ7の出力
を垂直走査周期またはその整数倍の周期で、各周期毎に
所定回数サンプリングを行なうためのサンプリング回路
、9はサンプリング回路出力がHレベルまたはLレベル
になったその回数をカウントする検出回数カウント回路
、10は、サンプリング回路14および検出回数カウン
ト回路9VI一対してその動作用タイミン・グパルスを
供給してやるタイミングパルス発生回路11は、タイミ
ングパルスの発生開始、停止を制御する制御入力端子、
12は、検出回数カウント回路9によるカウント数と成
る基準回数を比較し、HレベルまたはLレベルの検出回
数が該基準回数に達した時、論理積回路3の出力がHレ
ベルにあるかLレベルにあるかを判定して出力する判定
回路、13は信号判定出力端子である。
第6図は第5図における各部信号の波形図である。
第5図、第6図を参照して回路動作を説明する。
インバータフの出力が第6図(a)に示すような波形で
あるとすると、制御信号入力端子11に、第6図(b)
に示すようなほぼ垂直周期に等しいパルス幅をもったパ
ルスを制御信号として入力してやると、その期間第6図
(C)に示すようなタイミングパルスが所定個数サンプ
リング回路14および検出回数カウント回路9に入力さ
れる。
このタイミングパルスの周期でサンプリング回路14で
サンプリングが行なわれ、各サンプリング結果に対して
、何回HレベルまたはLレベルが検出されるかによって
インバータフの出力波形(a)のオン・オフ・デユーテ
ィ比がわかる。ここで、たとえば、サンプリング周期2
msで9回のサンプリングが行なわれ、そのうちでHレ
ベル検出回数が5回とした場合、デユーティ比ははr5
0%となるが、この50%の点を受信々号の有無を判定
する判定回路12における判定基準(スレッシュホール
ドレベル)とスル。
しかし、実際には、このデユーティ比50%の位置ヲソ
のままスレッシュホールドレベルに採用スると、検出回
数カウント回路9の出力が何らかの理由でその位置を僅
かに上下するだけで判定回路12は信号有、無の出力を
交互に無益に繰り返すことになり、判定出力が不安定に
なるため好ましくない。
そこでこのスレッシュホールドレベルt−,例えばデユ
ーティ比が20%の位置と80%の位置の二つとしくつ
まり、50%±30%として二つの位置を決定する)、
検出回数カウント回路9の出力が増加傾向にあって80
%の位置を越した場合には信号無として判定し、該出力
が減少傾向にある場合には、80%位置から低下しただ
けでは信号有とはせず、更に低下して20%位置以下に
低下したとぎ信号有と判定するようにする。また検出回
数カウント回路9の出力が増加傾向に転じた場合、20
%位置を越しただけでは信号無とは判定せず、80%位
置を越して始めて信号無と判定するようにする。
このようにして、検出回数カウント回路9の出力によっ
て信号の有無を判定する基準となるスレッシュホールド
レベルを二つ用意し、判定結果にヒステリシス特性をも
たせるようにすれば、上述のような判定出力の不安定化
を招くことはない。
以上を改めて図示したのが第7図である。
第7図において、横軸は検出回数カウント回路9の出力
をとり、縦軸は判定回路12による判定結果を示してい
る。
同図に見られるように、検出回数カウント回路9の出力
が増大してきてB点を越えたとき、判定回路12による
判定結果は信号熱から有に転じ、逆にカウント回路9の
出力が減少してきたときは、A点以下に低下しないと、
判定結果は有から無に転じず、カウント回路9の出力と
判定結果との間にはヒステリシス特性をもたされている
ことが理解されるであろう。
このようにすれば、AFC動作を行なっているとき信号
有から無に変化した時は、受信周波数を固定にし、信号
熱から有に変化した時にAFC動作を再び行なうような
回路方式をとるテレビジョン受信機でも、むやみに交互
にAFC動作の開始、停止をくりかえすことなく、信号
強度(検出回数カウント回路9の出力)が変化しfc場
合でも、それが一定幅以上変化した場合(第7図ではA
点とB点の差以上に変化した場合)のみ動作または停止
を行なうようにすることができる。
〔発明の効果〕
本発明によれば、テレビジョン受信機等において弱い信
号を受信した時など、信号検出出力が変動してパルス状
の波形になるような場合でも、またオン・オフデユーテ
ィ比がノイズによって変動する場合でも、最小限垂直走
査周期の一周期分の時間で信号の有無の判定が可能であ
り、信号有・無の出力が交互にくりかえして検出される
という不安定な動作は発生せず、常に安定した動作が得
られる。ま九、本発明で述べた回路は、マイクロコンピ
ュータを使用すれば容易に実現出来るため、安価に構成
できる。
【図面の簡単な説明】
第1図は映像信号受信の有無検出回路の従来例を示す回
路図、第2図(aL (b)j (C)はそれぞれ第1
図における積分出力Eの波形例を示す波形図、第3図(
a)、(b)、(C)はそれぞれ第1図におけるインバ
ータ出力Eの出力レベルを示す波形図、第4図は第3図
(c)の波形から一部のノイズを除去した波形を示す波
形図、第5図は本発明の一実施例を示すブロック図、第
6図は第5図における各部信号6波形図、第7図は検出
回数カウント回路の出力と判定回路による判定結果との
間にもたせるヒステリシス特性を示した特性図、である
。 符号説明 1・・・・・・水平同期信号入力端子、2・・・・・・
水平パルス入力端子、3・・・・・・論理積回路、4・
・・・・・抵抗、5・・・・・・ダイオード、6・・・
・・・コンデンサ、7・・・・・・インバータ回路、8
・・・・・・信号検出出力端子、9・・・・・・検出回
数カウント回路、10・・・・・・タイミングパルス発
生回路、11・・・・・・制御入力端子、12・・・・
・・判定回路、13・・・・・・信号判定出力端子、1
4・・・・・・サンプリング回路 代理人 弁理士 並 木 昭 夫 第1図 第2図 (b’) (Cン 第3図 m!4図 41引出ω歇〃り、ト回疼9の出カ

Claims (1)

    【特許請求の範囲】
  1. 1)テレビジョン受信機における映像信号受信の有無を
    検出する回路において、該映像信号から分離された水平
    同期信号と前記受信機における水平偏向回路から取り出
    された水平パルスとの論理積出力を発生する論理積回路
    と、該論理積出力を積分した後、2@化して垂直走査周
    期には父等しい周期をもったオン・オフパルスを出力す
    る回路と、該オン・オフパルスを前記垂直走査周期また
    紘その整数倍に近い周期で各周期毎に所定回数サンプリ
    ングする回路と、各周期毎における所定回数のサンプリ
    ングの結果がハイレベルであるか四つレベルであるかを
    検出してその数をカウントする回路と、そのカラン)f
    [から映像信号受信の有無を判定する判定基準値を二つ
    もち、該カウント値の増減の向きに応じて二つの判定基
    準値を使い分けることにより、判定に際してヒステリシ
    ス特性をもたせた受信の有無判定回路と、を備えたこと
    を特徴とする映像信号受信の有無検出回路。
JP10364984A 1984-05-24 1984-05-24 映像信号受信の有無検出回路 Pending JPS60248082A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10364984A JPS60248082A (ja) 1984-05-24 1984-05-24 映像信号受信の有無検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10364984A JPS60248082A (ja) 1984-05-24 1984-05-24 映像信号受信の有無検出回路

Publications (1)

Publication Number Publication Date
JPS60248082A true JPS60248082A (ja) 1985-12-07

Family

ID=14359621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10364984A Pending JPS60248082A (ja) 1984-05-24 1984-05-24 映像信号受信の有無検出回路

Country Status (1)

Country Link
JP (1) JPS60248082A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6430972U (ja) * 1987-08-20 1989-02-27
JPH0157866U (ja) * 1987-10-03 1989-04-11
JPH01200788A (ja) * 1988-02-04 1989-08-11 Nippon Hoso Kyokai <Nhk> テレビジョン受信機

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6430972U (ja) * 1987-08-20 1989-02-27
JPH0157866U (ja) * 1987-10-03 1989-04-11
JPH01200788A (ja) * 1988-02-04 1989-08-11 Nippon Hoso Kyokai <Nhk> テレビジョン受信機

Similar Documents

Publication Publication Date Title
EP0343538B1 (en) Diversity receiver
US4864642A (en) Space diversity receiving system
JPH03117995A (ja) 色信号輪郭補正装置
JPS60248082A (ja) 映像信号受信の有無検出回路
EP0135236B1 (en) Picture display device comprising a noise detector
JP2591574B2 (ja) 放送方式自動選択装置
US5003391A (en) Circuitry for processing a synchronizing signal
EP0185096A1 (en) Apparatus for controlling amplitude of vertically deflecting signals
US5400078A (en) Circuit for identifying television standards
US6259485B1 (en) Sync separating circuit
EP0245038A2 (en) Discriminating circuit for discriminating color television system
EP0269741A1 (en) Circuit for generating vertical synchronizing pulses
US4089025A (en) VIR signal detector for a color television receiver
JPS58196780A (ja) 信号検出回路
US4220970A (en) Circuit arrangement for identifying television signals
KR0115245Y1 (ko) Pal/secam방식 방송신호 판별회로
JPH084781Y2 (ja) 信号検出回路
KR960012593B1 (ko) 방송방식별 신호의 색채복조 자동절환회로.
JPH04114575A (ja) 映像信号有無判定回路
JPS6110385Y2 (ja)
US4190862A (en) Video carrier recognition system
JP3281771B2 (ja) A/d変換回路
JP2576557B2 (ja) ノイズキヤンセル回路
JP3019315B2 (ja) Afcロック判別回路
JPS637713B2 (ja)