JPS60247922A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS60247922A
JPS60247922A JP10255984A JP10255984A JPS60247922A JP S60247922 A JPS60247922 A JP S60247922A JP 10255984 A JP10255984 A JP 10255984A JP 10255984 A JP10255984 A JP 10255984A JP S60247922 A JPS60247922 A JP S60247922A
Authority
JP
Japan
Prior art keywords
mask
substrate
impurity
semiconductor
photosensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10255984A
Other languages
Japanese (ja)
Inventor
Tokio Kato
加藤 登季男
Toshio Okubo
利男 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10255984A priority Critical patent/JPS60247922A/en
Publication of JPS60247922A publication Critical patent/JPS60247922A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PURPOSE:To introduce impurities deep in a substrate at manufacture of a semiconductor device by a method wherein light sensitive resin having high heat resistance is used as the mask material of a mask. CONSTITUTION:An impurity introducing mask 10 is formed on the main surface of a semiconductor substrate 1, and by introducing impurities into the substrate 1 through the window opened part of the mask 10, an impurity introduced region is formed in the necessary range. At this time, light sensitive resin having high heat resistance is used as the mask material of the mask 10. Impurities are introduced deep in the substrate 1 through the window opened part obtained according to selective exposure and development treatment to the mask material thereof. Accordingly, implantation of impurity ions according to a large current can be attained.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置の製造方法、特に半導体内への選択
的不純物導入技術に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a method for manufacturing a semiconductor device, and particularly to a technique for selectively introducing impurities into a semiconductor.

〔背景技術〕[Background technology]

半導体集積回路装置(IC,LSI)の製造プロセスに
おいて、半導体基体の一部に表面から不純物イオンを導
入する際の不純物導入マスク材にホトレジスト(感光性
耐食樹脂)又はホトレジストを利用して加工した半導体
酸化物(S+02)等が使用れていることは一般に知ら
れている。
A semiconductor processed using photoresist (photosensitive corrosion-resistant resin) or photoresist as an impurity introduction mask material when impurity ions are introduced from the surface into a part of the semiconductor substrate in the manufacturing process of semiconductor integrated circuit devices (IC, LSI). It is generally known that oxides (S+02) and the like are used.

この場合のホトレジストは主成分がたとえば高分子化合
物の一種であるポリ桂皮酸ビニール等であって、これは
紫外線により重合が進行し、トリクレンなどの有機溶剤
に溶けなくなることを利用するものである。しかし、か
かるホトレジストは耐熱性が低く(200℃程度)、深
い拡散層を得るために高電圧(たとえばlX10’V以
上の高電圧をかける)大電流を用いてイオン打込み法に
よって不純物導入を行うと熱分解してしまい、マスク材
としての用をなさず、ホトレジストにょる高濃度、高エ
ネルギイオン注入は難しいとされている。
The main component of the photoresist in this case is, for example, polyvinyl cinnamate, which is a type of polymer compound, and this takes advantage of the fact that polymerization progresses under ultraviolet rays and becomes insoluble in organic solvents such as trichlene. However, such photoresists have low heat resistance (approximately 200°C), and in order to obtain a deep diffusion layer, impurities are introduced by ion implantation using a high voltage (for example, applying a high voltage of 1×10'V or more) and a large current. It thermally decomposes, making it useless as a mask material, and it is difficult to implant high-concentration, high-energy ions into photoresist.

たとえば第1図に示すシリコン基体】に形成されたバイ
ポーラnpn )ランジスタ底部のn 型埋込層2から
コレクタを表面に取り出すためのn型拡散領域を深く形
成する場合には、基体1表面に気相化学堆積(CVD)
法等による厚いシリコン酸化物(Sing)又はリンシ
リケートガラス(PSGと称す)形成する。これをマス
ク材3として、その窓開部4を通し基体1内に高濃度不
純物イオンを浅くイオン注入してブリデポ45を得る。
For example, when forming a deep n-type diffusion region for taking out the collector from the n-type buried layer 2 at the bottom of a bipolar npn transistor formed on the silicon substrate shown in FIG. Phase chemical deposition (CVD)
A thick silicon oxide (Sing) or phosphosilicate glass (referred to as PSG) is formed by a method such as a method. Using this as a mask material 3, high concentration impurity ions are shallowly implanted into the substrate 1 through the window opening 4 to obtain a filler deposit 45.

次に長い時間をかけて熱処理し深い拡散層6を得ていた
Next, a deep diffusion layer 6 was obtained by heat treatment over a long period of time.

しかし、この不純物導入方法によれば、マスク材3に窓
開部4をあけるためにホトレジストによるエツチングマ
スク(点線7で示す)を用意し、これを通してマスク材
3をホトエツチングする工程が余分に必要である。又、
深い拡散層を得るため熱処理時間が長くなり、その分横
方向へ拡散領域が拡がることになる。又、拡散領域の横
方向へ拡がったスペース分だけ設計に余裕をもたせる必
要があり、その結果、ICの集積化に限界あることがわ
かった。
However, this method of introducing impurities requires an extra step of preparing a photoresist etching mask (indicated by dotted line 7) to open window openings 4 in the mask material 3, and photo-etching the mask material 3 through this. be. or,
In order to obtain a deep diffusion layer, the heat treatment time becomes longer, and the diffusion region expands in the lateral direction accordingly. Furthermore, it is necessary to provide a margin in the design for the space expanded in the lateral direction of the diffusion region, and as a result, it has been found that there is a limit to the integration of the IC.

本発明者は前記した通常のホトレジストに代ってポリア
ミド酸を主体とする感光性重合組成物(感光性ポリイミ
ド)を開発(を子材料1983年7月号30−34頁)
し、そのバターニング性と高耐熱性を不純物導入マスク
に利用することに着目した。
The present inventor has developed a photosensitive polymer composition (photosensitive polyimide) mainly consisting of polyamic acid in place of the above-mentioned ordinary photoresist (Oko Materials, July 1983 issue, pp. 30-34).
We focused on utilizing its buttering properties and high heat resistance in impurity-introducing masks.

〔発明の目的〕[Purpose of the invention]

本発明の一つの目的は、大電流による不純物イオン注入
を可能とする半導体への拡散領域形成法を提供すること
にある。
One object of the present invention is to provide a method for forming a diffusion region in a semiconductor that enables impurity ion implantation using a large current.

さらに他の目的は工数を低減することができ、しかも高
精度の拡散パターンが得られる半導体装置の製造方法の
提供にある。
Still another object is to provide a method for manufacturing a semiconductor device that can reduce the number of steps and provide a highly accurate diffusion pattern.

さらに他の目的は、高積化が容易な半導体装置の製造方
法を提供することにある。
Still another object is to provide a method for manufacturing a semiconductor device that can be easily fabricated in a high stacking scale.

本発明の前記ならびにそのほかの目的と新規な特、徴は
本明細書の記述及び添付図面からあきらかになるであろ
う、 〔発明の概要〕 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。
The above and other objects and novel features of the present invention will become clear from the description of this specification and the accompanying drawings. A brief explanation is as follows.

すなわち、半導体基体主面に不純物導入マスクを形成し
、該マスクの窓開部を通して半導体内に不純物を導入す
ることによって所要の範囲に不純物導入領域形成するに
あたって、上記マスクのマスク材に高耐熱性を有する感
光性樹脂たとえば感光性ポリイミドを使用して基体内に
深く不純物を導入するものであり、この感光性ポリイミ
ドはたとえば、ポリアミド酸φビスアシド光架橋剤、炭
素−炭素二重結合を有するアミン化合物、分子内に1個
以上の水酸基を含み、かつその沸点が常圧で150℃以
上の化合物からなる感光性重合組成物であり、上記感光
性ポリイミドが高耐熱性を有することによって、大電流
による不純物イオン注入を可能ならしめ前記目的を達成
するものである。
That is, when an impurity introduction mask is formed on the main surface of a semiconductor substrate and an impurity is introduced into the semiconductor through the window opening of the mask to form an impurity introduction region in a required range, the mask material of the mask has high heat resistance. Impurities are introduced deeply into the substrate using a photosensitive resin, such as a photosensitive polyimide, and this photosensitive polyimide is used, for example, as a polyamic acid φ bisacide photocrosslinking agent, an amine compound having a carbon-carbon double bond, etc. , is a photosensitive polymer composition consisting of a compound that contains one or more hydroxyl groups in the molecule and has a boiling point of 150°C or higher at normal pressure, and because the photosensitive polyimide has high heat resistance, it can be This achieves the above object by making impurity ion implantation possible.

〔実施例1〕 以下の実施例では主として高耐熱性を有する感光性樹脂
として感光性ポリイミドを用いるが、それに限定されな
い。
[Example 1] In the following examples, photosensitive polyimide is mainly used as the photosensitive resin having high heat resistance, but the invention is not limited thereto.

第2図乃至第6図は本発明の一実施例を示すものであっ
て、シリコン基体IK埋め込まれたn+屋埋込層2に接
続するn+型型数散層12表面から半道体内深く形成す
る形態を示す工程断面図である、 以下各工程の図面を参照しながら説明する、(1)第2
図に示すようにn++埋込層2の上にn−型不純物を導
入したシリコンをエピタキシャル成長させて、n−型シ
リコン層(シリコン基体)1を1.7μmの厚さに形成
する。このn−型シリコン基体10表面に熱酸化による
シリコン酸化(SIOり膜8を約90OAの厚さに形成
し、その上にCVD(気相化学堆積法)によるシリコン
窒化物(Si、N4)腰9を140OAの厚さに形成す
る。このあと通常のホトエッチプロセス(たとえばCF
、+4%0.プラズマエッチ)Kより、840、膜8、
Si、N、fi9の一部を選択的にエツチングし、窓開
部を形成する。
FIG. 2 to FIG. 6 show an embodiment of the present invention, in which the semiconductor layer is formed deep inside the semiconductor from the surface of the n+ type scattering layer 12 connected to the n+ type buried layer 2 embedded in the silicon substrate IK. (1) Second process, which will be explained below with reference to drawings of each process
As shown in the figure, silicon doped with n- type impurities is epitaxially grown on the n++ buried layer 2 to form an n- type silicon layer (silicon base) 1 with a thickness of 1.7 μm. A silicon oxide (SIO) film 8 is formed by thermal oxidation on the surface of this n-type silicon substrate 10 to a thickness of about 90 OA, and a silicon nitride (Si, N4) film is formed on it by CVD (vapor phase chemical deposition). 9 to a thickness of 140 OA.This is followed by a normal photoetch process (for example, CF
, +4%0. plasma etch) K, 840, film 8,
Parts of Si, N, and fi9 are selectively etched to form window openings.

(2) このあと不純物導入マスクのマスク材である感
光性ポリイミド溶液(30ポアズ、樹脂濃度14重量%
)をスピンナ塗布し、80℃、30分のプーリベークを
行ない感光性ポリイミド膜10を形成する。次いで通常
の紫外線アライナを用い、窓開部以外の領域の感光性ポ
リイミド膜10を選択露光する。このときの露光エネル
ギは50〜100mJが適当である。その後ノルマル(
Nl−メfk −2−ピロリドン/水=4/I C@積
比)の現像液中で5分間現像し、その抜水でリンスする
。ひきつづいて200℃、30分、400°060分の
熱処理を行うことにより、第3図に示すようなポリアミ
ド酸のパターンを形成する。
(2) After this, a photosensitive polyimide solution (30 poise, resin concentration 14% by weight), which is the mask material of the impurity introduction mask, was used.
) was applied using a spinner, and a pulley bake was performed at 80° C. for 30 minutes to form a photosensitive polyimide film 10. Next, the photosensitive polyimide film 10 in areas other than the window openings is selectively exposed using an ordinary ultraviolet aligner. The appropriate exposure energy at this time is 50 to 100 mJ. Then normal (
Developed for 5 minutes in a developer of Nl-Mefk-2-pyrrolidone/water = 4/IC@volume ratio), and rinsed with the water removed. Subsequently, heat treatment is performed at 200° C. for 30 minutes and at 400° C. for 60 minutes to form a polyamic acid pattern as shown in FIG.

(3)つづいて、イオン打込み装置(図示しない)を使
用し、第4図に示すようにリンP)イオンを基板1内に
打込む、リンイオンの濃度は、たとえばlXl0”個/
d、イオン加速電圧はたとえば160KVで打込む。こ
の段階でポリイミド膜10の形成されないn−型シリコ
ン基体1内に表面より1μmの深さのプリデポジション
(プリデボと略す)#11が形成される。
(3) Next, using an ion implantation device (not shown), phosphorus (P) ions are implanted into the substrate 1 as shown in FIG.
d. Implantation is performed at an ion acceleration voltage of, for example, 160 KV. At this stage, a pre-deposition (abbreviated as pre-deposition) #11 is formed at a depth of 1 μm from the surface in the n-type silicon substrate 1 on which the polyimide film 10 is not formed.

(4)この後、酸素プラズマアッシャ−装置によりドラ
イエツチングを行って、第5図に示すように表面のポリ
イミド膜を取り除く。
(4) After this, dry etching is performed using an oxygen plasma asher apparatus to remove the polyimide film on the surface as shown in FIG.

(5)最後に1000℃30分酸素雰囲気中で熱処理し
、埋込層2と接続するまで拡散によりプリデボ層11を
引き伸し、不純物導入領域となるn+型型数散層12得
る。この際に酸素雰囲気中で熱処理するため表面に酸化
物(Sinり膜13が同時に形成される。
(5) Finally, heat treatment is performed at 1000° C. for 30 minutes in an oxygen atmosphere to stretch the pre-devo layer 11 by diffusion until it connects with the buried layer 2, thereby obtaining an n+ type scattered layer 12 which will become an impurity-introduced region. At this time, since the heat treatment is performed in an oxygen atmosphere, an oxide (Sin film 13) is simultaneously formed on the surface.

本発明で用いられる感光性ポリイミドは従来のホトレジ
ストのように光感光性を有し、その後の熱処理によって
従来のポリイミド系樹脂と同様の高耐熱性(430℃程
度)を有するポリイミド族となるものを全て含むもので
ある。
The photosensitive polyimide used in the present invention has photosensitivity like conventional photoresists, and after subsequent heat treatment, it becomes a polyimide group that has high heat resistance (approximately 430°C) similar to conventional polyimide resins. It includes everything.

このような感光性ポリイミドのうち、特に本発明者によ
り開発された下記(2)[F])であられされる感光性
重合組成物がある。
Among such photosensitive polyimides, there is particularly a photosensitive polymer composition developed by the present inventors, which is coated with the following (2) [F]).

すなわち、 (5)ポリアミド酸、ビスアジド光架橋剤、炭素−炭素
二重結合を有するアミン化合物、分子内に1個以上の水
酸基を含み、かつその沸点が常圧で150℃以上の化合
物とからなる感光性重合体組成物であって、ポリアミド
酸の構造が一般式(1)の繰り返し単位で表わされるポ
リアミド酸を用いる感光性重合体組成物。
That is, (5) consisting of a polyamic acid, a bisazide photocrosslinking agent, an amine compound having a carbon-carbon double bond, and a compound that contains one or more hydroxyl groups in the molecule and whose boiling point is 150 ° C. or higher at normal pressure. A photosensitive polymer composition using a polyamic acid whose structure is represented by a repeating unit of general formula (1).

(ただし、R1は2価の芳香族環含有有機基又はケイ素
含有有機基を表わす) ドロキシアルキル基、アルコキシ基、アルキルエステル
基、アミノ基を表わし、N、基はベンゼン核においてメ
タ又はバラ位に位置する)で表わされるビスアジド光架
橋剤を用い、かつその配合割合が一般式(1)で表わさ
れるポリアミド酸100重量部に対し、2〜10重量部
の割合で配合される前記囚の感光性重合体組成物。
(However, R1 represents a divalent aromatic ring-containing organic group or a silicon-containing organic group) Represents a droxyalkyl group, an alkoxy group, an alkyl ester group, or an amino group, and the N group is in the meta or bara position in the benzene nucleus. A bisazide photocrosslinking agent represented by the formula (1) is used, and the compounding ratio is 2 to 10 parts by weight per 100 parts by weight of the polyamic acid represented by the general formula (1). Polymer composition.

このような感光性重合体組成物置[F])を前記実施例
に適用することにより最もよくその効果を発揮できるこ
とになる。
By applying such a photosensitive polymer composition (F) to the above-mentioned examples, the effect can be best exhibited.

〔効果〕〔effect〕

前記実施例1で述べられた本発明によれば感光性ポリイ
ミドの有する緒特性を生かすことにより下記の諸効果が
得られる。
According to the present invention described in Example 1, the following effects can be obtained by taking advantage of the mechanical properties of photosensitive polyimide.

(1)不純物イオン注入用のマスクとして用いる感光性
ポリイミドは、現在LSI等に用いられているポリイミ
ド系樹脂と同等以上の耐熱性及び機械的特性を有してい
ることから、高エネルギ大電流でイオン打込みを行った
時でもマスクの損傷が防止でき、半導体層に対し高濃度
でかつ深い部分への不純物導入が可能となる。
(1) Photosensitive polyimide used as a mask for impurity ion implantation has heat resistance and mechanical properties equivalent to or higher than polyimide resins currently used in LSIs, etc., so it can be used with high energy and large current. Damage to the mask can be prevented even when ion implantation is performed, and impurities can be introduced into the semiconductor layer at a high concentration and deep.

(2) 半導体層の深い部分への不純物導入が可能とな
ったことにより深い拡散層を形成する場合も横方向への
広がりを少なくすることができる。実施例1において例
えば浅いイオン打込みの場合の拡散ひろがりが1.4μ
mであるのに対し、本発明忙よる深いイオン打込みの場
合拡散ひろがりは0.6μm程度ですむことになる。こ
れより、半導体素子の高集精化が可能となる。
(2) Since impurities can be introduced deep into the semiconductor layer, lateral spread can be reduced even when forming a deep diffusion layer. In Example 1, for example, the diffusion spread in the case of shallow ion implantation was 1.4μ.
In contrast, in the case of deep ion implantation according to the present invention, the diffusion spread is only about 0.6 μm. This makes it possible to highly integrate and refine semiconductor devices.

(3)不純物イオン注入用マスクとして直接に感光性ポ
リイミドを用いることにより、通常のホトレジスト工程
を省略す′ることになり、工程数が低減され、コスト節
減が可能となる。
(3) By directly using photosensitive polyimide as a mask for impurity ion implantation, the usual photoresist process is omitted, reducing the number of processes and making it possible to cut costs.

(4)感光性ポリイミドはLSI用高感度ゴム系ホトレ
ジストと同等以上の感度であり、又解像性においてもす
ぐれていることより微細な拡散パターンの加工が可能で
ある。
(4) Photosensitive polyimide has a sensitivity equal to or higher than that of high-sensitivity rubber-based photoresists for LSI, and also has excellent resolution, making it possible to process fine diffusion patterns.

(5)直接感光性ポリイミド膜を用いることにより、1
回のエツチングでバターニングできることより、ポリイ
ミド膜を形成し、ホトエツチングを行ってパターニング
する方法に較べ加工精度の向上がはかれる。
(5) By using a directly photosensitive polyimide film, 1
Since patterning can be performed in multiple etching steps, processing accuracy can be improved compared to a method in which a polyimide film is formed and patterned by photo-etching.

〔実施例2〕 第7図乃至第15図は本発明の他の一実施例を示すもの
であって、IC(半導体集積回路)σ)一部としてnp
n )ランジスタの製造プロセスの工程断面図である。
[Embodiment 2] FIGS. 7 to 15 show another embodiment of the present invention, in which np as part of an IC (semiconductor integrated circuit) σ)
n) It is a process sectional view of the manufacturing process of a transistor.

(1)第7図に示すようにp−型シリコン結晶基板14
の上にn+型埋込層2及びp型埋込層15を埋めこむよ
うにしてn−型シリコンI@1ヲエビタキシャル成長さ
せる。
(1) As shown in FIG. 7, a p-type silicon crystal substrate 14
The n- type silicon I@1 is epitaxially grown by burying the n+ type buried layer 2 and the p type buried layer 15 thereon.

(2)第8図に示すようにn−型シリコン層10表面に
酸化膜(SiO□膜)15を不純物導入マスクトシてB
(ボロン)をイオン打込みし、さらに熱拡散することに
より、p+型埋込層15に接続するようにアイソレーシ
ョンp型層17を形成する。
(2) As shown in FIG. 8, an oxide film (SiO□ film) 15 is placed on the surface of the n-type silicon layer 10 using an impurity introduction mask.
By ion-implanting (boron) and further thermal diffusion, an isolation p-type layer 17 is formed so as to be connected to the p+-type buried layer 15.

(3)n−型シリコン層】表面の酸化膜15をエツチン
グ除去し、第9図に示すように新たに熱酸化による酸化
膜8及びCVD法による窒化膜9を形成する。
(3) N-type silicon layer] The oxide film 15 on the surface is removed by etching, and as shown in FIG. 9, an oxide film 8 by thermal oxidation and a nitride film 9 by CVD are newly formed.

(4) 第10図に示すようにホトレジスト18をマス
クとして酸化膜8及び窒化膜9の一部(コレクタ取出し
部となるべき部分)4をエツチングし窓開する。
(4) As shown in FIG. 10, using the photoresist 18 as a mask, a part of the oxide film 8 and nitride film 9 (the part to be the collector extraction part) 4 is etched to open a window.

(5)全面に不純物導入マスクのマスク材となる感光性
ポリイミド溶液をスピンナ塗布し、プリベークして感光
性ポリイミド膜10を形成する。
(5) A photosensitive polyimide solution serving as a mask material for an impurity introduction mask is coated on the entire surface with a spinner, and prebaked to form a photosensitive polyimide film 10.

次いで紫外線アライナを用いて選択的に一部分を感光し
、現偉熱処理を行うことにより@11図に示すように前
記窓開部4が露出するように感光性ポリイミド膜10を
形成する。その後、ベーキングしてポリイミド膜を形成
する。
Next, a portion of the film is selectively exposed to light using an ultraviolet aligner, and a high heat treatment is performed to form a photosensitive polyimide film 10 such that the window opening 4 is exposed as shown in Figure 11. After that, baking is performed to form a polyimide film.

(6)上記ポリイミド膜を不純物導入マスクとしてイオ
ン打込み装置を使用し、高エネルギ電圧を用いてP (
IJン)イオンをnlJl層1内に打込み、第12図に
示すように基板1表面から深い部分にプリデボ層11を
形成する。
(6) Using an ion implantation device using the above polyimide film as an impurity introduction mask, P (
IJ) ions are implanted into the nlJl layer 1 to form a predevo layer 11 deep from the surface of the substrate 1, as shown in FIG.

(7) ドライエツチングによりポリイミド族を取除い
た後、酸素雰囲気中で熱処理を行い、グリデポ層11を
熱拡散させて第13図に示すようにn+型埋込層2に接
続するように不純物導入領域となるコレクタ取出’Ln
+型拡散層12を形成する。
(7) After removing the polyimide group by dry etching, heat treatment is performed in an oxygen atmosphere to thermally diffuse the green deposit layer 11 and introduce impurities so as to connect it to the n+ type buried layer 2 as shown in FIG. Extract the collector that becomes the area 'Ln
A + type diffusion layer 12 is formed.

(8)表面酸化膜19を厚く形成し、通常のホトエツチ
ングにより一部を窓開してB(ポロン)イオンを打込み
、熱拡散すること忙より第14図に示すようにベースp
fm領域20を形成する。
(8) The surface oxide film 19 is formed thickly, a part of it is opened by normal photoetching, and B (poron) ions are implanted and thermally diffused to form a base p as shown in FIG.
fm region 20 is formed.

(9) 酸化膜の一部なホトエツチングし、As (ヒ
素)イオンを打込み、熱拡散することにより第15図に
示すようにエミッタn+型領域21を形成する。なおこ
のエミッタ拡散と同時にコレクタ取出し部表面にもAs
拡散を行い低抗抗化することができる。
(9) A part of the oxide film is photoetched, As (arsenic) ions are implanted, and thermally diffused to form an emitter n+ type region 21 as shown in FIG. At the same time as this emitter diffusion, As is also applied to the surface of the collector extraction part.
It can be diffused and have low anti-inflammatory properties.

〔効果〕〔effect〕

前記実施例2で述べられた本発明によれば冥流側1の場
合と同様の効果が得られるとともに、微細化されたIC
を提供できる。
According to the present invention described in the second embodiment, the same effect as in the case of the undercurrent side 1 can be obtained, and a miniaturized IC can be obtained.
can be provided.

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor.

たとえば、ICにおいて、素子間を電気的忙分離するた
めのp型拡散によるアイソレーション部の選択拡散マス
クとして感光性ポリイミドを使用すれば、アイソレーシ
ョン拡散層の横方向への拡がりを小さくし、アイソレー
ション面積を大幅に低減することができる。これにより
、高集積化されたICが提供できる。
For example, in an IC, if photosensitive polyimide is used as a selective diffusion mask for an isolation region using p-type diffusion to electrically isolate between elements, the lateral expansion of the isolation diffusion layer can be reduced and the The ration area can be significantly reduced. This makes it possible to provide a highly integrated IC.

〔利用分野〕[Application field]

本発明は大電流疋よる不純物イオン注入(打ち込み)工
程を含む半導体装置(IC,LSI)全般に適用するこ
とができる。
The present invention can be applied to all semiconductor devices (IC, LSI) including an impurity ion implantation process using a large current.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は酸化膜マスクによる不純物イオン注入・拡散の
例を示す半導体装置の断面図である。 第2図乃至第6図は本発明の一実施例を示すものであっ
て、半導体基体表面へθ)不純物イオン注入・拡散のプ
ロセス工程断面図である。 第7図乃至第15図は本発明の他の一実施例を示すもの
であって、半導体基体npn )ランジスタを形成する
ための拡散プロセスの工程断面図である。 1・・・半導体基体(n−型シリコン)、2・・・n+
+埋込層、3・・・CVD半導体酸化物(Sing)膜
、4・・・窓開部、5・・・ブリデボ層、6・・・n+
型拡散l、7・・・ホトレジストマスク、8・・・熱酸
化膜、9・・・窒化膜、】0・・・感光性ポリイミド膜
、ゴト・・プリデポ層、12・・・n+型型数散層コレ
クタ取出し部)、13・・・熱酸化膜、14・・・p−
型シリコン基板、15・・・p型埋込層(アイフレー2
1フ部)、16・・・酸化膜、17・・・アイソレーシ
ョンp型拡散層、18・・・ホトレジスト膜、19・・
・酸化膜、20・・・ベースp型拡散層、21・・・エ
ミッタn生型拡散層。 第 1 図 第 4 図 第 6 図 第10図 第 11 図
FIG. 1 is a cross-sectional view of a semiconductor device showing an example of impurity ion implantation and diffusion using an oxide film mask. FIGS. 2 to 6 show an embodiment of the present invention, and are cross-sectional views of process steps for implanting and diffusing θ) impurity ions into the surface of a semiconductor substrate. FIGS. 7 to 15 show another embodiment of the present invention, and are process sectional views of a diffusion process for forming a semiconductor substrate npn) transistor. 1... Semiconductor base (n- type silicon), 2... n+
+buried layer, 3...CVD semiconductor oxide (Sing) film, 4...window opening, 5...bride layer, 6...n+
Mold diffusion l, 7... Photoresist mask, 8... Thermal oxide film, 9... Nitride film, ]0... Photosensitive polyimide film, Goto... Pre-deposition layer, 12... n+ type number 13...thermal oxide film, 14...p-
type silicon substrate, 15...p type buried layer (I-Fray 2
1F part), 16... Oxide film, 17... Isolation p-type diffusion layer, 18... Photoresist film, 19...
- Oxide film, 20...Base p-type diffusion layer, 21...Emitter n-type diffusion layer. Figure 1 Figure 4 Figure 6 Figure 10 Figure 11

Claims (1)

【特許請求の範囲】 1、半導体基体主面に不純物導入マスクを形成し、該マ
スクを使用して半導体内に不純物を導入することによっ
て所要の範囲に不純物導入領域を形成するにあたって、
高耐熱性を有する感光性の樹脂を上記マスクのマスク材
として使用し、このマスク材への選択的露光及び現像処
理によって得た窓開部を通して基体内に深く不純物を導
入することを特徴とする半導体装置の製造方法。 2、上記高耐熱性を有する感光性樹脂は、感光性ポリイ
ミド樹脂であり、該感光性ポリイミド樹脂はポリアミド
酸、ビスアジド光架橋剤、炭素−炭素二重結合を有する
アミン化合物、分子内に1個以上の水酸基を含み、かつ
その沸点が常圧で150℃以上の化合物からなる感光性
重合組成物である特許請求の範囲第1項に記載の半導体
装置の製造方法。
[Claims] 1. In forming an impurity introduction mask on the main surface of a semiconductor substrate and using the mask to introduce an impurity into the semiconductor to form an impurity introduction region in a required range,
A photosensitive resin having high heat resistance is used as the mask material of the mask, and impurities are introduced deeply into the substrate through window openings obtained by selective exposure and development treatment of the mask material. A method for manufacturing a semiconductor device. 2. The photosensitive resin having high heat resistance is a photosensitive polyimide resin, and the photosensitive polyimide resin contains a polyamic acid, a bisazide photocrosslinking agent, an amine compound having a carbon-carbon double bond, and one bond in the molecule. The method for manufacturing a semiconductor device according to claim 1, which is a photosensitive polymer composition comprising a compound containing the above hydroxyl groups and having a boiling point of 150° C. or higher at normal pressure.
JP10255984A 1984-05-23 1984-05-23 Manufacture of semiconductor device Pending JPS60247922A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10255984A JPS60247922A (en) 1984-05-23 1984-05-23 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10255984A JPS60247922A (en) 1984-05-23 1984-05-23 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS60247922A true JPS60247922A (en) 1985-12-07

Family

ID=14330587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10255984A Pending JPS60247922A (en) 1984-05-23 1984-05-23 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS60247922A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774124A (en) * 1990-03-09 1995-03-17 Goldstar Electron Co Ltd Ion implantation prevention

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774124A (en) * 1990-03-09 1995-03-17 Goldstar Electron Co Ltd Ion implantation prevention

Similar Documents

Publication Publication Date Title
US3699646A (en) Integrated circuit structure and method for making integrated circuit structure
JP2519819B2 (en) Contact hole forming method
JPH05160355A (en) Manufacture of cmos with twin well
US3891190A (en) Integrated circuit structure and method for making integrated circuit structure
GB2111305A (en) Method of forming ion implanted regions self-aligned with overlying insulating layer portions
JPS6081839A (en) Manufacture of semiconductor device
JP2724459B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH035058B2 (en)
JPH0828424B2 (en) Semiconductor device and manufacturing method thereof
JPS60247922A (en) Manufacture of semiconductor device
JPS60111466A (en) Manufacture of semiconductor device
JPS6040702B2 (en) Method for manufacturing semiconductor integrated circuit device
JPS6142914A (en) Manufacture of semiconductor device
JPS5817655A (en) Manufacture of semiconductor device
JPS5954224A (en) Manufacture of semiconductor device
JPH07335776A (en) Manufacture process of semiconductor bicmos device
JP2000183175A (en) Manufacture of semiconductor device
JP3042804B2 (en) Element isolation method and semiconductor device
JPS63100717A (en) Manufacture of semiconductor device
KR100186511B1 (en) Method for forming well of semiconductor device
JPS5844748A (en) Manufacture of semiconductor device
KR100328812B1 (en) Method of Ion Implanting
JPS61150329A (en) Manufacture of semiconductor device
JPS6037725A (en) Manufacture of semiconductor device
JPS5950087B2 (en) Manufacturing method of semiconductor device