JPS60246182A - Picture display device - Google Patents

Picture display device

Info

Publication number
JPS60246182A
JPS60246182A JP10217584A JP10217584A JPS60246182A JP S60246182 A JPS60246182 A JP S60246182A JP 10217584 A JP10217584 A JP 10217584A JP 10217584 A JP10217584 A JP 10217584A JP S60246182 A JPS60246182 A JP S60246182A
Authority
JP
Japan
Prior art keywords
vertical
horizontal
signal
focus
deflection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10217584A
Other languages
Japanese (ja)
Inventor
Minoru Ueda
稔 上田
Mitsuya Masuda
増田 満也
Toyohiro Iwao
岩尾 豊宏
Akira Yamashita
彰 山下
Satoru Sakai
覚 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10217584A priority Critical patent/JPS60246182A/en
Publication of JPS60246182A publication Critical patent/JPS60246182A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain double density effect by changing a vertical focus independently of horizontal focus so as to apply loose vertical focus at non-interlacing and bury the space between horizontal lines in a pseudo way. CONSTITUTION:A vertical deflection signal is fed to the base of a transistor (Tr) Tr1 and a Tr2 amplifies the said signal. In order to change the vertical focus at interlacing and non-interlacing, a switch 50 is connected to a bias terminal B of the Tr2 and the switch 50 and resistors r8, r9, r10 change the bias voltage. When the vertical deflection signal VN+,N- in waveform diagram is a waveform at normal focusing (at interlacing), a mean value VFN of both signals is a focus voltage, and it is changed into a focus voltage VFN, as a waveform shown in broken lines at a non-interlacing so as not to change the deflection sensitivity of the signals VN+', VN-' while keeping the voltage difference of both the signals. Thus, the space between the horizontal lines is buried in a pseudo way at the non-interlacing.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、スクリーン上の画面を垂直方向に複数の区分
に分割したときのそれぞれの区分毎に電子ビームを発生
させ、各区分毎にそれぞれの電子ビームを垂直方向に偏
向して複数のラインを表示し、全体としてテレビジョン
画像を表示する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention generates an electron beam for each division when a screen on a screen is vertically divided into a plurality of divisions, and generates an electron beam for each division. The present invention relates to an apparatus for displaying a plurality of lines by vertically deflecting a beam to display a television image as a whole.

従来例の構成とその問題点 従来、カラーテレビジョン画像表示用の表示素子として
は、ブラウン管が主として用いられているが、従来のブ
ラウン管では画面の大きさに比して奥行きが非常に長く
、薄形のテレビジョン受像機を作成することは不可能で
あった。また、平板状の表示素子として最近EL表示素
子、プラズマ表示装置、液晶表示素子等が開発されてい
るが、いずれも輝度、コントラスト、カラー表示等の性
能の面で不充分であり、実用化されるには至っていない
Conventional configurations and their problems Traditionally, cathode ray tubes have been mainly used as display elements for displaying color television images, but conventional cathode ray tubes are extremely long and thin compared to the screen size. It was impossible to create a shaped television receiver. In addition, although EL display elements, plasma display devices, liquid crystal display elements, etc. have recently been developed as flat display elements, all of them are insufficient in terms of performance such as brightness, contrast, and color display, and have not been put into practical use. It has not yet been reached.

そこで、電子ビームを用いて平板状の表示装置を達成す
るものとして、本出願人は特願昭56−20618号(
特開昭57−135590号公報)により、新規な表示
装置を提案した。
Therefore, in order to achieve a flat display device using electron beams, the present applicant filed Japanese Patent Application No. 56-20618 (
A novel display device was proposed in Japanese Patent Application Laid-Open No. 57-135590.

これは、スクリーン上の画面を垂直方向に複数の区分に
区分したときのそれぞれの区分毎に電子ビームを発生さ
せ、各区分毎にそれぞれの電子ビ−ムを垂直方向に偏向
して複数のライノを表示し、全体としてテレビジョン画
像を表示するものである0 まず、ここで用いられる画像表示素子の基本的な一構成
例を第1図に示して説明する。
This method generates an electron beam for each section when the screen is vertically divided into multiple sections, and deflects each electron beam vertically for each section to generate multiple lines of radiation. , and displays a television image as a whole. First, a basic configuration example of an image display element used here will be described with reference to FIG. 1.

この表示素子は、後方から前方に向って順に、背面電極
1、ビーム源としての線陰極2、垂直集束電極3,3′
、垂直偏向電極4、ビーム流制御電極6、水平集束電極
6、水平偏向電極T、ビーム加速電極8およびスクリー
ン板9が配置されて構成されており、これらが扁平なガ
ラスパルプ(図示せず)の真空になされた内部に収納さ
れている。
This display element includes, in order from the back to the front, a back electrode 1, a line cathode 2 as a beam source, and vertical focusing electrodes 3, 3'.
, a vertical deflection electrode 4, a beam flow control electrode 6, a horizontal focusing electrode 6, a horizontal deflection electrode T, a beam acceleration electrode 8, and a screen plate 9 are arranged, and these are made of flat glass pulp (not shown). The interior is housed in a vacuum.

ビーム源としての線陰極2は水平方向に線状に分布する
電子ビームを発生するように水平方向に張架されており
、かかる線陰極2が適宜間隔を介して垂直方向に複数本
(ここでは2イ〜2二の4本のみ示している)設けられ
ている。この実施例では16本設けられているものとす
る。それらを2イ〜2ヨとする。これらの線陰極2はた
とえば10〜20μφのタングステン線の表面に熱電子
放出用の酸化物陰極材料が塗着されて構成されている。
A line cathode 2 serving as a beam source is stretched horizontally so as to generate an electron beam distributed linearly in the horizontal direction, and a plurality of line cathodes 2 (here, (Only four wires, 2i to 22 are shown) are provided. In this embodiment, it is assumed that 16 pieces are provided. Let's call them 2i~2yo. These wire cathodes 2 are constructed by coating the surface of a tungsten wire with a diameter of 10 to 20 μΦ with an oxide cathode material for thermionic emission.

そして、これらの線陰極2イ〜2ヨは電流が流されるこ
とにより熱電子ビームを発生しうるように加熱されてお
り、後述するように、上記の線陰極2イから順に一定時
間ずつ電子ビームを放出するように制御される。背面電
極1は、その一定時間電子ビームを放出すべく制御され
る線陰極2以外の他の線陰極2からの電子ビームの発生
を抑止し、かつ、発生された電子ビームを前方向だけに
向けて押し出す作用をする。この背面電極1はガラスパ
ルプの後壁の内面に付着された導電材料の塗膜によって
形成されていてもよい。また、これら背面電極1と線陰
極2とのかわりに、面状の電子ビーム放出陰極を用いて
もよい。
These line cathodes 2A to 2Y are heated so as to generate a thermionic electron beam by passing an electric current through them, and as will be described later, the electron beams are generated sequentially for a certain period of time starting from the line cathode 2I. controlled to emit. The back electrode 1 suppresses generation of electron beams from line cathodes 2 other than the line cathode 2 that is controlled to emit electron beams for a certain period of time, and directs the generated electron beams only in the forward direction. It has the effect of pushing out. This back electrode 1 may be formed by a coating film of a conductive material adhered to the inner surface of the rear wall of the glass pulp. Further, instead of the back electrode 1 and the linear cathode 2, a planar electron beam emitting cathode may be used.

垂直集束電極3は線陰極2イ〜2ヨのそれぞれと対向す
る水平方向に長いスリット1oを有する導電板11であ
り、線陰極2から放出された電子ビームをそのスリスト
10を通して取り出し、かつ、垂直方向に集束させる。
The vertical focusing electrode 3 is a conductive plate 11 having a horizontally long slit 1o facing each of the line cathodes 2i to 2yo, and takes out the electron beam emitted from the line cathode 2 through the slit 10, and vertically focus in a direction.

水平方向1ライン分(360絵素分)の電子ビームを同
時に取り出す。
Electron beams for one horizontal line (360 pixels) are taken out at the same time.

図では、そのうちの水平方向の1区分のもののみを示し
ている。スリット1oは途中に適宜の間隔で桟が設けら
れていてもよく、あるいは、水平方向に小さい間隔(龜
とんど接する程度の間隔)で多数個並べて設けられた貫
通孔の列で実質的にスリットとして構成されていてもよ
い。垂直集束電極3′も同様のものである。
In the figure, only one section in the horizontal direction is shown. The slit 1o may be provided with crosspieces at appropriate intervals in the middle, or it may be a row of through holes arranged horizontally at small intervals (intervals such that the slits almost touch each other). It may also be configured as a slit. The vertical focusing electrode 3' is also similar.

垂直偏向電極4は上記スリット10のそれぞれの中間の
位置に水平方向にして複数個配置されており、それぞれ
、絶縁基板12の上面と下面とに導電体13 、13’
が設けられたもので構成されている。そして、相対向す
る導電体13 、13′の間に垂直偏向用電圧が印加さ
れ、電子ビームを垂直方向に偏向する。この実施例では
、一対の導電体13 、13’によって1本の線陰極2
がらの電子ビームを垂直方向に16ライン分の位置に偏
向する。
A plurality of vertical deflection electrodes 4 are arranged horizontally at intermediate positions of the slits 10, and conductors 13, 13' are provided on the upper and lower surfaces of the insulating substrate 12, respectively.
It consists of a set of A vertical deflection voltage is applied between the opposing conductors 13 and 13' to deflect the electron beam in the vertical direction. In this embodiment, one wire cathode 2 is formed by a pair of conductors 13 and 13'.
A blank electron beam is vertically deflected to a position corresponding to 16 lines.

そして、16個の垂直偏向電極4によって16本の線陰
極2のそれぞれに対応する15対の導電体対が構成され
、結局、スクリーン9上に240本の水平ラインを描く
ように電子ビームを偏向する。
The 16 vertical deflection electrodes 4 constitute 15 pairs of conductors corresponding to each of the 16 line cathodes 2, and the electron beams are deflected to draw 240 horizontal lines on the screen 9. do.

次に、制御電極5はそれぞれが垂直方向に長いスリット
14を有する導電板16で構成されており、所定間隔を
介して水平方向に複数個並設されている。この実施例で
は180本の制御電極用導電板15a〜16nが設けら
れている(図では9本のみ示している)。この制御電極
6は、それぞれが電子ビームを水平方向に2絵素分ずつ
に区分して取り出し、かつ、その通過量をそれぞれの絵
素を表示するための映像信号に従って制御する。
Next, the control electrodes 5 are composed of conductive plates 16 each having a vertically long slit 14, and a plurality of control electrodes 16 are arranged in parallel in the horizontal direction at predetermined intervals. In this embodiment, 180 conductive plates 15a to 16n for control electrodes are provided (only nine are shown in the figure). Each of the control electrodes 6 separates and extracts the electron beam into two picture elements in the horizontal direction, and controls the amount of electron beam passing therethrough in accordance with a video signal for displaying each picture element.

従って、制御電極6用導電板15a〜15nを1808
0本設ば水平1ライン分当り360絵素を表示すること
ができる。捷だ、映像をカラーで表示するために、各絵
素はR,G、Bの3色の螢光体で表示することとし、各
制御電極5には2絵素分のR,G、Bの各映像信号が順
次加えられる。
Therefore, the conductive plates 15a to 15n for the control electrode 6 are
If 0 lines are provided, 360 picture elements can be displayed per horizontal line. In order to display images in color, each picture element is displayed with phosphors of three colors, R, G, and B, and each control electrode 5 has two picture elements of R, G, and B. Each video signal is added sequentially.

また、180本の制御電極5用導電板15a〜15nの
それぞれには1ライノ分の180組(1組めたり2絵素
)の映像信号が同時に加えられ、1ライン分の映像が一
時に表示される。
In addition, 180 sets of video signals for one rhino (one set has two pixels) are simultaneously applied to each of the 180 conductive plates 15a to 15n for the control electrode 5, and the video for one line is displayed at one time. Ru.

水平集束電極6は制御電極5のス’) ノド14と相対
向する垂直方向に長い複数本(100本)のスリット1
6を有する導電板17で構成され、水平方向に区分され
たそれぞれの絵素毎の電子ビームをそれぞれ水平方向に
集束して細い電子ビームにする。
The horizontal focusing electrode 6 has a plurality of vertically long slits 1 (100 slits) facing the nozzle 14 of the control electrode 5.
The electron beam is composed of a conductive plate 17 having a conductive plate 17 having a conductive plate 17, and focuses electron beams for each picture element divided horizontally into a narrow electron beam.

水平偏向電極7は上記ス!Jノ)16のそれぞれの両側
の位置に垂直方向にして複数本配置された導電板18 
、18′で構成されており、それぞれの電極18.18
’に6段階の水平偏向用電圧が印加されて、各絵素毎の
電子ビームをそれぞれ水平方向に偏向し、スクリーン9
上で2組のR,G、Bの各螢光体を順次照射して発光さ
せるようにする。
The horizontal deflection electrode 7 is the same as above! J) A plurality of conductive plates 18 are arranged vertically on both sides of each of the conductive plates 18.
, 18', each electrode 18.18
A six-step horizontal deflection voltage is applied to the screen 9 to deflect the electron beam of each picture element in the horizontal direction.
Above, the two sets of R, G, and B phosphors are sequentially irradiated to emit light.

その偏向範囲は、この実施例では各電子ビーム毎に2絵
素分の幅である。
In this embodiment, the deflection range is two picture elements wide for each electron beam.

加速電極8は垂直偏向電極4と同様の位置に水平方向に
して設けられた複数個の導電板19で構成されており、
電子ビームを充分なエネルギーでスクリーン9に衝突さ
せるように加速する。
The acceleration electrode 8 is composed of a plurality of conductive plates 19 provided horizontally at the same position as the vertical deflection electrode 4.
The electron beam is accelerated to collide with the screen 9 with sufficient energy.

スクリーン9は電子ビームの照射によって発光される螢
光体20がガラス板21の裏面に塗布され、また、メタ
ルバンク層(図示せず)が付加されて構成されている。
The screen 9 is constructed by applying a phosphor 20 that emits light when irradiated with an electron beam to the back surface of a glass plate 21, and adding a metal bank layer (not shown).

螢光体20は制御電極6の1つのスリット14に対して
、すなわち、水平方向に区分された各1本の電子ビーム
に対して、R2G、Bの3色の螢光体が2対ずつ設けら
れており、垂直方向にストライプ状に塗布されている。
The phosphors 20 are provided with two pairs of phosphors of three colors, R2G and B, for each slit 14 of the control electrode 6, that is, for each horizontally divided electron beam. It is applied in vertical stripes.

第1図中でスクリーン9に記入した破線は複数本の線陰
極2のそれぞれに対応して表示される垂直方向での区分
を示し、2点鎖線は複数本の制御電極6のそれぞれに対
応して表示される水平方向での区分を示す。これら両者
で仕切られた1つの区画には、第2図に拡大して示すよ
うに、水平方向では2絵素分のR,G、Bの螢光体2o
があり、垂直方向では16ライン分の幅を有している。
In FIG. 1, the broken lines drawn on the screen 9 indicate divisions in the vertical direction that are displayed corresponding to each of the plurality of line cathodes 2, and the two-dot chain lines correspond to each of the plurality of control electrodes 6. Indicates the horizontal division displayed. As shown in the enlarged view in Fig. 2, one section partitioned by these two has two R, G, and B phosphors for two picture elements in the horizontal direction.
It has a width of 16 lines in the vertical direction.

1つの区画の大きさは、たとえば、水平方向が1咽、垂
直方向が9鵬である。
The size of one section is, for example, 1 h in the horizontal direction and 9 h in the vertical direction.

なお、第1図においては、わかり易くするために水平方
向の長さが垂直方向に対して非常に大きく引き伸ばして
描かれている点に注意されたい。
Note that in FIG. 1, the length in the horizontal direction is greatly enlarged relative to the length in the vertical direction for clarity.

また、この実施例では1本の制御電極5すなわち1本の
電子ビームに対してR,G、Hの螢光体2oが2絵素分
の1対のみ設けられているが、もちろん、1絵素あるい
は3絵素以上設けられていてもよくその場合には制御電
極5には1絵素あるいは3絵素以上のためのR,G、B
映像信号が順次加えられ、それと同期して水平偏向がな
される。
Furthermore, in this embodiment, only one pair of R, G, and H phosphors 2o are provided for one control electrode 5, that is, one electron beam, for two picture elements, but of course, one picture element The control electrode 5 may be provided with R, G, B for one picture element or three picture elements or more.
Video signals are applied sequentially, and horizontal deflection is performed in synchronization with the video signals.

次に、この表示素子にテレビジョン映像を表示するため
の駆動回路の基本構成を第3図に示して説明する。最初
に、電子ビームをスクリーン9に照射してラスターを発
光させるための駆動部分について説明する。
Next, the basic configuration of a drive circuit for displaying television images on this display element will be explained with reference to FIG. First, a driving portion for irradiating the screen 9 with an electron beam to emit raster light will be described.

電源回路22は表示素子の各電極に所定のバイアス電圧
(動作電圧)を印加するための回路で、背面電極1には
一■1、垂直集束電極3,3′にはv3゜■3′、水平
集束電極6にはv6、加速電極8には■8、スクリーン
9にはv9の直流電圧を印加する。
The power supply circuit 22 is a circuit for applying a predetermined bias voltage (operating voltage) to each electrode of the display element. A DC voltage of v6 is applied to the horizontal focusing electrode 6, a DC voltage of 18 is applied to the accelerating electrode 8, and a DC voltage of v9 is applied to the screen 9.

次に入力端子23にはテレビジョン信号の複合映像信号
が加えられ、同期分離回路24で垂直同期信号Vと水平
同期信号Hとが分離抽出される。
Next, a composite video signal of a television signal is applied to the input terminal 23, and a synchronization separation circuit 24 separates and extracts a vertical synchronization signal V and a horizontal synchronization signal H.

垂直偏向駆動回路40は、垂直偏向用カウンタ=25、
垂直偏向信号記憶用のメモリ27、ディジタル−アナロ
グ変換器39(以下D−A変換器という)によって構成
される。垂直偏向駆動回路40の入力パルスとしては、
第4図に示す垂直同期信号Vと水平同期信号Hを用いる
。垂直偏向用カウンター25(8ビツト)は、垂直同期
信号Vによってリセットされて水平同期信号Hをカウン
トする。この垂直偏向用力ラスター26は垂直周期のう
ちの垂直帰線期間を除いた有効走査期間(ここでは24
OH分の期間とする)をカウントし、このカウント出力
はメモリ27のアドレスへ供給される。メモリ27から
は各アドレスに応じた垂直偏向信号のデータ(ここでは
1oビツト)が出力され、D−A変換器39で第4図に
示すV。
The vertical deflection drive circuit 40 has a vertical deflection counter=25,
It is composed of a memory 27 for storing vertical deflection signals and a digital-to-analog converter 39 (hereinafter referred to as a DA converter). The input pulse of the vertical deflection drive circuit 40 is as follows:
A vertical synchronization signal V and a horizontal synchronization signal H shown in FIG. 4 are used. The vertical deflection counter 25 (8 bits) is reset by the vertical synchronizing signal V and counts the horizontal synchronizing signal H. This vertical deflection force raster 26 is calculated during an effective scanning period (in this case, 24
This count output is supplied to the address of the memory 27. The memory 27 outputs vertical deflection signal data (here, 10 bits) corresponding to each address, and the DA converter 39 outputs the data of the vertical deflection signal as shown in FIG.

V′の垂直偏向信号に変換される。この回路では24O
H分のそれぞれのラインに対応する垂直偏向信号を記憶
するメモリアドレスがあり、1eH分ごとに規則性のあ
るデータをメモリに記憶させることにより、16段階の
垂直偏向信号を得ることができる。
V' is converted into a vertical deflection signal. In this circuit, 24O
There is a memory address for storing a vertical deflection signal corresponding to each line of H minutes, and by storing regular data in the memory every 1 eH minutes, 16 levels of vertical deflection signals can be obtained.

一方、線陰極駆動回路26は、垂直同期信号Vと垂直偏
向用カウンタ26の出力を用いて線陰極駆動パルス〔イ
〜ヨ〕を作成する。第5図(a)は垂直同期信号V、水
平同期信号Hおよび垂直偏向用カウンター26の下位5
ピントの関係を示す。第6図(b)はこれら各信号を用
いて16Hごとの線陰極駆動パルス〔イ′〜ヨ′〕をつ
くる方法を示す。第6図で、LSBは最低ビットを示し
、(LSB+1)はLSBより1つ上位のビットを意味
する。
On the other hand, the line cathode drive circuit 26 uses the vertical synchronization signal V and the output of the vertical deflection counter 26 to create line cathode drive pulses [I to YO]. FIG. 5(a) shows the vertical synchronizing signal V, the horizontal synchronizing signal H, and the lower five of the vertical deflection counter 26.
Indicates focus relationship. FIG. 6(b) shows a method of creating line cathode drive pulses [A' to Y'] every 16H using these signals. In FIG. 6, LSB indicates the lowest bit, and (LSB+1) means the bit one higher than the LSB.

最初の線陰極駆動パルス〔イ′〕は、垂直同期信号Vと
垂直偏向用カウンター25の出力(L SB+4)を用
いてR−Sフリップフロップなどで作成することができ
、線陰極駆動パルス〔口′〜ヨ′〕はシフトレジスタを
用いて、線陰極駆動パルス〔イ′〕を垂直偏向用カウン
ター25の出力(LSB+3)の反転したものをクロッ
クとし転送することにより得ることができる。この駆動
パルス〔イ′〜ヨ′〕は反転されて各パルス期間のみ低
電位され、それ以外の期間には約20ボルトの高電位に
された線陰極駆動パルス〔イ〜ヨ〕に変換され、各線陰
極2イ〜2ヨに加えられる。
The first line cathode drive pulse [A'] can be created using an R-S flip-flop or the like using the vertical synchronization signal V and the output (LSB+4) of the vertical deflection counter 25. ' to Y'] can be obtained by using a shift register to transfer the line cathode drive pulse [A'] using the inverted version of the output (LSB+3) of the vertical deflection counter 25 as a clock. This drive pulse [A' to Yo'] is inverted and converted into a line cathode drive pulse [I to Yo], which has a low potential only during each pulse period and a high potential of about 20 volts during other periods, It is added to each line cathode 2-2.

各線陰極2イ〜2ヨはその駆動パルス〔イ〜ヨ〕の高電
位の間に電流が流されて加熱されており、駆動パルス〔
イ〜ヨ〕の低電位期間に電子を放出しうるように加熱状
態が保持される0これにより、15本の線陰極2イ〜2
ヨからはそれぞれに低電位の駆動パルス〔イ〜ヨ〕が加
えられた1eH期間にのみ電子が放出される。高電位が
加えられている期間には、背面電極1と垂直集束電極3
とに加えられているバイアス電圧によって定められた線
陰極2の位置における電位よりも線陰極2イ〜2ヨに加
えられている高電位の方がプラスになるために、線陰極
2イ〜2ヨからは電子が放出されない。かくして、線陰
極2においては、有効垂直走査期間の間に、上方の線陰
極2イから下方の線陰極2ヨに向って順に16H期間ず
つ電子が放出される。
Each line cathode 2i to 2yo is heated by a current flowing through it during the high potential of the driving pulse [i to yo].
The heated state is maintained so that electrons can be emitted during the low potential period of 1 to 2. As a result, 15 wire cathodes 2
From Y to Y, electrons are emitted only during the 1eH period when a low potential drive pulse [I to Y] is applied to each of them. During the period when a high potential is applied, the back electrode 1 and the vertical focusing electrode 3
Since the high potential applied to the linear cathodes 2i to 2yo is more positive than the potential at the position of the linear cathodes 2 determined by the bias voltage applied to the linear cathodes 2i to 2yo, No electrons are emitted from yo. Thus, in the line cathode 2, electrons are sequentially emitted from the upper line cathode 2a toward the lower line cathode 2y every 16H period during the effective vertical scanning period.

放出された電子は背面電極1により前方の方へ押し出さ
れ、垂直集束電極3のうち対向するスリット10を通過
し、垂直方向に集束されて、平板状の電子ビームとなる
The emitted electrons are pushed forward by the back electrode 1, pass through the opposing slits 10 of the vertical focusing electrode 3, and are vertically focused to form a flat electron beam.

次に、線陰極駆動パルス〔イ〜ヨ〕と垂直偏向信号v 
、 v’との関係について、第6図を用いて説明する。
Next, the line cathode drive pulses [I to Y] and the vertical deflection signal v
, v' will be explained using FIG.

垂直偏向信号v 、 v’は各線陰極パルス〔イ〜ヨ〕
の16H期間の間に1H分ずつ変化して16段階に変化
する。垂直偏向信号VとV′とはともに中心電圧がv4
のもので、■は順次増加し、V′は順次減少してゆくよ
うに、互いに逆方向に変化するよう罠なされている。こ
れら垂直偏向信号VとV′はそれぞれ垂直偏向電極4の
電極13と13′に加えられ、その結果、それぞれの線
陰極2イ〜2ヨから発生された電子ビームは垂直方向に
16段階に偏向され、先に述べたようにスクリーン9上
では1つの電子ビームで16ライン分のラスターを上か
ら順に順次1ライ/分ずつ描くように偏向される。
The vertical deflection signals v and v' are each line cathode pulse [I to Y]
During the 16H period, it changes by 1H and changes in 16 steps. The center voltage of both vertical deflection signals V and V' is v4.
They are trapped so that they change in opposite directions, such that ■ increases sequentially and V' decreases sequentially. These vertical deflection signals V and V' are applied to the electrodes 13 and 13' of the vertical deflection electrode 4, respectively, and as a result, the electron beams generated from the respective line cathodes 2I to 2Y are deflected in 16 steps in the vertical direction. As described above, one electron beam is deflected on the screen 9 so that a raster of 16 lines is sequentially drawn from the top at a rate of 1 line/minute.

以上の結果、16本の線陰極2イ〜2ヨの上方のものか
ら順に16H期間ずつ電子ビームが放出され、かつ各電
子ビームは垂直方向の15の区分内で上方から下方に順
次1ライン分ずつ偏向されることによって、スクリーン
9上では上端の第1ライン目から下端の240ライン目
まで順次1ライン分ずつ電子ビームが垂直偏向され、合
計240ラインのラスターが描かれる。
As a result of the above, electron beams are emitted for each 16H period from the top of the 16 line cathodes 2I to 2Y, and each electron beam is sequentially emitted for one line from top to bottom within 15 sections in the vertical direction. As a result, the electron beam is vertically deflected one line at a time on the screen 9 from the first line at the top end to the 240th line at the bottom end, thereby drawing a raster of 240 lines in total.

このように垂直偏向された電子ビームは制御電極5と水
平集束電極6とによって水平方向に180の区分に分割
されて取り出される。第1図ではそのうちの1区分のも
のを示している。この電子ビームは各区分毎に、制御電
極5によって通過量が制御され、水平集束電極6によっ
て水平方向に集束されて1本の細い電子ビームとなり、
次に述べる水平偏向手段によって水平方向に6段階に偏
向されてスクリーン9上の2絵素分のR,G、B容儀光
体20に順次照射される。第2図に垂直方向および水平
方向の区分を示す。制御電極6のそれぞれ15a〜15
nに対応する螢光体は2絵素分のR,G、Bとなるが説
明の便宜上、1絵素をR1゜G1.B1とし他方をR2
,G2.B2とする。
The electron beam thus vertically deflected is horizontally divided into 180 sections by the control electrode 5 and the horizontal focusing electrode 6 and extracted. Figure 1 shows one of these categories. The amount of passage of this electron beam is controlled for each section by a control electrode 5, and is focused horizontally by a horizontal focusing electrode 6 into a single thin electron beam.
The light is deflected in six steps in the horizontal direction by the horizontal deflection means described below, and is sequentially irradiated onto the R, G, and B light bodies 20 corresponding to two picture elements on the screen 9. FIG. 2 shows the vertical and horizontal divisions. Control electrodes 6 15a to 15, respectively
The phosphors corresponding to n are R, G, and B for two picture elements, but for convenience of explanation, one picture element is R1°G1. B1 and the other R2
, G2. Let's call it B2.

以下余白 つぎに、水平偏向駆動回路41は、水平偏向用カウンタ
ー(11ビツト)と、水平偏向信号を記憶しているメモ
リ29と、D−A変換器38とから構成されている。水
平偏向駆動回路41の入力パルスは第7図に示すように
垂直同期信号Vと水平同期信号Hに同期し、水平同期信
号Hの6倍のくり返し周波数のパルス6Hを用いる。
Next, the horizontal deflection drive circuit 41 is composed of a horizontal deflection counter (11 bits), a memory 29 storing a horizontal deflection signal, and a DA converter 38. As shown in FIG. 7, the input pulses of the horizontal deflection drive circuit 41 are synchronized with the vertical synchronizing signal V and the horizontal synchronizing signal H, and a pulse 6H having a repetition frequency six times that of the horizontal synchronizing signal H is used.

水平偏向用カウンター28は垂直同期信号Vによってリ
セットされて水平の6倍パルス6Hをカウントする。こ
の水平偏向用カウンター28は1Hの間に6回、1vの
間に240HX6/H=1440回カウントし、このカ
ウント出力はメモリ29のアドレスへ供給される。メモ
リ29からはアドレスに応じた水平偏向信号のデータ(
ここでは8ビツト)が出力され、D−A変換器38で、
第7図に示すh 、 h’のような水平偏向信号に変換
される。
The horizontal deflection counter 28 is reset by the vertical synchronizing signal V and counts the horizontal six-fold pulse 6H. This horizontal deflection counter 28 counts 6 times during 1H and 240H×6/H=1440 times during 1V, and this count output is supplied to the address of the memory 29. From the memory 29, horizontal deflection signal data (
Here, 8 bits) are output, and the D-A converter 38 outputs the
It is converted into horizontal deflection signals such as h and h' shown in FIG.

この回路では6X240ライン分のそれぞれに対応する
水平偏向信号を記憶するメモリアドレスがあり、1ライ
ンごとに規則性のある6個のデータをメモリに記憶され
ることにより、1H期間に6段階波の水平偏向信号を得
ることができる。
This circuit has memory addresses for storing horizontal deflection signals corresponding to each of 6 x 240 lines, and by storing 6 pieces of regular data for each line in the memory, 6 step waves are generated in 1H period. A horizontal deflection signal can be obtained.

この水平偏向信号は第7図に示すように6段階に変化す
る一対の水平偏向信号りとh′であり、ともに中心電圧
が■7のもので、hは順次減少し、h′は順次増加して
ゆくように、互いに逆方向に変化する。これら水平偏向
信号り、h’はそれぞれ水平偏向電極18と18′とに
加えられる。その結果、水平方向に区分された各電子ビ
ームは各水平期間の間にスクリーン9のR,G、B、R
,G、B(R1,G1.B1.R2,G2. B2)の
螢光体に順次H/eずつ照射されるように水平偏向され
る。かくして、各ラインのラスターにおいては水平方向
180個の各区分毎に電子ビームがR1,G1.B1.
R2,G2゜B2の各螢光体2oに順次照射される。
As shown in Figure 7, this horizontal deflection signal is a pair of horizontal deflection signals and h' that change in 6 steps, both of which have a center voltage of 7, where h decreases sequentially and h' increases sequentially. As they progress, they change in opposite directions. These horizontal deflection signals h' are applied to horizontal deflection electrodes 18 and 18', respectively. As a result, each horizontally divided electron beam is transmitted to the R, G, B, R of the screen 9 during each horizontal period.
, G, B (R1, G1.B1.R2, G2. B2) are horizontally deflected so that the phosphors are sequentially irradiated with H/e. Thus, in the raster of each line, the electron beams are divided into R1, G1, . B1.
Each phosphor 2o of R2, G2°B2 is sequentially irradiated with light.

そこで各ラインの各水平区分毎に電子ビームをR1,G
1. B1.R2,G2.B2の映像信号によって変調
することにより、スクリーン9の上にカラーテレビジョ
ン画像を表示することができる。
Therefore, the electron beam is set to R1, G for each horizontal section of each line.
1. B1. R2, G2. By modulating the B2 video signal, a color television image can be displayed on the screen 9.

次に、その電子ビームの変調制御部分について説明する
Next, the modulation control portion of the electron beam will be explained.

まず、テレビジョン信号入力端子23に加えられた複合
映像信号は色復調回路3oに加えられ、ここで、R−Y
とB−Yの色差信号が復調され、G−Yの色差信号がマ
トリクス合成され、さらに、それらが輝度信号Yと合成
されて、R,G、Hの各原色信号(以下R,G、B映像
信号という)が出力される。それらのR,G、B各映像
信号は180組のサンプルホールド回路組31a〜31
nに加エラれる。各サンプルホールド回路組31a〜3
1nはそれぞれR1用、G1用、B1用、R2用、G2
用。
First, the composite video signal applied to the television signal input terminal 23 is applied to the color demodulation circuit 3o, where the R-Y
and B-Y color difference signals are demodulated, the G-Y color difference signals are matrix-synthesized, and further, they are combined with the luminance signal Y to generate R, G, and H primary color signals (hereinafter R, G, and B (referred to as a video signal) is output. These R, G, and B video signals are processed by 180 sample and hold circuit sets 31a to 31.
There will be an error in addition to n. Each sample and hold circuit set 31a to 3
1n is for R1, G1, B1, R2, G2 respectively
for.

B2用の6個のサンプルホールド回路を有している。そ
れらのサンプルホールド出力は各々保持用のメモリ組3
2a〜32Hに加えられる。
It has six sample and hold circuits for B2. Those sample and hold outputs are each held by memory set 3.
Added to 2a-32H.

一方、基準クロック発振器33はPLL (フェーズロ
ックドループ)回路等により構成されており、この実施
例では色副搬送波fscの6倍の基準クロック6fsc
と2倍の基準クロック2f8Cを発生する。その基準ク
ロックは水平同期信号Hに対して常に一定の位相を有す
るように制御されている。基準クロック2fsoは偏向
用パルス発生回路42に加えられ、水平同期信号Hの6
倍の信号6Hと−ごとの信号切替パルスr1. (1,
、bl、 r2 、 q2゜q2.B2 のパルスを得
ている。一方基準クロック6f8Cはサンプリングパル
ス発生回路34に加えられ、ここでシフトレジスタによ
り、クロック1周期ずつ遅延される等して、水平周期(
63,5μ5ec)のうちの有効水平走査期間(約50
μ冠)の間に1000個のサンプリングパルスRa1〜
Bn2が順次発生され、その後に1個の転送パルスtが
発生される。このサンプリングパルスRa1〜Bn2 
は表示すべき映像の1ライン分を水平方向360の絵素
に分割したときのそれぞれの絵素に対応し、その位置は
水平同期信号Hに対して常に一定になるように制御され
る。
On the other hand, the reference clock oscillator 33 is constituted by a PLL (phase locked loop) circuit, etc., and in this embodiment, the reference clock 6fsc is six times as large as the color subcarrier fsc.
and generates a reference clock 2f8C twice as large. The reference clock is controlled to always have a constant phase with respect to the horizontal synchronizing signal H. The reference clock 2fso is added to the deflection pulse generation circuit 42, and the horizontal synchronizing signal H 6
Double signal 6H and - every signal switching pulse r1. (1,
, bl, r2, q2゜q2. I am getting a B2 pulse. On the other hand, the reference clock 6f8C is applied to the sampling pulse generation circuit 34, where it is delayed by one clock period by a shift register, etc., so that the horizontal period (
The effective horizontal scanning period (approximately 50
1000 sampling pulses Ra1~
Bn2 are generated sequentially, and then one transfer pulse t is generated. This sampling pulse Ra1~Bn2
corresponds to each picture element when one line of the video to be displayed is divided into 360 picture elements in the horizontal direction, and its position is controlled to always be constant with respect to the horizontal synchronizing signal H.

この1080個のサンプリングパルスRa1〜Bn2 
がそれぞれ180組のサンプルホールド回路組31a〜
31nに6個ずつ加えられ、これによって各サンプルホ
ールド回路組31a〜31nにVi1ラインを180個
に区分したときのそれぞれの2絵素分のR1,G1.B
1.R2,G2.B2の各映像信号が個別にサンプリン
グされホールドされる。
These 1080 sampling pulses Ra1 to Bn2
are each 180 sample and hold circuit sets 31a~
31n, and thereby R1, G1 . B
1. R2, G2. Each B2 video signal is individually sampled and held.

そのサンプルホールドされた180組のR,、G1゜B
1.R2,G2. B2の映像信号は1ライン分のサン
プルホールド終了後に180組のメモIJ 32 a〜
32nに転送パルスtによって一斉に転送され、ここで
次の一水平期間の間保持される。この保持されたR1.
G1.B、 、R2,G2.B2の信号はスイッチング
回路35 a〜35nに加えられる。スイッチング回路
35 a 〜35 nはそれぞれがR1,G1. B1
.R2゜G2.B2の個別入力端子とそれらを順次切換
えて出力する共通出力端子とを有するトライステートあ
るいはアナログゲートにより構成されたものである。
The sample-held 180 pairs of R,,G1゜B
1. R2, G2. After the B2 video signal is sampled and held for one line, 180 sets of memo IJ 32 a~
32n, the signals are transferred all at once by a transfer pulse t, and held here for the next horizontal period. This retained R1.
G1. B, , R2, G2. The B2 signal is applied to switching circuits 35a-35n. The switching circuits 35 a to 35 n each have R1, G1 . B1
.. R2°G2. It is composed of a tri-state or analog gate having individual input terminals of B2 and a common output terminal that sequentially switches and outputs them.

各スイッチング回路35a〜35nの出力は180組パ
ルス幅変調(PWM)回路376−37nに加えられ、
ここで、サンプルホールドされたR1.G1.B1.R
2,G2.B2映像信号の大きさに応じて基準パルス信
号がパルス幅変調されて出力される。その基準パルス信
号のくり返し周期は上記の信号切換パル、X r1+9
1 +b1 + ”2192.R2のパルス幅よりも充
分小さいものであることが望ましくたとえば、1:10
〜1:100程度のものが用いられる。
The output of each switching circuit 35a-35n is applied to 180 sets of pulse width modulation (PWM) circuits 376-37n,
Here, the sample-held R1. G1. B1. R
2, G2. The reference pulse signal is pulse width modulated according to the magnitude of the B2 video signal and output. The repetition period of the reference pulse signal is the above signal switching pulse, Xr1+9
1 + b1 + "2192. It is desirable that the pulse width is sufficiently smaller than the pulse width of R2. For example, 1:10
~1:100 is used.

このパルス幅変調回路3了a〜37nの出力は電子ビー
ムを変調するための制御信号として表示素子の制御電極
6の180本の単電板15a〜15nにそれぞれ個別に
加えられる。各スイッチング回路35a〜35nはスイ
ッチングパルス発生回路3eから加えられるスイッチン
グパルスr1゜ql + bl + r2 +q2 +
b2によって同時に切換制御される。
The outputs of the pulse width modulation circuits 3a to 37n are individually applied to the 180 single electric plates 15a to 15n of the control electrode 6 of the display element as control signals for modulating the electron beam. Each of the switching circuits 35a to 35n receives a switching pulse r1゜ql + bl + r2 +q2 + applied from the switching pulse generating circuit 3e.
Switching is controlled simultaneously by b2.

スイッチングパルス発生回路36は先述の偏向用パルス
発生回路42からの信号切換パルスr1+91+b1 
+ r21q2+b2によって制御されており、各水平
期間を6分割してH/eずつスイッチング回路35a 
〜35nを切換え、R1,G1.B1.R2,G2゜B
2 の各映像信号を時分割して順次出力し、パルス幅変
調回路37a〜37nに供給するように切換信号r1 
+q1 +b1 +r2+b2+92を発生する。
The switching pulse generation circuit 36 receives the signal switching pulse r1+91+b1 from the deflection pulse generation circuit 42 described above.
+r21q2+b2, each horizontal period is divided into 6, and each H/e switching circuit 35a
~35n, R1, G1 . B1. R2, G2゜B
The switching signal r1 is configured to time-divide and sequentially output each video signal of 2 and supply it to the pulse width modulation circuits 37a-37n
+q1 +b1 +r2+b2+92 is generated.

ここで注意すべきことは、スイッチング回路35 a 
−35nにおけるR1.G11B1.R2,G2.B2
ノ映映像骨の供給切換えと、水平偏向駆動回路41によ
る電子ビームR1,G1.B、 、R2,G2.B2の
螢光体への照射切換え水平偏向とが、タイミングにおい
ても順序においても完全に一致するように同期制御され
ていることである。これにより、電子ビームがR1螢光
体に照射されているときにはその電子ビームの照射量が
R1映像信号によって制御され、G1. B、 、R2
,G2. B2 についても同様に制御されて、各絵素
のR1,G、 、B1.R2,G2.B2各各党光の発
光がその絵素のR1,G1.B1.R2,G2.B2の
映像信号によってそれぞれ制御されることになり、各絵
素が入力の映像信号に従って発光表示されるのである。
What should be noted here is that the switching circuit 35 a
-R1 at 35n. G11B1. R2, G2. B2
The horizontal deflection drive circuit 41 switches the supply of electron beams R1, G1 . B, , R2, G2. The horizontal deflection for switching the irradiation to the phosphor B2 is synchronously controlled so that it completely matches both the timing and the order. As a result, when the electron beam is irradiating the R1 phosphor, the irradiation amount of the electron beam is controlled by the R1 video signal, and the G1. B, ,R2
, G2. B2 is similarly controlled, and R1, G, , B1 . R2, G2. B2 The light emission of each party light is caused by the R1, G1 . B1. R2, G2. Each picture element is controlled by the B2 video signal, and each picture element is displayed by emitting light according to the input video signal.

かかる制御が1ライン分の180組(各2絵素づつ)に
ついて同時に行われて1ライン360絵素の映像が表示
され、さらに240分のラインについて上方のラインか
ら順次行われて、スクリーン9上に1つの映像が表示さ
れることになる。
Such control is performed simultaneously for 180 sets of one line (2 picture elements each) to display an image of 360 picture elements for one line, and then sequentially for 240 minutes of lines starting from the upper line. One image will be displayed.

そして、以上の如き諸動作が入力テレビジョン信号の1
フイールド毎にくり返され、その結果、通常のテレビジ
ョン受像機と同様にスクリーン9上に動画のテレビジョ
ン映像が映出される。
The above operations are performed on one input television signal.
This is repeated for each field, and as a result, a moving television image is displayed on the screen 9 in the same way as a normal television receiver.

ところで、第8図a、bに示すように通常のテレビジョ
ン信号では第1フイールドの垂直側向(VN)と、第2
フイールドの垂直偏向(VN’ )では互いに挿間する
ように水平ラインは垂直方向に並ぶ。すなわち、第1フ
イールドの水平ラインH1,H2,・・・ R16の間
に第2フイールドの水平ライン馬r 、 H2r・・・
・・R16′が走査するようになる。
By the way, as shown in FIGS. 8a and 8b, in a normal television signal, the vertical direction (VN) of the first field and the second field are
In the vertical deflection (VN') of the field, the horizontal lines are aligned vertically so as to be intercalated with each other. That is, between the horizontal lines H1, H2, ... R16 of the first field, the horizontal lines r, H2r, ... of the second field are formed.
...R16' starts scanning.

ところが、パーソナルコンピュータのように、輝度変化
が2値(HIGHとLOW)l、がとらず、かつインタ
ーレースしない信号機器では、水平ラインH1〜H16
と水平ラインH16′が一致して、水平ライン数は通常
の%になり、画面は縦方向に粗くなる。
However, in signal equipment such as personal computers that do not have binary brightness changes (HIGH and LOW) and do not interlace, the horizontal lines H1 to H16
and the horizontal line H16' match, the number of horizontal lines becomes % of the normal number, and the screen becomes coarse in the vertical direction.

発明の目的 本発明は上記欠点を除去するものであり、パーンナルコ
ンピュータのようにインターレースしない信号発生機器
で倍密効果を出すことのできる画像表示装置を提供する
ことを目的とする。
OBJECTS OF THE INVENTION The present invention aims to eliminate the above-mentioned drawbacks, and it is an object of the present invention to provide an image display device capable of producing a double-density effect using a non-interlaced signal generating device such as a personal computer.

発明の構成 本発明による画像表示装置は、垂直フォーカスを水平フ
ォーカスと無関係に独立して変えることができることよ
り、インターレース同期信号受信時とノンインターレー
ス同期信号受信時とで垂直フォーカス電圧のみを変え、
ノンインターレース時、垂直フォーカスを甘くして擬似
的に各水平ライン間の空間を埋めて倍密効果を出すもの
である。
Structure of the Invention Since the image display device according to the present invention can change the vertical focus independently of the horizontal focus, only the vertical focus voltage can be changed when receiving an interlace synchronization signal and when receiving a non-interlace synchronization signal.
When non-interlaced, the vertical focus is softened to pseudo-fill the space between each horizontal line to create a double-density effect.

実施例の説明 以下本発明の一実施例を第9図、第10図を用いて説明
する。第9図は垂直集束電極に加える垂直フォーカス電
圧を変えるための回路例で、図中Tr1はベース端子A
に垂直偏向信号が加わるトランジスタ、Tt2は上記垂
直偏向信号の増幅用のトランジスタ、r11′iコレク
タ負荷抵抗、r2はエミッタ抵抗、またTr3〜Tr7
およびr3〜r7は低インピーダンス出力回路を構成す
るトランジスタおよび抵抗である。抵抗r と抵抗r6
の接続点より出刃端子Cが引き出されている。
DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. 9 and 10. Figure 9 is an example of a circuit for changing the vertical focusing voltage applied to the vertical focusing electrode, and in the figure Tr1 is the base terminal A.
Tt2 is a transistor for amplifying the vertical deflection signal, r11'i is a collector load resistance, r2 is an emitter resistance, and Tr3 to Tr7 are
and r3 to r7 are transistors and resistors that constitute a low impedance output circuit. resistance r and resistance r6
The blade terminal C is pulled out from the connection point.

上記構成において、トランジスタT r 2のバイアス
端子EKは、通常一定のバイアス電圧がかけられており
、そのコレクタ出力の直流レベルを決定しているが、第
9図では垂直フォーカスをインターレース時とノンイン
ターレース時とで変えるために、バイアス端子Bにスイ
ッチ6oを接続し、十B電源とアース間に直列に接続さ
れて挿入されたバイアス抵抗r81r91”10の直列
回路の抵抗r8とr9の接続点、抵抗r9 と抵抗r1
゜の接続点よりスイッチ6oの固定端子をおのおの引出
し、スイッチ5oの切り替えによりバイアス電圧値を変
えるようにしている。なお、第9図では一方の垂直偏向
信号(第4図でいえばVもしくはv7 )のみについて
示しているが、他方の垂直偏向信号についても、両垂直
偏向信号間の差電圧が変化しないように切り替える。
In the above configuration, a constant bias voltage is normally applied to the bias terminal EK of the transistor T r 2, which determines the DC level of its collector output. In order to change with time, a switch 6o is connected to the bias terminal B, and a bias resistor r81r91"10 is connected in series and inserted between the bias terminal B and the connecting point of the resistors r8 and r9 of the series circuit of 10. r9 and resistance r1
The fixed terminals of the switches 6o are each drawn out from the connection point of .degree., and the bias voltage value is changed by switching the switch 5o. Although Fig. 9 shows only one vertical deflection signal (V or v7 in Fig. 4), the voltage difference between the two vertical deflection signals is also adjusted so that the voltage difference between the two vertical deflection signals does not change. Switch.

第1o図において、実線の垂直偏向信号vN+。In FIG. 1o, the vertical deflection signal vN+ is a solid line.

vN−が通常フォーカス時(インターレース時)の波形
とすると、両信号vN+と■N−の平均値vFNがフォ
ーカス電圧であり、これをノンインターレース時は破線
で示す波形のように、垂直偏向信号vN+′とvN−’
の偏向感度を変えないように両信号間の差電圧はその1
捷でフォーカス電圧を■FN′のごとく低くなるように
変える。これにより、ノンインターレース時、擬似的に
各水平ラインの間の空間が埋まって倍密効果を出すこと
ができる。
If vN- is the waveform during normal focus (interlaced), the average value vFN of both signals vN+ and ■N- is the focus voltage, and when it is non-interlaced, the vertical deflection signal vN+ is the waveform shown by the broken line. ' and vN-'
The difference voltage between both signals is set to 1 to avoid changing the deflection sensitivity of
Change the focus voltage with the switch so that it becomes low like ■FN'. As a result, when non-interlacing is performed, the space between each horizontal line is filled in a pseudo manner to produce a double density effect.

発明の効果 以上のように本発明によれば、インターレース時とノン
インターレース時とで垂直フォーカス電圧を変え、ノン
インターレース時は垂直フォーカスを甘くすることによ
り、電子ビームの走査位置は変らないものの擬似的に倍
密効果を出すことができ見やすい画面を得ることができ
る。
Effects of the Invention As described above, according to the present invention, by changing the vertical focus voltage between interlaced and non-interlaced times, and making the vertical focus softer during non-interlaced times, the scanning position of the electron beam does not change, but the pseudo It is possible to create a double-density effect and obtain an easy-to-read screen.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例における画像表示装置に用い
られる画像表示素子の分解斜視図、第2図は同画像表示
素子の螢光面の拡大図、第3図は同画像表示素子を駆動
するために本発明に先立って考案された駆動回路のブロ
ック図、第4図、第6図、第6図、第7図はそれぞれ同
駆動回路の動作を説明するための各部の波形図、第8図
ギ〒番は4イ、ンターレース動作を説明するための図、
第9図は本発明の一実施例における画像表示装置の要部
の回路図、第10図は同装置の動作を説明するだめの波
形図である。 2.2イ〜2ヨ・・・・・・線陰極、3,3′・・・・
・垂直集束電極、4・・・・・・垂直偏向電極、5・・
・・・・ビーム流制御電極、7・・・・・水平偏向電極
、9・・・・スクリーン板、1o・・・・・・スリット
、2o・・・・・・螢光体、23・・・・・・入力端子
、24・・・・・同期分離回路、26・・・・・垂直偏
向用カウンター、26・・・・線陰極駆動回路、2了・
・・・・メモリ、28・・・・・水平偏向用カウンター
、29・・・・・・メモリ、30・・・・・色復調回路
、31a〜31n・・・・・・サンプルホールド回路、
32a〜32n・・・メモリ、33・・・・・基準クロ
ック発振器、34・・・・サンプリングパルス発生回路
、35a〜35n・・・・・・スイッチング回路、36
・・・スイッチングパルス発生回路、37a〜37n・
・・・・PWM回路、38・・・・・D/A変換器、3
9・・・・・D/A変換器、4o・・・・・・垂直偏向
駆動回路、41・・・水平偏向駆動回路、42 ・・・
・偏向用パルス発生回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
図 20 第 3 図 第4図 [−」 第7図 第81!l Hノ
FIG. 1 is an exploded perspective view of an image display element used in an image display device according to an embodiment of the present invention, FIG. 2 is an enlarged view of the fluorescent surface of the image display element, and FIG. A block diagram of a drive circuit devised prior to the present invention for driving, FIG. 4, FIG. 6, FIG. 6, and FIG. 7 are waveform diagrams of various parts for explaining the operation of the drive circuit, respectively. Figure 8 is gear number 4, a diagram to explain the interlacing operation,
FIG. 9 is a circuit diagram of a main part of an image display device according to an embodiment of the present invention, and FIG. 10 is a waveform diagram for explaining the operation of the device. 2.2i~2yo...line cathode, 3,3'...
・Vertical focusing electrode, 4... Vertical deflection electrode, 5...
... Beam flow control electrode, 7 ... Horizontal deflection electrode, 9 ... Screen plate, 1o ... Slit, 2o ... Fluorescent material, 23 ... ...Input terminal, 24...Synchronization separation circuit, 26...Vertical deflection counter, 26...Line cathode drive circuit, 2.
... Memory, 28 ... Horizontal deflection counter, 29 ... Memory, 30 ... Color demodulation circuit, 31a to 31n ... Sample hold circuit,
32a to 32n...Memory, 33...Reference clock oscillator, 34...Sampling pulse generation circuit, 35a to 35n...Switching circuit, 36
...Switching pulse generation circuit, 37a to 37n.
...PWM circuit, 38 ...D/A converter, 3
9...D/A converter, 4o...Vertical deflection drive circuit, 41...Horizontal deflection drive circuit, 42...
・Deflection pulse generation circuit. Name of agent: Patent attorney Toshio Nakao and 1 other person 2nd
Figure 20 Figure 3 Figure 4 [-] Figure 7 Figure 81! lHノ

Claims (1)

【特許請求の範囲】[Claims] スクリーン面上を垂直方向および水平方向にそれぞれ複
数に区分したそれぞれの垂直区分毎に電子ビームを発生
し、上記電子ビームを垂直方向および水平方向に偏向し
て画像を表示するようにするとともに、上記画像を作成
するテレビジョン信号のインターレース同期信号受信時
と、ノンインターレース同期信号受信時とで垂直フォー
カス電圧を切り替えてノンインターレース時の垂直フォ
ーカスをインターレース時のそれより甘くするようにし
たことを特徴とする画像表示装置。
The screen surface is divided vertically and horizontally into a plurality of sections, and an electron beam is generated for each of the vertical sections, and the electron beam is deflected in the vertical and horizontal directions to display an image. The device is characterized in that the vertical focus voltage is switched between when receiving an interlace synchronization signal of the television signal used to create an image and when receiving a non-interlace synchronization signal, so that the vertical focus during non-interlace is made softer than that during interlace. image display device.
JP10217584A 1984-05-21 1984-05-21 Picture display device Pending JPS60246182A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10217584A JPS60246182A (en) 1984-05-21 1984-05-21 Picture display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10217584A JPS60246182A (en) 1984-05-21 1984-05-21 Picture display device

Publications (1)

Publication Number Publication Date
JPS60246182A true JPS60246182A (en) 1985-12-05

Family

ID=14320346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10217584A Pending JPS60246182A (en) 1984-05-21 1984-05-21 Picture display device

Country Status (1)

Country Link
JP (1) JPS60246182A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5080032A (en) * 1973-11-12 1975-06-28
JPS5593640A (en) * 1979-01-10 1980-07-16 Matsushita Electric Ind Co Ltd Electron beam focussing device
JPS5881388A (en) * 1981-11-11 1983-05-16 Matsushita Electric Ind Co Ltd Picture display device
JPS5923385A (en) * 1982-07-30 1984-02-06 日本電気ホームエレクトロニクス株式会社 Printer
JPS5927436A (en) * 1982-08-07 1984-02-13 Matsushita Electric Ind Co Ltd Picture display apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5080032A (en) * 1973-11-12 1975-06-28
JPS5593640A (en) * 1979-01-10 1980-07-16 Matsushita Electric Ind Co Ltd Electron beam focussing device
JPS5881388A (en) * 1981-11-11 1983-05-16 Matsushita Electric Ind Co Ltd Picture display device
JPS5923385A (en) * 1982-07-30 1984-02-06 日本電気ホームエレクトロニクス株式会社 Printer
JPS5927436A (en) * 1982-08-07 1984-02-13 Matsushita Electric Ind Co Ltd Picture display apparatus

Similar Documents

Publication Publication Date Title
JPS60246182A (en) Picture display device
JPS6195683A (en) Image display device
JPH0567109B2 (en)
JPS6190591A (en) Picture display device
JP2817149B2 (en) Image display device
JPS59132548A (en) Picture display device
JPS6059888A (en) Picture display device
JPS60246183A (en) Picture display device
JPH0520033B2 (en)
JPS63206072A (en) Image display device
JPS63254877A (en) Picture display device
JPS613580A (en) Picture display device
JPH0339436B2 (en)
JPS61242485A (en) Image display device
JPS646593B2 (en)
JPH02134077A (en) Picture display device
JPH02116274A (en) Picture display device
JPS5883483A (en) Picture display
JPH0433100B2 (en)
JPS61242489A (en) Image display device
JPS6238086A (en) Picture display device
JPH0329358B2 (en)
JPS6190578A (en) Picture display device
JPS61113373A (en) Image display device
JPS62186677A (en) Picture display device