JPS613580A - Picture display device - Google Patents

Picture display device

Info

Publication number
JPS613580A
JPS613580A JP12393384A JP12393384A JPS613580A JP S613580 A JPS613580 A JP S613580A JP 12393384 A JP12393384 A JP 12393384A JP 12393384 A JP12393384 A JP 12393384A JP S613580 A JPS613580 A JP S613580A
Authority
JP
Japan
Prior art keywords
electron beam
screen
signal
horizontal
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12393384A
Other languages
Japanese (ja)
Inventor
Shizuo Inohara
猪原 静夫
Junpei Hashiguchi
淳平 橋口
Sadahiro Takuhara
宅原 貞裕
Minoru Ueda
稔 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP12393384A priority Critical patent/JPS613580A/en
Publication of JPS613580A publication Critical patent/JPS613580A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Details Of Television Scanning (AREA)

Abstract

PURPOSE:To keep the initial beam orbit at all times to a beam orbit change due to change in the lapse of time by adding a conductive wire detecting the state of an electron beam orbit near both ends of through-holes of a focus electrode. CONSTITUTION:Four conductive wires are added near the upper and lower ends of the through-hole arranged in plurality in the horizontal direction of the vertical focus electrode and outputs of the wires A1, B1, A2 and B2 are sampled by sampling circuits 52-55. The sampled signal is subject to DC level shift by level shift circuits 56-59, A/D-converted by A/D converters 60-63 and stored in an initial memory 64 as an initial value data. Thus data becomes the basic data to be compared with the data in the lapse of time and a vertical deflection signal is changed by reading the data in the alpse of time to a microcomputer 69 and the signal is corrected by applying feedback to the memory 27.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、スクリーン上の画面を垂直方向に複数の区分
に分割したときのそれぞれの区分毎に電子°ビームを発
生させ、各区分毎にそれぞれの電子ビームを垂直方向に
偏向して複数のラインを表示し、全体としてテレビジョ
ン画像を表示する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention generates an electron beam for each division when a screen is vertically divided into a plurality of divisions, and generates an electron beam for each division. The present invention relates to a device that displays a plurality of lines by vertically deflecting an electron beam to display a television image as a whole.

従来例の構成とその問題点 従来、カラーテレビジョン画像表示用の表示素子として
は、ブラウン管が主として用いられているが、従来のブ
ラウン管では画面の大きさに比して奥行きが非常に長く
、薄形のテレビジョン受像機を作成することは不可能で
あった。また、平板状の表示素子゛として最近EL表示
素子、゛プラズマ表示装置、液晶表示素子等が開発され
ているが、いずれも輝度、コントラスト、カラー表示等
の性能の面で不十分であり、実用化されるには至ってい
ない。
Conventional configurations and their problems Traditionally, cathode ray tubes have been mainly used as display elements for displaying color television images, but conventional cathode ray tubes are extremely long and thin compared to the screen size. It was impossible to create a shaped television receiver. In addition, although EL display elements, plasma display devices, liquid crystal display elements, etc. have recently been developed as flat display elements, all of them are insufficient in terms of performance such as brightness, contrast, and color display, and are not suitable for practical use. It has not yet reached the point where it has been standardized.

そこで電子ビームを用いて平板状の表示装置を達成する
ものとして、本出願人は特願昭56−20618号(特
開紹57’−185590号公報)により、新規な表示
装置を提案した。  。
Therefore, in order to achieve a flat display device using electron beams, the present applicant proposed a new display device in Japanese Patent Application No. 56-20618 (Japanese Unexamined Patent Publication No. 57'-185590). .

これは、スクリーン上の画面°を垂直方向に複数の区分
に区分したときのそれぞれの区分毎に電子ビームを発生
させ、各区分毎にそれぞれの電子ビームを垂直方向に偏
向して複数のラインを表示し、全体としてテレビジョン
画像を表示するものである。
This method generates an electron beam for each section when the screen is divided vertically into multiple sections, and deflects each electron beam vertically for each section to create multiple lines. The television image is displayed as a whole.

まず、ここで用いられる画像表示菓子の基本的な一構成
例を第1図に示して説明する。この表示素子は、後方か
ら前方に向って順に、背面電極(1)、ビーム源として
の線陰極(2)、垂直集束電極(3) (37’ 。
First, a basic configuration example of the image display confectionery used here will be explained with reference to FIG. This display element includes, from the back to the front, a back electrode (1), a line cathode (2) as a beam source, and a vertical focusing electrode (3) (37').

垂直偏向電極(4)、ビーム流制御電極(5)、水平集
束電極(6)、水平偏向電極(7)、ビーム加速電極(
8)およびスクリーン板(9)が配置されてM成されて
おり、これらが扁平なガラスバルブ(図示せず)の真空
になされた内部に収納されている。ビーム源としての線
陰極(2)は水平方向に線状に分布する電子ビームを発
生するように水平方向に張架されており、かかる線陰極
(2)が適宜間隔を介して垂直方向に複数本(図では(
2a)〜(2d)の4本のみ示している)設けられてい
る。この実施例では15本設けられているものとする。
Vertical deflection electrode (4), beam flow control electrode (5), horizontal focusing electrode (6), horizontal deflection electrode (7), beam acceleration electrode (
8) and a screen plate (9) are arranged to form an M configuration, and these are housed in the evacuated interior of a flat glass bulb (not shown). A line cathode (2) serving as a beam source is stretched horizontally so as to generate an electron beam distributed linearly in the horizontal direction, and a plurality of line cathodes (2) are arranged vertically at appropriate intervals. Book (in the figure (
Only four of them (2a) to (2d) are shown) are provided. In this embodiment, it is assumed that 15 pieces are provided.

それらを(2a)〜(2o)とする。Let them be (2a) to (2o).

これらの線陰極(2)はたとえば10〜20μφのタン
グステン線の表面に熱電子放出用の酸化物陰極材料が塗
着されて構成されている。そして、これらの線陰極(2
a)〜(2o)は電流が流されることにより熱電子ビー
ムを発生しうるように加熱されており、後述するように
、上記の線陰極(2a)から順に一定時間ずつ電子ビー
ムを放出するように制御される。
These wire cathodes (2) are constructed by coating the surface of a tungsten wire with a diameter of 10 to 20 μΦ with an oxide cathode material for thermionic emission. And these line cathodes (2
a) to (2o) are heated so as to generate a thermionic electron beam when a current is passed through them, and as described later, the electron beams are emitted sequentially for a certain period of time starting from the line cathode (2a). controlled by.

背面電極(1)は、その一定時間電子ビームを放出すべ
く制御される線陰極以外の他の線陰極からの電子ビーム
の発生を抑止し、かつ、発生された電子ビームを前方向
だけに向けて押し出す作用をする。
The back electrode (1) suppresses the generation of electron beams from other line cathodes other than the line cathode that is controlled to emit electron beams for a certain period of time, and directs the generated electron beams only in the forward direction. It has the effect of pushing out.

この背面電極(1)はガラスバルブの後壁の内面に付着
された導電材料の塗膜によって形成きれていてもよい。
This back electrode (1) may be formed by a coating of electrically conductive material applied to the inner surface of the rear wall of the glass bulb.

また、これら背面電極(υと線陰極(2)とのかわりに
、面状の電子ビーム放出陰極を用いてもよい。
Moreover, a planar electron beam emitting cathode may be used instead of these back electrodes (υ) and the linear cathode (2).

垂直集束電極(3)は線陰極(2a)〜(2o)のそれ
ぞれと対向する水平方向に長いスリット(イ)を有する
導電板(ロ)であり、線陰極(2)から放出された電子
ビームをそのスリット勾を通して取り出し、かつ、垂直
方向に集束させる。水平方向1ライン分(86゜絵素分
)の電子ビームを同時に取り出す。図では、そのうちの
水平方向の1区分のもののみを示している。スリットo
Qは途中に適宜の間隔で桟が設けられていてもよく、あ
るいは、水平方向に小さい間隔(はとんど接する程度の
間I!l@)で多数個並べて設けられた貫通孔の列で実
質的にスリットとして構成されてもよい。垂直集束電極
(3yも同様のものである。
The vertical focusing electrode (3) is a conductive plate (b) having a horizontally long slit (a) facing each of the line cathodes (2a) to (2o), and it collects the electron beam emitted from the line cathode (2). is taken out through the slit and focused vertically. Electron beams for one horizontal line (86° picture elements) are taken out at the same time. In the figure, only one section in the horizontal direction is shown. slit o
Q may be provided with crosspieces at appropriate intervals in the middle, or may be a row of many through holes arranged at small intervals in the horizontal direction (I!l@ between almost touching). It may be configured substantially as a slit. The vertical focusing electrode (3y is also similar).

垂直偏向電極(4)は上記スり9/トαqのそれぞれの
中間の位置に水平方向にして複数個配置されており、そ
れぞれ、絶縁基板(ロ)の上面と下面とに導電体軸ハか
設けられたもので構成されている。そして、相対向する
導電体o3(2)′の間に垂直偏向用電圧が印加され、
電子ビームを垂直方向に偏向する。
A plurality of vertical deflection electrodes (4) are arranged horizontally at intermediate positions between the above-mentioned slits 9/g αq, and conductor axes are provided on the upper and lower surfaces of the insulating substrate (b), respectively. It is made up of the following: Then, a vertical deflection voltage is applied between the opposing conductors o3(2)',
Deflect the electron beam vertically.

この実施例では、一対の導電体UKによって1本の線陰
@ (2)からの電子ビームを垂直方向に16ライン分
の位置に偏向する。そして16個の垂直偏向電極(4)
によって16本の線陰極(2)のそれぞれに対応する1
5対の導電体対が構成され、結局、スクリーン(9)上
に240本の水平ラインを描くように電子ビームを偏向
する。
In this embodiment, the electron beam from one line shadow @ (2) is deflected vertically to a position corresponding to 16 lines by a pair of conductors UK. and 16 vertical deflection electrodes (4)
1 corresponding to each of the 16 line cathodes (2) by
Five pairs of conductors are constructed and ultimately deflect the electron beam to draw 240 horizontal lines on the screen (9).

次に、制御電極(5)はそれぞれが垂直方向に長いスリ
ットa<を有する導電板(イ)で構“成されており、所
定間隔をあけて水平方向に複数個並設されている。この
実施例では180本の制御電極用導電板(15−1)〜
(15−n)が設けられている。(図では9本のみ示し
ている)。この制御電極(5)はそれぞれが電子ビーム
を水平方向に2絵素分ずつに区分して取り出し、かつそ
の通過量をそれぞれの絵素を表示するための映像信号に
従って制御する。従って、制御電極(5)用導電板(1
5−1)〜(15−n)を18080本設ば水平194
2分当り860絵素を表示することができる。また、映
像をカラーで表示するために、各絵素はR,G、 Hの
8色の蛍光体で表示すること・とじ、各制御電極(5)
には2絵素分のRG、Bの各映像信号が順次加えられる
。また、180本の制御型tM (5)用導電板(15
−1) 〜(15−n)のそれぞれには1ライン分の1
80組(1組あたり2絵素)の映像信号が同時に加えら
れ、1ライン分の映像が一時に表示される。
Next, the control electrodes (5) are composed of conductive plates (A) each having a long slit a in the vertical direction, and a plurality of them are arranged in parallel in the horizontal direction at a predetermined interval. In the example, 180 conductive plates for control electrodes (15-1) ~
(15-n) is provided. (Only 9 lines are shown in the figure). Each of the control electrodes (5) separates and extracts the electron beam into two picture elements in the horizontal direction, and controls the amount of electron beam passing therethrough in accordance with a video signal for displaying each picture element. Therefore, the conductive plate (1) for the control electrode (5)
If 18080 pieces of 5-1) to (15-n) are installed, horizontal 194
It can display 860 picture elements per 2 minutes. In addition, in order to display images in color, each picture element must be displayed with 8 colors of phosphors: R, G, and H.
RG and B video signals for two picture elements are sequentially added to the . In addition, 180 control type tM (5) conductive plates (15
-1) to (15-n) each has one line worth of
Eighty sets of video signals (two picture elements per set) are applied simultaneously, and one line of video is displayed at one time.

水平集束電極(6)は制御111c極(5)のスリット
α◆と相対向する垂直方向に長い複数本(180本)の
スリット(至)を有する導電板Qηで構成され、水平方
向に区分されたそれぞれの絵素毎の電子ビームをそれぞ
れ水平方向に集束して細い電子ビームにする。
The horizontal focusing electrode (6) is composed of a conductive plate Qη having a plurality of vertically long (up to 180) slits facing opposite to the slit α◆ of the control pole 111c (5), and is divided in the horizontal direction. The electron beams for each picture element are focused horizontally into a narrow electron beam.

水平偏向電極(7)は上記スリットαQのそれぞれの両
側の位置に垂直方向にして複数本配置された導電板(ト
)011で構成されており、それぞれの電極(ト)げに
6段階の水平偏向用電圧が印加されて、各絵素毎の電子
ビームをそれぞれ水平方向に偏向し、スクリーン(9)
上で2組のR,QBの各蛍光体を順次照射して発光させ
るようにする。その偏向範囲は、この実施例では各電子
ビーム毎に2絵素分の幅である。
The horizontal deflection electrode (7) is composed of a plurality of conductive plates (G) 011 arranged vertically on both sides of the slit αQ, and each electrode (G) has six levels of horizontal deflection. A voltage is applied to horizontally deflect the electron beam for each pixel, and the screen (9)
Above, the two sets of R and QB phosphors are sequentially irradiated to emit light. In this embodiment, the deflection range is two picture elements wide for each electron beam.

加速電極(8)は垂直偏向電極(4)と同様の位置に水
平方向にして設けちれた複数個の導電板αIで構成され
ており、電子ビームを充分なエネルギーでスクリーン(
9)に衝突させるように加速する。
The accelerating electrode (8) is composed of a plurality of conductive plates αI arranged horizontally at the same position as the vertical deflection electrode (4), and it screens the electron beam with sufficient energy (
9) Accelerate so that it collides with

スクリーン(9)は電子ビームの照射によって発光され
る蛍光体勾がガラス板(2)の裏面に塗布され、また、
メタルバック層(図示せず)が付加されてm成されてい
る。蛍光体に)は制御電極(5)の1つのスリットα(
に対して、すなわち水平方向に区分された各1本の電子
ビームに対して、R,G、Bの8色の蛍光体が2対ずつ
設けられており、垂直方向にストライプ状に塗布されて
いる。第1図中でスクリーン(9)に記入した破線は複
数本の線陰極(2)のそれぞれに対応して表示される垂
直方向での区分を示し、2点鎖線は複数本の制御電極(
5)のそれぞれに対応して表示される水平方向での区分
を示す。
The screen (9) has a phosphor gradient coated on the back side of the glass plate (2) that emits light when irradiated with an electron beam, and
A metal back layer (not shown) is added to form the structure. one slit α (on the phosphor) of the control electrode (5)
In other words, two pairs of eight-color phosphors, R, G, and B, are provided for each electron beam divided in the horizontal direction, and are applied in stripes in the vertical direction. There is. The broken lines drawn on the screen (9) in FIG.
5) shows the horizontal divisions displayed corresponding to each of the items.

これら両者で仕切られた1つの区画には、第2図に拡大
して示すように、水平方向では2絵素分のR,G、Bの
蛍光体に)があり、垂直方向では16ライン分の幅を有
している。1つの区画の大きさは、たとえば、水平方向
が1■、垂直方向が9mmである。
As shown in the enlarged view in Figure 2, one section partitioned by these two has R, G, and B phosphors for two pixels in the horizontal direction, and 16 lines in the vertical direction. It has a width of The size of one section is, for example, 1 mm in the horizontal direction and 9 mm in the vertical direction.

なお、第1図]ζおいては、わかり易くするために水平
方向の長さが垂直方向に対して非常に大きく引き伸ばし
て描かれている点に注意されたい。
Note that in FIG. 1] ζ, the length in the horizontal direction is greatly expanded relative to the vertical direction for ease of understanding.

また、この実施例では1本の制御電極(5)すなわち1
本の電子ビームに対してR,G、 Hの蛍光体に)が2
絵素分の1対のみ設けられているが、もちろん、l絵素
あるいはB絵素以上設けられていてもよくその場合には
制御電極(5)には1絵素あるいは3絵素以上のための
R,G、B映像信号が順次加えられ、それと同期して水
平偏向がなされる。
In addition, in this embodiment, one control electrode (5), i.e. one
For the electron beam of the book, the R, G, H phosphors) are 2
Although only one pair for each picture element is provided, it is of course possible to provide one pair for one picture element or more than B picture elements, in which case the control electrode (5) has one pair for one picture element or for three or more picture elements. R, G, and B video signals are sequentially applied, and horizontal deflection is performed in synchronization with the R, G, and B video signals.

次に、この表示素子にテレビジョン映像を表示するため
の駆動回路の基本構成および各部の波形を第8図に示し
て説明する。最初に、電子ビームをスクリーン(9)に
照射してラスターを発光させるための駆動部分について
説明する。
Next, the basic configuration and waveforms of each part of a drive circuit for displaying television images on this display element will be explained with reference to FIG. First, a driving portion for irradiating the screen (9) with an electron beam to emit raster light will be described.

電源回路曽は表示素子の各電極に所定のバイアス電圧〔
動作電圧〕を印加するための回路で、背面電極(1)に
は−■1、垂直集束電極(3) C3fにはVs 、 
vs、水平集束電極(6)にはv6、加速電極(8)に
はvs、スクリーン(9)にはvsの直流電圧を印加す
る。
The power supply circuit So applies a predetermined bias voltage to each electrode of the display element.
A circuit for applying operating voltage] -■1 to the back electrode (1), Vs to the vertical focusing electrode (3) C3f,
A DC voltage of vs, v6 is applied to the horizontal focusing electrode (6), vs is applied to the acceleration electrode (8), and vs is applied to the screen (9).

次に、入力端子に)にはテレビジョン信号の複合映像信
号が加えられ、同期分離回路−で垂直同期信号Vと水平
同期信+3Hとが分離抽出される。
Next, a composite video signal of a television signal is applied to the input terminal (), and a vertical synchronizing signal V and a horizontal synchronizing signal +3H are separated and extracted by a synchronizing separation circuit -.

重置偏向駆動回路−は、垂直偏向用カウンタ(2)、垂
直偏向信号記憶用のメモリに)、ディジタル−アナログ
変換器員(以下D−A変換器という)によって構成され
る。重置偏向駆動回路−の入力パルスとしては、第4図
に示す垂直同期信号Vと水平同期信@Hを用いる。垂直
偏向用カウンタ@(8ビツト)は、重直同期信@Vによ
ってリセットされて水平同期信号Hをカウントする。こ
の重度偏向用カウンタ(2)は垂直周期のうちの垂直帰
線期間を除いた有効走査期間(ここでは24OH分の期
間とする)をカウントし、このカウント出力はメモリに
)のアドレスへ供給される。メモリに)からは各アドレ
スに応じた垂直偏向信号のデータ(ここでは10ビツト
)が出力され、D−A変換器に)で第4図(第8図(b
) D )に示すV、υ′の垂直偏向信号に変換される
。この回路では249H分のそれぞれのラインに対応す
る垂直偏向信号を記憶するメモリアドレスがあり、16
H分ごとに規則性のあるデータをメモリに記憶させるこ
とにより、16段階の垂直偏向信号を得ることができる
The superposed deflection drive circuit is composed of a vertical deflection counter (2), a memory for storing vertical deflection signals), and a digital-to-analog converter (hereinafter referred to as a DA converter). As input pulses to the superposed deflection drive circuit, a vertical synchronizing signal V and a horizontal synchronizing signal @H shown in FIG. 4 are used. The vertical deflection counter @ (8 bits) is reset by the duplex synchronization signal @V and counts the horizontal synchronization signal H. This severe deflection counter (2) counts the effective scanning period (in this case, a period of 24OH) excluding the vertical retrace period of the vertical period, and this count output is supplied to the address in the memory. Ru. The vertical deflection signal data (in this case, 10 bits) corresponding to each address is output from the memory) and is output to the D-A converter) as shown in Figure 4 (Figure 8 (b).
) is converted into a vertical deflection signal of V, υ′ shown in (D). In this circuit, there are memory addresses for storing vertical deflection signals corresponding to each line for 249H, and 16
By storing regular data in the memory every H minutes, a 16-step vertical deflection signal can be obtained.

一方、線陰極駆動回路(ホ)は垂直同期信号Vと垂直偏
向用カウンタ(ハ)の出力を用いて線陰極駆動パルスa
〜0を作成する。第5図(a)は垂直同期信号■、水平
同期信号Hおよび垂直傷内用カウンタに)の下位5ビツ
トの関係を示す。第5図(b)はこれら各信号を用いて
16Hごとの線陰極駆動パルスa′〜0′をつくる方法
を示す。第5図で、LSBは最低ビットを示し、  (
LSB+1)はLSBより1つ上位のビットを意味する
On the other hand, the line cathode drive circuit (e) uses the vertical synchronization signal V and the output of the vertical deflection counter (c) to generate the line cathode drive pulse a.
~Create 0. FIG. 5(a) shows the relationship between the vertical synchronizing signal (2), the horizontal synchronizing signal (H), and the lower five bits of the vertical wound counter (2). FIG. 5(b) shows a method of creating line cathode drive pulses a' to 0' every 16H using these signals. In Figure 5, LSB indicates the lowest bit, (
LSB+1) means the bit one higher than the LSB.

最初の線陰極駆動パルスa′は垂直同期信号Vと垂直偏
向用カウンタに)の出力CLSB+4)を用いてR−S
フリップフロップなどで作成することができ、線#極都
動パルスb′〜θ′はシフトレジスタを用いて、線陰極
駆動パルスa′を垂直偏向用カウンタ(2)の出力(L
SB +8 )の反転したものをクロックとし転送する
ことによ、り得ることができる。この駆動パルスa′〜
0′は反転されて各パルス期間のみ低電位にされ、それ
以外の期間には約20ボルトの高電位にされた線陰極駆
動パルスa〜0に変換され(第8図(b) E ) 、
各線陰極(2a) 〜(2o)に加えられる。
The first line cathode drive pulse a' is generated using the vertical synchronizing signal V and the output CLSB+4) of the vertical deflection counter.
The line cathode drive pulses b' to θ' can be generated using a flip-flop or the like, and the line cathode drive pulses a' are output from the vertical deflection counter (2) (L) using a shift register.
This can be achieved by transferring the inverted version of SB +8) as a clock. This drive pulse a'~
0' is inverted and converted into line cathode drive pulses a to 0, which have a low potential only during each pulse period and a high potential of about 20 volts during other periods (Fig. 8(b) E),
It is added to each line cathode (2a) to (2o).

各線陰極(2a)〜(2o)はその駆動パルスa〜0の
高電位の間に電流が流されて加熱されており、駆動パル
スa〜0の低電位期間に電子を放出しうるように加熱状
態が保持される“。これにより、15本の線陰極(2a
)〜(20)からはそれぞれに低電位の駆動パルスa〜
0′が加えられた16H期間にのみ電子が放出される。
Each line cathode (2a) to (2o) is heated by passing a current during the high potential period of the drive pulses a to 0, and is heated so that electrons can be emitted during the low potential period of the drive pulses a to 0. “state is maintained.” This results in 15 line cathodes (2a
) to (20) respectively generate low potential drive pulses a to
Electrons are emitted only during the 16H period when 0' is added.

高電位が加えられている期間には、背面電極(1)と垂
直集束電極(3)とに加えられているバイアス電圧によ
って定められた線陰極(2)の位置における電位よりも
線陰極(2a)〜(20)に加えられている高電位の方
がプラスになるために、線陰極(2a)〜(20)から
は電子が放出されない。     ・□かくして、線陰
極(2)においては、有効垂直走査期間の間に、上方の
線陰極(2a)から下方の線陰極(2o)に向って順に
16H期間ずつ電子が放出される。
During periods when a high potential is applied, the line cathode (2a ) to (20) is more positive, so no electrons are emitted from the line cathodes (2a) to (20).・□Thus, in the line cathode (2), electrons are sequentially emitted from the upper line cathode (2a) to the lower line cathode (2o) for each 16H period during the effective vertical scanning period.

放出された電子は背面電極(υにより前方の方へ押し出
され、垂直集束電極(3)のうち対向するスリットαQ
を通過し、垂直方向に集束されて、平板状の電子ビーム
となる。
The emitted electrons are pushed forward by the back electrode (υ) and are pushed forward by the opposing slit αQ of the vertical focusing electrode (3).
The beam passes through the beam and is vertically focused into a flat electron beam.

次に、線陰極駆動パルスa % Oと垂直偏向信号1)
mu’との関係について、第6図を用いて説明する。垂
直偏向信号t+、t+’は各線陰極パルスa〜0の16
H期間の間にIH分ずつ変化して16段階に変化する。
Next, the line cathode drive pulse a% O and the vertical deflection signal 1)
The relationship with mu' will be explained using FIG. The vertical deflection signals t+, t+' are 16 of each line cathode pulse a~0.
During the H period, the IH value changes in 16 steps.

垂直偏向値?ivとV′とはともに中心電圧がV4のも
ので、Vは順次増加し、V′は順次減少してゆくように
、互いに逆方向に変化するようになされている。これら
垂直偏向値+3vとV′はそれぞれ垂直偏向電極(4〕
の電極(至)とV′に加えられ、その結果、それぞれの
線陰極(2a)〜(2o)から発生された電子ビームは
垂直方向に16段階に偏向され、先に述べたようにスク
リーン(9)上では1つの電子ビームで16ライン分の
ラスターを上から順に順次1942分ずつ描くように偏
向される。
Vertical deflection value? Both iv and V' have a center voltage of V4, and are configured to change in opposite directions so that V increases sequentially and V' decreases sequentially. These vertical deflection values +3v and V' are respectively the vertical deflection electrode (4)
As a result, the electron beams generated from the respective line cathodes (2a) to (2o) are vertically deflected in 16 steps, and as mentioned earlier, the electron beams are applied to the screen (to) and V'. 9) Above, one electron beam is deflected so that a raster of 16 lines is sequentially drawn by 1942 minutes from the top.

以上の結果、15本の線陰極(2a)〜(2o)の上方
のものから順に16H期間ずつ電子ビームが放出され、
かつ各電子ビームは垂直方向の15の区分内で上方から
下方に順次1ライン分ずつ偏向されることによって、ス
クリーン(9)上では上端の第1ライン目から下端の2
40ライン目まで順次1ライン分ずつ電子ビームが垂直
偏向され、合計240ラインのラスターが描かれる。
As a result of the above, electron beams are emitted for each 16H period starting from the top of the 15 line cathodes (2a) to (2o),
Each electron beam is deflected one line at a time from top to bottom within 15 sections in the vertical direction, so that on the screen (9), from the first line at the top to the second line at the bottom.
The electron beam is vertically deflected one line at a time up to the 40th line, and a total of 240 raster lines are drawn.

このように垂直偏向された電子ビームは制御電極(5)
と水平集束電極(6)とによって水平方向に180の区
分に分割されて取り出される。第1図ではそのうちの1
区分のものを示している。この電子ビームは各区分毎に
、制御電極(5)によって通過員が制御され、水平集束
電極り6)によって水平方向に集束されて1本の細い電
子ビームとなり、次に述べる水平偏向手段によって水平
方向に6段階に偏向されてスクリーン(9)上の2絵素
分のR,G、 B各蛍光体に)に順次照射される。第2
図に垂直方向および水平方向の区分を示す。制御電極(
5)のそれぞれ(15−1)〜(15−n)に対応する
蛍光体は2絵素分のR,G、 Bとなるが説明の便宜上
、1絵素をR1* cl。
The vertically deflected electron beam is sent to the control electrode (5).
It is divided into 180 sections in the horizontal direction by a horizontal focusing electrode (6) and taken out. In Figure 1, one of them
The classification is shown. The passage of this electron beam is controlled for each section by a control electrode (5), and horizontally focused by a horizontal focusing electrode (6) into a single narrow electron beam. The light is deflected in six steps in the direction, and is sequentially irradiated onto each of the R, G, and B phosphors for two picture elements on the screen (9). Second
The figure shows vertical and horizontal divisions. Control electrode (
The phosphors corresponding to (15-1) to (15-n) in 5) are R, G, and B for two picture elements, but for convenience of explanation, one picture element is represented by R1*cl.

Blとし他方をR2,G2e B2とする。Let Bl be R2, G2e and B2.

つぎに、水平偏向駆動回路的は、水平偏向用カウンタ@
(11ビツト)、水平偏向信号を記憶しているメモリ■
、D−A変換器に)から構成されている。水平偏向駆動
回路ゆの入力パルスは第7図に示示すように垂直同期信
号Vと水平同期信@Hに同期し、水平同期信号Hの6倍
のくり返し周波数のパルス6Hを用いる。水平偏向用カ
ウンタに)は垂直同期信号Vによってリセットされて水
平の6倍パルス6Hをカウントする。この水平偏向用カ
ウンタに)はIHの間に6回、1■の間に240HX6
/)(=14.40回カウントし、このカウント出力は
メモリ翰のアドレスへ供給される。メモリ翰からはアド
レスに応じた水平偏向信号のデータ(ここでは8ビツト
)が出力され、D−A、9換器曽で、第7図(第8図(
b) C)に示すり、h’のような水平偏向信号に変換
される。この回路では6 X 240ライン分のそれぞ
れに対応する水平偏向信号を記憶するメモリアドレスが
あり、1ラインごとに規則性のある6個のデータをメモ
リに記憶させることにより、IH期間に6段階波の水平
偏向信号を一得ることができる。
Next, in terms of the horizontal deflection drive circuit, the horizontal deflection counter @
(11 bits), memory that stores horizontal deflection signals■
, D-A converter). As shown in FIG. 7, input pulses to the horizontal deflection drive circuit are synchronized with the vertical synchronizing signal V and the horizontal synchronizing signal @H, and pulses 6H having a repetition frequency six times that of the horizontal synchronizing signal H are used. The horizontal deflection counter) is reset by the vertical synchronizing signal V and counts the horizontal six times pulse 6H. This horizontal deflection counter) is 6 times during IH, 240H x 6 during 1
/) (=14. Counts 40 times, and this count output is supplied to the address of the memory wire. The memory wire outputs horizontal deflection signal data (here, 8 bits) according to the address, and the D-A , 9 Kankiso, Figure 7 (Figure 8 (
b) Converted to a horizontal deflection signal as shown in C) and h'. This circuit has memory addresses for storing horizontal deflection signals corresponding to each of 6 x 240 lines, and by storing 6 pieces of regular data for each line in the memory, 6 step waves can be generated during the IH period. One horizontal deflection signal can be obtained.

この水平偏向信号は第7図に示すように6段階に変化す
る一対の水平偏向信号りとh′であり、ともに中心電圧
がVyのもので、hは順次減少し、h′は順次増加して
ゆくように、互いに逆方向に変化する。これら水平偏向
信号り、h’はそれぞれ水平偏向電極(7)の電極(至
)と(至)′とに加えられる。その結果、水平方向に区
分された各電子ビームは各水平期間の間にスクリーン(
9)のR,G、B、 R,Ge B (R1やGl。
As shown in Fig. 7, this horizontal deflection signal is a pair of horizontal deflection signals and h' that change in 6 steps, both of which have a center voltage of Vy, where h decreases sequentially and h' increases sequentially. They change in opposite directions as they move forward. These horizontal deflection signals h' are applied to electrodes (to) and (to)' of the horizontal deflection electrode (7), respectively. As a result, each horizontally segmented electron beam has a screen (
9) R, G, B, R, Ge B (R1 and Gl.

Bl e R2# G2 e B2 )の蛍光体に順次
H/6ずつ照射されるように水平偏向される。かくして
、各ラインのラスターにおいて水平方向1jllO個の
各区分毎に電子ビームがT<1. Glp Bll R
2,G2s Bgの各蛍光体(至)に順次照射される。
It is horizontally deflected so that the phosphors of Ble R2# G2 e B2 ) are sequentially irradiated with H/6. Thus, in each line raster, the electron beam is transmitted for each of the 1jllO sections in the horizontal direction such that T<1. Glp Bll R
2, G2s Each phosphor (to) of Bg is sequentially irradiated.

そこで各ラインの各水平区分毎に電子ビームをR1* 
Gl、 Bll R11m G21 B2の映像信号に
よって変調することにより、スクリーン(9)の上にカ
ラーテレ    )ビジョン画像を表示することができ
る。
Therefore, the electron beam is R1* for each horizontal section of each line.
A color television image can be displayed on the screen (9) by modulating the video signals of Gl, Bll R11m G21 B2.

次に、その電子ビームの変調制御部分について゛説明す
る。まず、テレビジ゛ヨン信号入力端子四に加えられた
複合映像信号は色復調回路■に加えられ、ここで、R−
YとB−Yの色差信号が復調され、G−Yの色差信号が
マトリクス合成され、さ゛らに、それらが輝度信号Yと
合成されて、R,G、 Bの各原色信@(以下R,G、
B映偉信号という)が出力される。それらのR,G、B
各映像信号は180組のサンプルホールド回路(81−
1)〜(al−n)に加えられる。各サンプルホールド
回路(81−1)〜(81−n)はそれぞれRI用、G
I用SBI用sR2用、G2用%B2用の6個のサンプ
ルホールド回路を有している。
Next, the modulation control portion of the electron beam will be explained. First, the composite video signal applied to the television signal input terminal 4 is applied to the color demodulation circuit 2, where the R-
The Y and B-Y color difference signals are demodulated, the G-Y color difference signals are matrix-synthesized, and they are further combined with the luminance signal Y to form the R, G, and B primary color signals @ (hereinafter R, G.
A signal (referred to as a B signal) is output. Those R, G, B
Each video signal is processed by 180 sample and hold circuits (81-
1) to (al-n). Each sample hold circuit (81-1) to (81-n) is for RI and G
It has six sample and hold circuits for I, SBI, sR2, and G2, %B2.

それらのサンプルホールド出力は各々保持用のメモリ(
82−1) 〜(82−n)に加えられる。
These sample and hold outputs are stored in memory (
82-1) to (82-n).

一方、基準クロック発振器(至)はPLL (フェーズ
ロックドループ)回路等により構成されており、との笑
施例では色副搬送波hoの6倍の基準クロック6 fs
cと2倍の基準クロック2 fBcを発生する。その基
準クロックは水平同期信+jHに対して常に一定の位相
を有するように制御されている。
On the other hand, the reference clock oscillator (to) is composed of a PLL (phase-locked loop) circuit, etc., and in this example, the reference clock 6 fs, which is six times the color subcarrier ho, is used.
c and twice the reference clock 2fBc. The reference clock is controlled to always have a constant phase with respect to the horizontal synchronous signal +jH.

基準クロック2チ8cは偏向用パルス発生回路に)に加
えられ、水平同期信号Hの6倍の信号6Hと旦ごとの信
号切替パルスr41g1.b1.r21g2.B2(第
3図(blB)のパルスを得ている。」方基準クロック
6、fscはサンプリングパルス発生回路制に加えられ
、ここでシフトレジスタによシ、クロック1周期ずつ遅
延されるなどして、水平周期(635μ5ec)のうち
の有効水平走査期間(約50μsec )の間に108
0個のサンプリングパルスR11”+I1.BN、R1
2”+21B+2”2+、G2+、B21’R22”G
22”22〜R11、Gyll 、Bnl 、R12”
kll 、B12 (第3図(b)A)が順次発生され
、そ、の後に1個の転送パルスtが発生される。このサ
ンプリングパルスRII〜Bn2ハ表示すべき映像の1
ライン分を水平方向360の絵素に分割したときの、そ
れぞれの絵素に対応し、その位置は水平同期信号Hに対
して常に一定になるように制御される。
The reference clock 2ch 8c is added to the deflection pulse generating circuit), and a signal 6H, which is six times the horizontal synchronizing signal H, and a daily signal switching pulse r41g1. b1. r21g2. The reference clock 6, fsc, is added to the sampling pulse generation circuit system, where it is input to a shift register and delayed by one clock cycle. , 108 during the effective horizontal scanning period (approximately 50 μsec) of the horizontal period (635 μ5 ec).
0 sampling pulses R11”+I1.BN, R1
2"+21B+2"2+, G2+, B21'R22"G
22"22~R11, Gyll, Bnl, R12"
kll and B12 (FIG. 3(b) A) are generated in sequence, and after that, one transfer pulse t is generated. This sampling pulse RII~Bn2 is one of the images to be displayed.
This corresponds to each picture element when a line is divided into 360 picture elements in the horizontal direction, and its position is controlled so that it is always constant with respect to the horizontal synchronizing signal H.

このiogo  個のサンプリングパルスRII〜Bn
2がそれぞれ180組のサンプルホールド回jl&(3
1−1)ンを180個に区分したときのそれぞれの2絵
素分のR1e cll Bl * R1* Gt s 
B2の各映像信号が個別にサンプリングされホールドさ
れる。そのサンプルホールドされた180組のR,、G
l、B1.R2゜Gl I Bgの映像信号は1942
分のサンプルホールド終了後に180組のメモリ(82
−1)〜(82−n)に転送パルスtによって一斉に転
送され、ここで次の一水平期間の間保持される。この保
持されたR1゜cl * Bt # R2e cz #
 B、、の信号はスイッチング回路(85−1)〜(8
5−n)に加えられる。スイッチング回路(85−1)
 〜(85−n)はそれぞれがR1* clt Bl 
eRl * c、 I B2の個別入力端子とそれらを
順次切換えて出力する共通出力端子とを有するトライス
テートあるいはアナログゲートにより構成されたもので
ある。
These iogo sampling pulses RII~Bn
2 are each 180 sets of sample hold times jl&(3
1-1) R1e cll Bl * R1 * Gt s for each 2 picture elements when the image is divided into 180 parts
Each B2 video signal is individually sampled and held. The sample-held 180 pairs R,,G
l, B1. The video signal of R2゜Gl I Bg is 1942
180 sets of memory (82
-1) to (82-n) are transferred all at once by a transfer pulse t, and held here for the next horizontal period. This retained R1゜cl * Bt # R2e cz #
The signals of B, , are sent to the switching circuits (85-1) to (85-1).
5-n). Switching circuit (85-1)
~(85-n) are each R1*clt Bl
It is composed of a tri-state or analog gate having individual input terminals for eRl*c and IB2 and a common output terminal for sequentially switching and outputting them.

各スイッチング回路(85−1)〜(85−n)の出力
は180組のパルス幅変調(PWM)回路(87−1)
〜CAT−n)に加えられ、ここで、サンプルホールド
されたR1.G□e Bl * R2m G2 e B
2映像信号の大きさに応じて基準パルス信号がパルス幅
変調されて出力される。その基準パルス信号のくり返し
周期は上記の信号切換パルスrx *−g□t 1)x
 * re * gasb2のパルス幅よりも充分小さ
いものであることが望ましく、たとえば、1:lO〜l
 : 100程度のものが用いられる。
The output of each switching circuit (85-1) to (85-n) is 180 sets of pulse width modulation (PWM) circuits (87-1)
~CAT-n), where the sample-held R1. G□e Bl * R2m G2 e B
The reference pulse signal is pulse width modulated according to the magnitude of the two video signals and is output. The repetition period of the reference pulse signal is the above signal switching pulse rx *-g□t 1) x
*re* It is desirable that the pulse width is sufficiently smaller than the gasb2 pulse width, for example, 1:lO~l
: About 100 are used.

このパルス幅変調回路(87−1)〜(87−n)の出
力は電子ビームを変調するための制御信号として表示素
子の制御電極(5)の180本の導電板(15−1)〜
(15−n)にそれぞれ個別に加えられる。各スイッチ
ング囲路(85−1)〜<B5−n)はスイッチングパ
ルス発生回路(至)から加えられるスイッチングパルス
’l o gl m ’)l* r!s gas B2
によって同時に切換制御される。スイッチングパルス発
生回路曽は先述の偏向用パルス発生uj!−からの信号
切換パルスr1 m gs * bt e r2 m 
gs * bgによって制御されており、各水平期間を
6分割してH/6ずつスイッチング回路(85−1) 
〜(85−n)を切換え、R1゜G1.B1.R2@G
2@B、の各映像信号を時分割して順次出力し、パルス
幅変調回路(87−1)〜(87−n)ニ供給するよう
に切換信号r1mg1*b1*r2mgz * bwを
発生する。
The outputs of the pulse width modulation circuits (87-1) to (87-n) are used as control signals for modulating the electron beam to the 180 conductive plates (15-1) to the control electrode (5) of the display element.
(15-n) respectively. Each switching circuit (85-1) to <B5-n) receives a switching pulse 'l o gl m')l*r! applied from the switching pulse generating circuit (to). s gas B2
Switching is controlled at the same time by The switching pulse generating circuit So is the aforementioned deflection pulse generating circuit Uj! - Signal switching pulse r1 m gs * bt e r2 m
It is controlled by gs * bg, and each horizontal period is divided into 6, and each switching circuit (85-1) is divided into H/6.
~(85-n), R1°G1. B1. R2@G
2@B, are time-divided and sequentially output, and a switching signal r1mg1*b1*r2mgz*bw is generated to be supplied to the pulse width modulation circuits (87-1) to (87-n).

ここで注意すべきことは、スイッチング回路(85−1
) 〜(85−n)におけるR1 m Gl # Bl
 m R= IGRe Bjlの映像信号の供給切換え
と、水平偏向駆動回路−による電子ビームR1* Gt
 I Bl e R1mG! e 82の蛍光体への照
射切換え′水平偏向とが、タイミングにおいても順序に
おいても完全に一致するように同期制御されていること
である。これにより、電子ビームがR1蛍光体に照射さ
れているときにはその電子ビームの照射量がR1映像信
号によって制御され、Gr e Bl e R* s 
 (y+、B2についても同様に制御されて、各絵素の
R1,G1.B1゜R1* Gt e B2各各党光の
発光がその絵素のR1゜c、 * B 1 # R,G
、 e B2の映像信号によってそれぞれ制御される仁
とになり、各絵素が入力の映像信号に従って発光表示さ
れるのである。かかる制御が1ライン分の180組(各
2絵素づつ)Kついて同時に行われて1ライン860絵
素の映像が表示され、さらに240分のラインについて
上方のラインから順次行われて、スクリーン(9)上に
1つの映像が表示されることになる。
What should be noted here is that the switching circuit (85-1
) ~(85-n) R1 m Gl # Bl
m R=Electron beam R1*Gt by IGRe Bjl video signal supply switching and horizontal deflection drive circuit
I Ble R1mG! e The irradiation switching to the phosphor 82 and the horizontal deflection are synchronously controlled so that they completely match both in timing and order. As a result, when the electron beam is irradiating the R1 phosphor, the irradiation amount of the electron beam is controlled by the R1 video signal, and the
(y+, B2 are controlled in the same way, so that each picture element's R1, G1.
, e B2 are controlled by the video signals, and each picture element is displayed by emitting light according to the input video signal. Such control is performed simultaneously for 180 sets of 1 line (2 picture elements each) to display an image of 860 picture elements for 1 line, and is sequentially performed for 240 minutes of lines starting from the upper line to display the screen ( 9) One image will be displayed above.

そして、以上の如き諸動作が入力テレビジョン信号の1
フイールド毎にくり返され、その結果、通常のテレビジ
ョン受像機と同様にスクリーン(9)上に動画のテレビ
ジョン映像が映出される。
The above operations are performed on one input television signal.
This is repeated for each field, and as a result, a moving television image is displayed on the screen (9) in the same way as a normal television receiver.

上記構成において、垂直偏向出力の経時変化等により、
初期に設定したビームの位置が変化し、画面として一様
性に欠き、画面として非常に見にくいものとなる。
In the above configuration, due to changes in vertical deflection output over time, etc.
The initially set position of the beam changes, and the screen lacks uniformity, making it extremely difficult to see.

発明の目的 本発明は、上記のごとくビーム位置の経時変化を検知し
、常に初期に設定したビーム位置にビームを保ちつづけ
ることで、初期の良質の画質を保ち続けることができる
画像表示装置を提供することを目的とする。
Purpose of the Invention The present invention provides an image display device that can maintain the initial high image quality by detecting changes in the beam position over time as described above and always keeping the beam at the initially set beam position. The purpose is to

発明の構成 本発明は、このような画像表示装置において集束電極の
貫通孔両側近傍に電子ビーム軌道の状態を検知する導電
性ワイヤーを付加し、経時的な変化によるビーム軌道変
位に対して初期状態に補償することで、常に初期のビー
ム軌道を保つことのできるようにしたものである。
Components of the Invention The present invention adds conductive wires near both sides of the through-hole of the focusing electrode to detect the state of the electron beam trajectory in such an image display device, and detects the initial state with respect to the beam trajectory displacement due to changes over time. By compensating for this, it is possible to always maintain the initial beam trajectory.

実施例の説明 以下本発明の一実施例を図面に基づいて説明する。第8
図において、<31 (4)は、第1図に示す如く、垂
直集束電極と垂直偏向電極を示しており、第8図(A)
は電子発生源からスクリーン方向に見た図、第8図(B
>はその側面図である。図中AI、Blと82、A2で
示す4本のワイヤーは、一本の電子源に対応して垂直集
束電極(3fに水平方向に複数配列されて穿設された貫
通孔−め上端おJび下端近傍に配設された導電性のワイ
ヤーで、一本の電子源に対してそれぞれ4本ペアで設置
してもよいし、パネル全体でどれかの電子源に対しての
み4本ペアを設置してもよい。
DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. 8th
In the figure, <31 (4) indicates the vertical focusing electrode and the vertical deflection electrode as shown in Figure 1, and as shown in Figure 8 (A).
is a view seen from the electron source toward the screen, Figure 8 (B
> is its side view. In the figure, four wires indicated by AI, Bl, 82, and A2 correspond to one electron source, and the upper end of the vertical focusing electrode (3f has a plurality of through holes arranged in a horizontal direction). The conductive wires are placed near the top and bottom edges, and may be installed in pairs of 4 wires for each electron source, or 4 pairs may be installed for each electron source in the entire panel. It may be installed.

第9図は側面から見た時の電子ビームの軌道を示す。実
線の範囲内を通常画像を表示している時に通過するもの
であり、内側のワイヤーB1.A2よりも内側を通って
いる。しかし、垂直同期のブランキング期間中は図中破
線で示すようなワイヤーBl、B2に当てる軌道を通る
ように、電子源や垂直偏向信号を調整しておく。この様
子を!!10図(C)に示す。この例では48図(b)
のように8番目の電子ビーム源をONする例を示してい
る。そしてビーム流制御電極(6)は、垂直ブランキン
グ期間に蛍光面が発光しないように、第10図(d)の
カットオフ用のパルスを加えるように信号変調されてい
る。そしてワイヤーAI、Blと82.A2に対する検
知パルスはブランキング期間の偏向波形(第10図(C
))の最初と最後に同期したパルス信号であり、これを
サンプリング用のパルスとして利用する(第11図を参
考)。初期状態としては、ブランキング期間の垂直偏向
信号を可変し、ワイヤーBl、B2に電子ビームが最大
照射するように調整しておく。この時の検知出力は11
10図(f)の如く、通常値より負の方向に変位したも
のとなる。
FIG. 9 shows the trajectory of the electron beam when viewed from the side. It passes through the range of the solid line when displaying a normal image, and the inner wire B1. It passes inside A2. However, during the blanking period of vertical synchronization, the electron source and vertical deflection signal are adjusted so that the electron source and the vertical deflection signal pass through a trajectory that hits the wires B1 and B2 as shown by broken lines in the figure. Look at this! ! This is shown in Figure 10 (C). In this example, Figure 48(b)
An example is shown in which the eighth electron beam source is turned on as shown in FIG. The beam flow control electrode (6) is signal-modulated to apply a cutoff pulse as shown in FIG. 10(d) so that the phosphor screen does not emit light during the vertical blanking period. And wire AI, Bl and 82. The detection pulse for A2 is the deflection waveform during the blanking period (Fig. 10 (C
This is a pulse signal synchronized with the beginning and end of )), and this is used as a sampling pulse (see Fig. 11). In the initial state, the vertical deflection signal during the blanking period is varied and adjusted so that the wires B1 and B2 are irradiated with the maximum electron beam. The detection output at this time is 11
As shown in FIG. 10(f), the value is shifted in the negative direction from the normal value.

第11図に実施例の具体回路を示す。第11図において
、ワイヤーAI、Bl、B2.A2の出力をサンプリン
グ回路−〜−で検知パルス使用してサンプリングし、レ
ベルシフト回路−〜−でDCレレベシ    )フトを
行ない、A/D変換変換へ−でA/D変換して、初期メ
モリーに初期値データとして記憶させておく。この値が
初期値となり、経時データと比較する時の基本となるデ
ータである。
FIG. 11 shows a specific circuit of the embodiment. In FIG. 11, wires AI, Bl, B2 . The output of A2 is sampled by the sampling circuit using a detection pulse, the DC level shift is performed by the level shift circuit, A/D conversion is performed by the A/D converter, and the data is stored in the initial memory. Store it as initial value data. This value becomes the initial value, and is the basic data when comparing with time-lapse data.

次のブランキング期間のデータは順次検知出方用メモリ
ー〜−に記憶され、マイクロコンピュータ−で上記初期
値データと比較される。この比較データと実際の電子ビ
ーム軌道との相関を第12図と第1表に示す。
The data for the next blanking period are sequentially stored in the detection output memory and compared with the initial value data by the microcomputer. The correlation between this comparative data and the actual electron beam trajectory is shown in FIG. 12 and Table 1.

第1表において、Lは検知出方用メモリー〜−のデータ
が初期値メモリーの初期値データより低くなったことを
、Hは高くなったことを、[は低べならなかったこと(
等しいか高くなったこと)をそれぞれ示す。
In Table 1, L means that the data in the detection output memory ~- became lower than the initial value data in the initial value memory, H means that it became higher, [ means that it should not have been lower (
(equal to or higher) respectively.

第1表 ■の場合 電子ビームの軌道i1s1体的に上に位置ずれを起こし
た場合で、ワイヤーAIJJII子ビームが近づくこと
により検知出方データは高くなって、比較値はLとなり
、ワイヤーA2は電子ビームが遠へる(ことにより検知
出力データは高くならず、比較値1−タLとなる。また
、ワイヤーBl、B!!では比較値データはHとなる。
In the case of Table 1 ■, when the electron beam trajectory i1s1 is physically shifted upward, the detected output data becomes higher as the wire AIJJII child beam approaches, the comparison value becomes L, and the wire A2 The electron beam moves away (thereby, the detection output data does not become high, and the comparison value becomes 1-taL. Also, the comparison value data becomes H for the wires Bl and B!!).

■の場合 重置偏向感度が大きくなって振幅が大きくなった場合で
ある。
Case (2) is a case where the superposition deflection sensitivity becomes large and the amplitude becomes large.

■の場1、合 ■とは逆で電子ビームが全体的に下に位置ずれを起こし
た場合である。
Case 1 of (2) is the opposite of case (2), and is a case where the electron beam is entirely shifted downward.

■の時 ■とは逆に感度が小さくなって振幅が小さくなった場合
である。
Case (2) Contrary to case (2), this is a case where the sensitivity becomes small and the amplitude becomes small.

上記4種類の時に、それぞれ逆方向になるようζマイク
ロコンピュータ−を用いて歪直錫向信号/−夕を変化さ
せ、メモリ勾にフィードバックをかけて補正する。
In the above four cases, a microcomputer is used to change the distortion direct direction signal so that it is in the opposite direction, and feedback is applied to the memory gradient to correct it.

発明の効果 以上本発明によれば、電子ビームの垂直方向のずれ(回
路、構造の変化による)を検知し、フィードバックする
ことで、常に垂直方向のランデイングビツヂが一定とな
り、一様なラスターが得られ、画像表示装置としての経
時変化をなくすことができる。
Effects of the Invention According to the present invention, by detecting the vertical deviation of the electron beam (due to changes in the circuit or structure) and feeding it back, the vertical landing bit is always constant and a uniform raster is created. Thus, it is possible to eliminate deterioration over time as an image display device.

【図面の簡単な説明】 第1図はパネル内部の構造図、第2図はスクリーン面上
の単位画素を示す図、第8図は駆動回路のブロック図お
よび各部の波形図、第4図は垂直偏向電極と同期信号の
関係図、第5図はカウンタのタイミングチャート、第6
図は駆動出力パルスの相関図、第7図は水平偏向信号と
同期信号の関係図、第8図は本発゛明の一実施例を示す
要部構造図、第9図は電子ビーム軌道図、第10図は波
形の相関図、第11図は本発明の回路図、第12図はフ
ィードバックのロジックを示す第を表に対応する電子ビ
ーム軌道図である。
[Brief explanation of the drawings] Figure 1 is a structural diagram inside the panel, Figure 2 is a diagram showing unit pixels on the screen surface, Figure 8 is a block diagram of the drive circuit and waveform diagrams of each part, and Figure 4 is a diagram showing the unit pixels on the screen surface. The relationship between the vertical deflection electrode and the synchronization signal, Figure 5 is the timing chart of the counter, and Figure 6 is the timing chart of the counter.
Figure 7 is a relationship diagram of drive output pulses, Figure 7 is a relationship diagram between horizontal deflection signals and synchronization signals, Figure 8 is a structural diagram of main parts showing an embodiment of the present invention, and Figure 9 is an electron beam trajectory diagram. , FIG. 10 is a waveform correlation diagram, FIG. 11 is a circuit diagram of the present invention, and FIG. 12 is an electron beam trajectory diagram corresponding to the table showing feedback logic.

Claims (1)

【特許請求の範囲】[Claims] 1、電子ビームが照射されることにより発光する蛍光体
が塗布されたスクリーンと、上記スクリーン上の画面を
垂直方向に複数に区分した各垂直区分毎に電子ビームを
発生する電子ビーム源と、上記電子ビーム源で発生され
た電子ビームを上記スクリーン上の画面を水平方向に複
数に区分した各水平区分毎に分離して上記スクリーンに
照射する水平分離手段と、上記電子ビームを上記スクリ
ーンに至るまでの間で垂直方向及び水平方向に複数段階
に偏向する偏向電極と、上記スクリーンに照射する電子
ビーム量を制御して画面上の各絵素の発光量を制御する
ビーム流制御電極と、各絵素において、電子ビームによ
る蛍光体面上での発光サイズを制御する集束電極と、電
子ビームの発生量を制御する背面電極を有し、前記集束
電極の貫通孔両側近傍に電子ビーム軌道の状態を検知す
る導電性ワイヤーを付加し、経時的な変化によるビーム
軌道変化に対して初期状態に補償することで初期のビー
ム軌道を保つようにした画像表示装置。
1. A screen coated with a phosphor that emits light when irradiated with an electron beam; an electron beam source that generates an electron beam for each vertical section of the screen divided into a plurality of vertical sections; a horizontal separating means for separating the electron beam generated by the electron beam source into each of the plurality of horizontal divisions of the screen on the screen and irradiating the electron beam onto the screen; a beam flow control electrode that controls the amount of electron beam irradiated onto the screen to control the amount of light emitted from each pixel on the screen; The device has a focusing electrode that controls the size of light emitted by the electron beam on the phosphor surface and a back electrode that controls the amount of electron beam generated, and detects the state of the electron beam trajectory near both sides of the through hole of the focusing electrode. An image display device that maintains the initial beam trajectory by adding a conductive wire to compensate for changes in the beam trajectory due to changes over time.
JP12393384A 1984-06-15 1984-06-15 Picture display device Pending JPS613580A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12393384A JPS613580A (en) 1984-06-15 1984-06-15 Picture display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12393384A JPS613580A (en) 1984-06-15 1984-06-15 Picture display device

Publications (1)

Publication Number Publication Date
JPS613580A true JPS613580A (en) 1986-01-09

Family

ID=14872941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12393384A Pending JPS613580A (en) 1984-06-15 1984-06-15 Picture display device

Country Status (1)

Country Link
JP (1) JPS613580A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02302790A (en) * 1989-05-17 1990-12-14 Kazuo Yokota Cathode-ray tube display system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5145911A (en) * 1974-10-17 1976-04-19 Matsushita Electric Ind Co Ltd TEREBIJON JUZOKI
JPS5145913A (en) * 1974-10-17 1976-04-19 Matsushita Electric Ind Co Ltd TEREBIJON JUZOKI
JPS5537063A (en) * 1978-09-08 1980-03-14 Toshiba Corp Horizontal amplitude control device
JPS58106974A (en) * 1981-12-18 1983-06-25 Matsushita Electric Ind Co Ltd Picture display

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5145911A (en) * 1974-10-17 1976-04-19 Matsushita Electric Ind Co Ltd TEREBIJON JUZOKI
JPS5145913A (en) * 1974-10-17 1976-04-19 Matsushita Electric Ind Co Ltd TEREBIJON JUZOKI
JPS5537063A (en) * 1978-09-08 1980-03-14 Toshiba Corp Horizontal amplitude control device
JPS58106974A (en) * 1981-12-18 1983-06-25 Matsushita Electric Ind Co Ltd Picture display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02302790A (en) * 1989-05-17 1990-12-14 Kazuo Yokota Cathode-ray tube display system

Similar Documents

Publication Publication Date Title
JPS6195683A (en) Image display device
JPS613580A (en) Picture display device
JPH0520033B2 (en)
JPS613581A (en) Picture display device
JPS59132547A (en) Picture display device
JPS6190582A (en) Picture display device
JPS59112551A (en) Driving method of flat plate type picture display device
JPS613579A (en) Picture display device
JPS61242487A (en) Image display device
JPS6123478A (en) Picture display device
JPS61242485A (en) Image display device
JPS60191575A (en) Picture display device
JPS5883483A (en) Picture display
JPS62186678A (en) Picture display device
JPS6220482A (en) Image display device
JPH02181588A (en) Picture display device
JPS6190590A (en) Picture display device
JPS62185477A (en) Picture display device
JPS6191843A (en) Picture display device
JPS61242489A (en) Image display device
JPS6188687A (en) Picture display device
JPS6190578A (en) Picture display device
JPH0257076A (en) Picture display device
JPS61242488A (en) Image display device
JPS6269782A (en) Picture display device