JPS6190590A - Picture display device - Google Patents

Picture display device

Info

Publication number
JPS6190590A
JPS6190590A JP21180784A JP21180784A JPS6190590A JP S6190590 A JPS6190590 A JP S6190590A JP 21180784 A JP21180784 A JP 21180784A JP 21180784 A JP21180784 A JP 21180784A JP S6190590 A JPS6190590 A JP S6190590A
Authority
JP
Japan
Prior art keywords
electron beam
pulse width
video signal
screen
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21180784A
Other languages
Japanese (ja)
Other versions
JPH0316074B2 (en
Inventor
Akira Yamashita
彰 山下
Toshifumi Yoshida
敏文 吉田
Minoru Ueda
稔 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP21180784A priority Critical patent/JPS6190590A/en
Publication of JPS6190590A publication Critical patent/JPS6190590A/en
Publication of JPH0316074B2 publication Critical patent/JPH0316074B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Abstract

PURPOSE:To maintain white balance conditions at the time of 100% modulation when video modulation becomes over-modulated by making constant an input R, G and B video signal level ratio of a pulse width modulation circuit without depending upon the video modulation factor. CONSTITUTION:An R, G and B video signal level from a color demodulation circuit 30 is adjusted by level adjusting volumes 57, 58 and 59 and a PWM pulse width can be obtained for R, G and B video signal levels. A switching diode 60 is clipped to a voltage V1 when a level of an R video signal exceeds 100%, and a switching diode 61 is clipped to a voltage V2 in the same manner when a level of the G video signal exceeds 100%. Consequently, when an R, G and B video signal level respectively exceeds 100% (level equivalent to a white level of the video signal), an output pulse width of the pulse width modulation circuit corresponding to it is saturated and the R, G and B video signal level is maintained respectively to the pulse width at the time of 100%.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、スクリーン上の画面を垂直方向に複数の区分
に分割したときのそれぞれの区分毎に電子ビームを発生
させ、各区分毎にそれぞれの電子ビームを垂直方向に偏
向して複数のラインを表示し、全体としてテレビジョン
画像を表示する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention generates an electron beam for each division when a screen on a screen is vertically divided into a plurality of divisions, and generates an electron beam for each division. The present invention relates to an apparatus for displaying a plurality of lines by vertically deflecting a beam to display a television image as a whole.

従来例゛の構成とその問題点 ゛ 従来、カラーテレビジョン画像表示用の表示素子として
は、ブラウン管が主として用いられているが、従来のブ
ラウン管では画面の大きさに比して奥行きが非常に長く
、薄型のテレビジョン受像機を作成することは不可能で
あった。また、平板状の表示素子として最近EL表示素
子、プラズマ表示装置、液晶表示素子等が開発されてい
るが、いずれも輝度、コントラスト、カラー表示等の性
能の面で不充分であり、実用化されるには至っていない
、                  −そこで電子
ビームを用いて平板状の表示装置−を達成することを目
的とし、スクリーン上の画面を垂直方向に複数の区分に
区分したときのそれぞれの区分毎に電子ビームを発生さ
せ、各区分毎にそれぞれの電子ビームを垂直方向に偏向
して複数のラインを表示し、全体としてテレビジョン画
像を表示するものが発明された。
Structure of conventional example and its problems Traditionally, cathode ray tubes have been mainly used as display elements for displaying color television images, but conventional cathode ray tubes have a very long depth compared to the screen size. , it was impossible to create a thin television receiver. In addition, although EL display elements, plasma display devices, liquid crystal display elements, etc. have recently been developed as flat display elements, all of them are insufficient in terms of performance such as brightness, contrast, and color display, and have not been put into practical use. However, the aim is to create a flat display device using electron beams. A system was invented in which a television image is displayed as a whole by generating a plurality of lines and deflecting each electron beam in the vertical direction for each section to display a plurality of lines.

まず、ここで用いられる画像表示素子の基本的な一構成
を第1図に示して説明する。この表示素子は、後方から
前方に向って順に、背面電極(1)、ビーム源としての
線陰極(2)、垂直集束電極(3)(3′)、垂直偏向
電極(4)、ビーム流制御電極(5)、水平集束電極(
6)、水平偏向電極(7)、ビーム加速電極(8)およ
びスクリーン(9)が配置されて構成されており、これ
らが扁平なガラスバルブ(図示せず)の真空になされた
内部に収納されている。ビーム源としての線陰極(2)
は水平方向に線状に分布する電子ビームを発生するよう
に水平方向に張架されており、かかる線陰極(2)が適
宜間隔を介して垂直方向に複数本(図では(2a)〜(
2d)の4本のみ示している)設けられている。この例
では15本設けられているものとする。それらを(2a
)〜(2o)とする、これらの線陰極(2)はたとえば
10〜20μφのタングステン線の表面に熱電子放出用
の酸45物陰極材料″′塗着2t″構成atbrbs!
・1     、して、これらの線陰極(2a)〜(2
0)は電流が流されることにより熱電子ビームを発生し
うるように加熱されており、後述するように、上記の線
陰極(2a)から順に一定時間ずつ電子ビームを放出す
るように制御される。背面電極(1)は、その一定時間
電子ビームを放出すべく制御される線陰極以外の他の線
陰極からの電子ビームの発生を抑止し、かつ1発生され
た電子ビームを前方向だけに向けて押し出す作用をする
。この背面電極(1)はガラスバルブの後壁の内面に付
着された導電材料の塗膜によって形成されていて・、も
よい、また、これら背面電極(1−)と線陰極(2)と
のかわりに1面状の電子ビーム放出陰極を用いてもよい
First, a basic configuration of the image display element used here will be explained with reference to FIG. This display element consists of, in order from the back to the front, a back electrode (1), a line cathode (2) as a beam source, vertical focusing electrodes (3) (3'), a vertical deflection electrode (4), and a beam flow control Electrode (5), horizontal focusing electrode (
6) It consists of a horizontal deflection electrode (7), a beam acceleration electrode (8), and a screen (9), which are housed inside a flat glass bulb (not shown) that is evacuated. ing. Line cathode as beam source (2)
is stretched horizontally so as to generate an electron beam distributed linearly in the horizontal direction, and a plurality of such linear cathodes (2) are arranged vertically at appropriate intervals ((2a) to (2) in the figure).
2d) only four are shown). In this example, it is assumed that 15 are provided. them (2a
) to (2o), these wire cathodes (2) are constructed by coating the surface of a tungsten wire with a diameter of 10 to 20 μΦ with an acid cathode material for thermionic emission "2t" atbrbs!
・1, and these line cathodes (2a) to (2
0) is heated to generate a thermionic electron beam when a current is passed through it, and as described later, it is controlled to emit an electron beam sequentially for a fixed period of time starting from the line cathode (2a). . The back electrode (1) suppresses generation of electron beams from line cathodes other than the line cathode controlled to emit electron beams for a certain period of time, and directs the generated electron beams only in the forward direction. It has the effect of pushing out. This back electrode (1) may be formed by a coating film of a conductive material attached to the inner surface of the rear wall of the glass bulb. Alternatively, a one-sided electron beam emitting cathode may be used.

垂直集束型pi(3)は線陰極(2a)〜(2o)のそ
れぞれと対向する水平方向に長いスリット(10)を有
する導電板(11)であり、線陰極(2)から放出され
た電子ビームをそのスリット(10)を通して取り呂し
、かつ、垂直方向に集束させる。水平方向1ライン分(
360絵素分)の電子ビームを同時に取り出す0図では
、そのうちの水平方向の1区分のもののみを示している
。スリット(10)は途中に適宜の間隔で桟が設けられ
ていてもよく、あるいは、水平方向に小さい間隔(はと
んど接する程度の間隔)で多数個数べて設けられた貫通
孔の列で実質的にスリットとして構成されてもよい、垂
直集束電極(3′)も同様のものである。
The vertical focusing type pi (3) is a conductive plate (11) having a horizontally long slit (10) facing each of the line cathodes (2a) to (2o), and it collects electrons emitted from the line cathode (2). The beam is directed through the slit (10) and focused vertically. 1 horizontal line (
In Figure 0, in which electron beams for 360 picture elements are taken out at the same time, only one section of them in the horizontal direction is shown. The slits (10) may be provided with crosspieces at appropriate intervals in the middle, or may be a row of through holes provided in large number at small intervals in the horizontal direction (intervals that are almost touching). The vertical focusing electrode (3'), which may be configured essentially as a slit, is similar.

垂直偏向電極(4)は上記スリット(10)のそれぞれ
の中間の位置に水平方向にして複数個配置されており、
それぞれ、絶縁基板(12)の上面と下面と輪溝電体(
13) (13’)が設けられたもので構成されている
。そして、相対向する導電体(13) (13”)の間
に重置偏向、用電圧が印加され、電子ビームを垂直方向
に偏向する。この例では、一対の導電体(13) (1
3″)によって1本の線陰極(2)からの電子ビームを
垂直方向に16ライン分の位置に偏向する。
A plurality of vertical deflection electrodes (4) are arranged horizontally at intermediate positions between the slits (10),
The upper and lower surfaces of the insulating substrate (12) and the annular groove electric body (
13) (13') is provided. Then, an overlapping deflection voltage is applied between the opposing conductors (13) (13") to deflect the electron beam in the vertical direction. In this example, the pair of conductors (13) (13")
3'') to deflect the electron beam from one line cathode (2) vertically to a position corresponding to 16 lines.

そして16個の垂直偏向電極(4)によって15本の線
陰極(2)のそれぞ九に対応する15対の導電体対が構
成され、結局、スクリーン(9)上に240本の水平ラ
インを描くように電子ビームを偏向する。
The 16 vertical deflection electrodes (4) constitute 15 conductor pairs corresponding to 9 of the 15 line cathodes (2), resulting in 240 horizontal lines on the screen (9). Deflect the electron beam as you draw.

次に、制御電極(5)はそれぞれが垂直方向に長いスリ
ット(14)を有する導電板(15)で構成されており
、所定間隔をあけて水平方向に複数個並設されている。
Next, the control electrodes (5) are composed of conductive plates (15) each having a long slit (14) in the vertical direction, and a plurality of control electrodes (5) are arranged in parallel in the horizontal direction at a predetermined interval.

 この例では180本の制御電極用導電板(15−1)
〜(15−n)が設けられている。(図では9本のみ示
している)。この制御電極(5)はそれぞれが電子ビー
ムを水平方向に2絵素子分ずつに区分して取り出し、か
つその通過量をそれぞれの絵素を表示するための映像信
号に従って制御する。従って、制御電極(5)用導電板
(15−1) 〜(15−n)を180本設ければ水平
1ライン分当り360絵素を表示することができる。ま
た、映像をカラーで表示するために、各絵素はR,G、
Bの3色の蛍光体で表示することとし、各制御電極(5
)には2絵素分のR2O,Bの各映像信号が順次加えら
れる。また、180本の制御電極(5)用導電板(15
−1)〜(15−n)のそれぞれには1ライン分の18
0組(1組あたり2絵素)の映像信号が同時に加えられ
、1ライン分の映像が一時に表示される。
In this example, 180 control electrode conductive plates (15-1)
~(15-n) are provided. (Only 9 lines are shown in the figure). Each of the control electrodes (5) separates and extracts the electron beam into two picture elements in the horizontal direction, and controls the amount of electron beam passing therethrough in accordance with a video signal for displaying each picture element. Therefore, if 180 conductive plates (15-1) to (15-n) for the control electrode (5) are provided, 360 pixels can be displayed per horizontal line. In addition, in order to display images in color, each picture element is R, G,
The display will be performed using phosphors of three colors B, and each control electrode (5
) are sequentially applied with R2O and B video signals for two picture elements. In addition, conductive plates (15
-1) to (15-n) each has 18 lines for one line.
0 sets (2 picture elements per set) of video signals are applied at the same time, and one line of video is displayed at one time.

水平集束電極(6)は制御電極(5)のスリット(14
)と相対向する垂直方向に長い複数本(180本)のス
リット(16)を有する導電板(17)で構成され、水
平方向に区分されたそれぞれの絵素毎の電子ビームをそ
れぞれ水平方向に集束して細い電子ビームにする。
The horizontal focusing electrode (6) is connected to the slit (14) of the control electrode (5).
) is composed of a conductive plate (17) having a plurality of vertically long slits (16) facing each other, and the electron beam for each pixel divided horizontally is transmitted horizontally. Focus into a narrow beam of electrons.

水平偏向電極(7)は上記スリット(16)のそれぞれ
の両側の位置に垂直方向にして複数本配置された導電板
(tg) (18’ )で構成されており、それぞれの
電極(1a) 08’ )に6段階の水平偏向用電圧が
印加されて、各絵素毎の電子ビームをそれぞれ水平方向
に偏向し、スクリーン(9)上で2組のR,G。
The horizontal deflection electrode (7) is composed of a plurality of conductive plates (tg) (18') arranged vertically on both sides of the slit (16), and each electrode (1a) 08 ), six levels of horizontal deflection voltages are applied to horizontally deflect the electron beams of each picture element, and two sets of R and G are displayed on the screen (9).

Bの各蛍光体を順次照射して発光させるようにする。そ
の偏向範囲は、この例では各電子ビーム毎に2絵素分の
幅である。
Each phosphor of B is sequentially irradiated to emit light. In this example, the deflection range is two picture elements wide for each electron beam.

加速電極(8)は垂直偏向電極(4)と同様の位置に水
平方向にして設けられた複数個の導電板(19)で構成
されており、電子ビームを充分なエネルギーでスクリー
ン(9)に衝突させるように加速する。
The accelerating electrode (8) is composed of a plurality of conductive plates (19) installed horizontally in the same position as the vertical deflection electrode (4), and it directs the electron beam to the screen (9) with sufficient energy. Accelerate to cause a collision.

スクリーン(9)は電子ビームの照射によって発光され
る蛍光体(20)がガラス板(21)の裏面に塗布され
、また、メタルバック層(図示せず)が付加されて構成
されている。蛍光体(20)は制御電極(5)の1つの
スリット(14)に対して、すなわち水平方向に区分さ
れた各1本の電子ビームに対して、R2O,Bの3色の
蛍光体が2対ずつ設けられており。
The screen (9) is constructed by applying a phosphor (20) that emits light when irradiated with an electron beam to the back surface of a glass plate (21), and adding a metal back layer (not shown). The phosphor (20) has two phosphors of three colors R2O and B for one slit (14) of the control electrode (5), that is, for each one electron beam divided in the horizontal direction. They are provided in pairs.

垂直方向にストライプ状に塗布されている。第1図中で
スクリーン(9)に記入した破線は複数本の線陰極(2
)のそれぞれに対応して表示される垂直方向での区分を
示し、2点鎖線は複数本の制御電極(5)のそれぞれに
対応して表示される水平方向での区分を示すにれら両者
で仕切られた1つの区画には、第2図に拡大して示すよ
うに、水平方向では2絵素分のR,G、Bの蛍光体(2
0)があり、垂直方向では16ライン分の幅を有してい
る。1つの区画の大きさは、たとえば、水平方向が1 
rrtn 。
It is applied in vertical stripes. In Figure 1, the broken lines drawn on the screen (9) represent multiple wire cathodes (2
), and the two-dot chain line indicates the horizontal division displayed corresponding to each of the plurality of control electrodes (5). As shown in the enlarged view in Figure 2, one section partitioned by
0) and has a width of 16 lines in the vertical direction. For example, the size of one section is 1 in the horizontal direction.
rrtn.

垂直方向が9mである。The vertical direction is 9m.

なお、第1図においては、わかり易くするために水平方
向の長さが垂直方向に対して非常に大きく引き伸ばして
描かれている点に注意されたい。
Note that in FIG. 1, the length in the horizontal direction is greatly enlarged relative to the length in the vertical direction for clarity.

また、この例では1本の制御電極(5)すなわち1本の
電子ビームに対して、R,G、’Bの蛍光体(20)が
2絵素分の1対のみ設けられているが、もちろん、1絵
素あるいは3絵素以上設けられていてもよく、その場合
には制御電極(5)には1絵素あるいは3絵素以上のた
めのR,G、B映像信号が順次加えられ、それと同期し
て水平偏向がなされる。
In addition, in this example, only one pair of R, G, 'B phosphors (20) for two picture elements is provided for one control electrode (5), that is, one electron beam. Of course, one picture element or three or more picture elements may be provided, and in that case, R, G, and B video signals for one picture element or three or more picture elements are sequentially applied to the control electrode (5). , horizontal deflection is performed in synchronization with this.

次に、この表示素子にテレビジョン映像を表示するため
の駆動回路の基本構成および各部の波形を第3図に示し
て説明する。最初に、電子ビームをスクリーン(9)に
照射してラスターを発光させるための駆動部分について
説明する。
Next, the basic configuration and waveforms of each part of a drive circuit for displaying television images on this display element will be explained with reference to FIG. First, a driving portion for irradiating the screen (9) with an electron beam to emit raster light will be explained.

電源回路(22)は表示素子の各電極に所定のバイアス
電圧(動作電圧)を印加するための回路で。
The power supply circuit (22) is a circuit for applying a predetermined bias voltage (operating voltage) to each electrode of the display element.

背面電極(1)には−■1、垂直集束電極(3) (3
’ )にはV、、 V、″、水平集束電極(6)にはV
い加速電極(8)にはv9.スクリーン(9)にはvg
の直流電圧を印加する。
The back electrode (1) has -■1, the vertical focusing electrode (3) (3
') is V,, V,'', and horizontal focusing electrode (6) is V,, V,''.
The acceleration electrode (8) has v9. vg on screen (9)
Apply a DC voltage of

次に、入力端子(23)にはテレビジョン信号の複合映
像信号が加えられ、同期分離回路(24)で垂直同期信
号Vと水平同期信号Hとが分離抽出される。
Next, a composite video signal of a television signal is applied to the input terminal (23), and a vertical synchronization signal V and a horizontal synchronization signal H are separated and extracted in a synchronization separation circuit (24).

垂直偏向駆動回路(40)は、垂直偏向用カウンタ(2
5)、垂直偏向信号記憶用のメモリ(27)、ディジタ
ル−アナログ変換器(30) (以下D−A変換器とい
う)によって構成される。垂直偏向駆動回路(40)の
入力パルスとしては、第4図に示す垂直同期信号Vと水
平同期信号Hを用いる。装置偏向用カウンタ(25) 
(8ビツト)は、垂直同期信号Vによってリセットされ
て水平同期信号Hをカウントする。
The vertical deflection drive circuit (40) includes a vertical deflection counter (2
5), a memory for vertical deflection signal storage (27), and a digital-to-analog converter (30) (hereinafter referred to as a DA converter). As input pulses to the vertical deflection drive circuit (40), a vertical synchronizing signal V and a horizontal synchronizing signal H shown in FIG. 4 are used. Device deflection counter (25)
(8 bits) is reset by the vertical synchronizing signal V and counts the horizontal synchronizing signal H.

この垂直偏向用カウンタ(25)は乗置周期のうちの垂
直帰線期間を除いた有効走査期間(ここでは240H分
の期間とする)をカウントし、このカウント出力はメモ
リ(27)のアドレスへ供給される。メモリ(27)か
らは各アドレスに応じた垂直偏向信号のデータ(ここで
は8ビツト)が出力され、D−A変換器(39)で第4
図(第3図(b)D)):示す?、?’の垂直偏向信号
に変換される。この回路では240H分のそれぞれのラ
インに対応する垂直偏向信号を記憶するメモリアドレス
があり、16H分ごとに規則性のあるデータをメモリに
記憶させることにより、16段階の垂直偏向信号を得る
ことができる。
This vertical deflection counter (25) counts the effective scanning period (in this case, a period of 240H) excluding the vertical retrace period of the mounting period, and this count output is sent to the address of the memory (27). Supplied. The memory (27) outputs vertical deflection signal data (here, 8 bits) corresponding to each address, and the D-A converter (39) outputs the data of the vertical deflection signal corresponding to each address.
Figure (Figure 3(b)D)): Show? ,? ' is converted into a vertical deflection signal. This circuit has memory addresses for storing vertical deflection signals corresponding to each line for 240H, and by storing regular data in the memory every 16H, it is possible to obtain 16 levels of vertical deflection signals. can.

一方、線陰極駆動回路(26)は垂直同期信号Vと垂直
偏向用カウンタ(25)の出力を用いて線陰極駆動パル
スa ’= oを作成する。第5図(a)は垂直同期信
号V、水平同期信号Hおよび垂直偏向用カウンタ(25
)の下位5ビツトの関係を示す。第5図(b)はこれら
各信号を用いて16Hごとの線陰極駆動パルスa1〜0
′をつくる方法を示す。第5図で、LSBは最低ビット
を示し、(LSB+1)はLSBより1つ上位のビット
を意味する。
On the other hand, the line cathode drive circuit (26) uses the vertical synchronization signal V and the output of the vertical deflection counter (25) to create a line cathode drive pulse a'=o. FIG. 5(a) shows the vertical synchronizing signal V, the horizontal synchronizing signal H, and the vertical deflection counter (25
) shows the relationship between the lower 5 bits. FIG. 5(b) shows line cathode drive pulses a1 to 0 every 16H using these signals.
We will show you how to make ′. In FIG. 5, LSB indicates the lowest bit, and (LSB+1) means the bit one higher than the LSB.

最初の線陰極駆動パルスa′は垂直同期信号Vと垂直偏
向用カウンタ(25)の出力(LSB+4)を用いてR
−Sフリップフロップなどで作成することができ、線陰
極駆動パルスb′〜0′はシフトレジスタを用いて、線
陰極駆動パルスa′を垂直偏向用カウンタ(25)の出
力(L S B + 3)の反転したものをクロックと
し転送することにより得ることができる。この駆動パル
スa′〜O′は反転されて各パルス期間のみ低電位にさ
れ、それ以外の期間には約20ボルトの高電位にされた
線陰極駆動パルスa〜0に変換され(第3図(b) E
 )、各    鵞線陰極(2a)〜(2o)に加えら
れる。
The first line cathode drive pulse a' is generated using the vertical synchronizing signal V and the output (LSB+4) of the vertical deflection counter (25).
-S flip-flops can be used to generate the line cathode drive pulses b' to 0' using a shift register, and the line cathode drive pulse a' is output from the vertical deflection counter (25) (L S B + 3 ) can be obtained by transferring the inverted version of the clock. These drive pulses a' to O' are inverted and made low in potential only during each pulse period, and converted into line cathode drive pulses a to 0, which are made to have a high potential of approximately 20 volts in other periods (see Fig. 3). (b)E
), are added to each of the wire cathodes (2a) to (2o).

各線陰極(2a)〜(20)はその駆動パルスa〜0の
高電位の間に電流が流されて加熱されており、駆動パル
スa ” oの低電位期間に電子を放出しうるように加
熱状態が保持される。これにより、15本の線陰極(2
a)〜(20)からはそれぞれに低電位の駆動パルスa
 ” oが加えられた16H期間にのみ電子が放出され
る。高電位が加えられている期間には。
Each line cathode (2a) to (20) is heated by passing a current during the high potential period of the drive pulses a to 0, and is heated so that it can emit electrons during the low potential period of the drive pulse a''o. state is maintained.This allows 15 line cathodes (2
From a) to (20), a low potential drive pulse a is applied to each of a) to (20).
” Electrons are emitted only during the 16H period when o is applied. During the period when high potential is applied.

背面電極(1)と垂直集束電極(3)とに加えられてい
るバイアス電圧によって定められた線陰極(2)の位置
における電位よりも線陰極(2a)〜(20)に加えら
れている高電位の方がプラスになるために、線陰極(2
a)〜(2o)からは電子が放出されない、かくして、
線陰極(2)においては、有効垂直走査期間の間に、上
方の線陰極(2a)から下方の線陰極(20)に向って
順に16H期間ずつ電子が放出される。放出された電子
は背面電極(1)により前方の方へ押し出され、垂直集
束電極(3)のうち対向するスリット(10)を通過し
、垂直方向に集束されて、平板状の電子ビームとなる。
The voltage applied to the line cathodes (2a) to (20) is higher than the potential at the position of the line cathode (2) determined by the bias voltage applied to the back electrode (1) and the vertical focusing electrode (3). Since the potential is more positive, the line cathode (2
No electrons are emitted from a) to (2o), thus
In the line cathode (2), electrons are sequentially emitted from the upper line cathode (2a) to the lower line cathode (20) for 16H periods during the effective vertical scanning period. The emitted electrons are pushed forward by the back electrode (1), pass through the opposing slits (10) of the vertical focusing electrode (3), and are focused in the vertical direction to form a flat electron beam. .

次に、線陰極駆動パルスa〜0と垂直偏向信号ν、ν′
との関係について、第6図を用いて説明する。第6図(
、)は線陰極パルスの波形図、(b)は垂直偏向信号の
波形図、(c)は水平偏向信号の波形図である。第6図
(b)の垂直偏向信号ヤ、ν′は第6図(a)の各線陰
極駆動パルスa〜0の16H期間の間にIH分ずつ変化
して16段階に変化する。
Next, line cathode drive pulses a~0 and vertical deflection signals ν, ν′
The relationship between the two will be explained using FIG. Figure 6 (
, ) is a waveform diagram of a line cathode pulse, (b) is a waveform diagram of a vertical deflection signal, and (c) is a waveform diagram of a horizontal deflection signal. The vertical deflection signals Y and ν' in FIG. 6(b) change by IH in 16 steps during the 16H period of each line cathode drive pulse a to 0 in FIG. 6(a).

垂直偏向信号管とν′とはともに中心電圧がv4のもの
で、管は順次増加し、ν′は順次減少してゆくように、
互いに逆方向に変化するようになされている。これら垂
直偏向信号管と9′はそれぞれ垂直偏向電極(4)の電
極(13)と(13’)に加えられ、その結果、それぞ
れの線陰極(2a)〜(20)から発生された電子ビー
ムは垂直方向に16段階に偏向され。
The vertical deflection signal tube and ν' both have a center voltage of v4, so that the tube increases sequentially and ν' decreases sequentially.
They are designed to change in opposite directions. These vertical deflection signal tubes and 9' are applied to the electrodes (13) and (13') of the vertical deflection electrode (4), respectively, so that the electron beams generated from the respective line cathodes (2a) to (20) are is vertically deflected in 16 steps.

先に述べたようにスクリーン(9)上では1つの電子ビ
ームで16ライン分のラスターを上から順に順次1ライ
ン分ずつ描くように偏向される。
As mentioned above, one electron beam is deflected on the screen (9) so that a raster of 16 lines is drawn one line at a time from the top.

以上の結果、15本の線陰極(2a)〜(20)上方の
ものから順に16H期間ずつ電子ビームが放出され、か
つ各電子ビームは垂直方向の15の区分内で上方から下
方に順次1ライン分ずつ偏向されることによって、スク
リーン(9)上では上端の第1ライン目から下端の24
0ライン目まで順次1ライン分ずつ電子ビームが垂直偏
向され、合計240ラインのラスターが描かわる。
As a result of the above, electron beams are emitted from the 15 line cathodes (2a) to (20) sequentially for a period of 16H starting from the top, and each electron beam is sequentially emitted one line from top to bottom within 15 sections in the vertical direction. On the screen (9), from the first line at the top to the 24th line at the bottom.
The electron beam is vertically deflected one line at a time up to the 0th line, and a total of 240 raster lines are drawn.

このように垂直偏向された電子ビームは制御電極(5)
と水平集束電極(6)とによって水平方向に180の区
分に分割されて取り出される。第1図ではそのうちの1
区分のものを示しているにの電子ビームは各区分毎に、
制御電極(5)によって通過量が制御され、水平集束電
極(6)によって水平方向に集束されて1本の細い電子
ビームとなり。
The vertically deflected electron beam is sent to the control electrode (5).
It is divided into 180 sections in the horizontal direction by a horizontal focusing electrode (6) and taken out. In Figure 1, one of them
The electron beam shown in each section is
The amount of electrons passing through is controlled by the control electrode (5), and the electrons are focused in the horizontal direction by the horizontal focusing electrode (6) into a single narrow electron beam.

次に述べる水平偏向手段によって水平方向に6段階に偏
向されてスクリーン(9)上の2絵素分のR2O,B容
量光体(20)に順次照射される。第2図に垂直方向お
よび水平方向の区分を示す、制御電極(5)のそれぞれ
(15−1) 〜(15−n)に対応する蛍光体は2絵
素分のR,G、Bとなるが説明の便宜上、1絵素をR1
、G i 9 B 1とし他方をR,、G、、B、とす
る。
The light is deflected in six steps in the horizontal direction by the horizontal deflection means described below, and is sequentially irradiated onto the R2O, B capacitive light body (20) for two picture elements on the screen (9). The phosphors corresponding to each of (15-1) to (15-n) of the control electrode (5), whose vertical and horizontal divisions are shown in Figure 2, are R, G, and B for two picture elements. For convenience of explanation, one pixel is R1
, G i 9 B 1 and the other one is R,,G,,B.

つぎに、水平偏向駆動回路(41)は、水平偏向用カウ
ンタ(28) (11ビツト)、水平偏向信号を記憶し
ているメモ、す(29)、D−A変換器(38)から構
成されている。水平偏向駆動回路(41)の入力パルス
は第7図に示すように垂直同期信号Vと水平同期信号H
に同期し、水平同期信号Hの6倍のくり返し周波数のパ
ルス6Hを用いる。水平偏向用カウンタ(28)は垂直
同期信号Vによってリセットされて水平の6倍パルス6
Hをカウントする。この水平偏向用カウンタ(28)は
IHの間に6回、1vの間に240HX6/H=144
0回カウントし、このカウント出力はメモリ(29)の
アドレスへ供給される。
Next, the horizontal deflection drive circuit (41) is composed of a horizontal deflection counter (28) (11 bits), a memo (29) for storing horizontal deflection signals, and a D-A converter (38). ing. The input pulses of the horizontal deflection drive circuit (41) are a vertical synchronizing signal V and a horizontal synchronizing signal H, as shown in FIG.
A pulse 6H with a repetition frequency six times that of the horizontal synchronizing signal H is used. The horizontal deflection counter (28) is reset by the vertical synchronizing signal V and receives the horizontal six times the pulse 6.
Count H. This horizontal deflection counter (28) is set 6 times during IH, 240H x 6/H = 144 during 1V.
It counts 0 times and this count output is supplied to the address of the memory (29).

メモリ(29)からはアドレスに応じた水平偏向信号の
データ(ここでは8ビツト)が出力され、D−A変換器
(38)で、第7図(第3図(b) C)に示すり、h
’のような水平偏向信号に変換される。この回路では6
 X 240ライン分のそれぞれに対応する水平偏向信
号を記憶するメモリアドレスがあり、1ラインごとに規
則性のある6個のデータをメモリに記憶させることによ
り、IH期間に6段階波の水平偏向信号を得°ることが
できる。           。
The horizontal deflection signal data (here, 8 bits) corresponding to the address is output from the memory (29), and is processed by the D-A converter (38) as shown in Fig. 7 (Fig. 3 (b) C). ,h
' is converted into a horizontal deflection signal such as '. In this circuit, 6
There is a memory address for storing the horizontal deflection signal corresponding to each of the 240 lines, and by storing 6 pieces of regular data for each line in the memory, a 6-step wave horizontal deflection signal is generated during the IH period. can be obtained. .

この水平偏向信号は第7図に示すように6段階に変化す
る一対の水平偏向信号りとh′であり、ともに中心電圧
がvlのもので、hは順次減少し、h′は順次増加して
ゆくように、互いに逆方向に変化する。これら水平偏向
信号り、h’はそれぞれ水平偏向電極(7)の電極(1
8)と(18’)とに加えられる。その結果、水平方向
に区分された各電子ビームは各水平期間の間にスクリー
ン(9)のR,G。
As shown in Fig. 7, this horizontal deflection signal is a pair of horizontal deflection signals ri and h' that change in six steps, both of which have a center voltage of vl, where h decreases sequentially and h' increases sequentially. They change in opposite directions as they move forward. These horizontal deflection signals, h' are the electrode (1) of the horizontal deflection electrode (7), respectively.
8) and (18'). As a result, each horizontally segmented electron beam is applied to the R, G of the screen (9) during each horizontal period.

B、R,G、B (R1,al、B、、R,、a、、 
Bt)の蛍光体に順次H/6期間ずつ照射されるように
水平偏向される。かくして、各ラインのラスターにおい
ては水平方向180個の各区分毎に電子ビームがR1,
G工、B、、R,、G、、B2の各蛍光体(20)に順
次照射される。
B, R, G, B (R1, al, B,, R,, a,,
The beam is horizontally deflected so that the phosphor of Bt) is sequentially irradiated for H/6 periods. Thus, in each line raster, the electron beam is R1,
The phosphors (20) of G, B, R, G, and B2 are sequentially irradiated.

そこで各ラインの各水平区分毎に電子ビームをR,、G
□、B工、R2,G、、B、の映像信号によって変調す
ることにより、スクリーン(9)の上にカラーテレビジ
ョン画像を表示することができる。
Therefore, the electron beams are set to R, , G for each horizontal section of each line.
By modulating the video signals of □, B, R2, G, , B, a color television image can be displayed on the screen (9).

次に、その電子ビームの変調制御部分について説明する
。まず、テレビジョン信号入力端子(23)に加えられ
た複合映像信号は色復調回路(30)に加えられ、ここ
で、R−YとB−Yの色差信号が復調され、G−Yの色
差信号がマドリスク合成され、さらに、それらが輝度信
号Yと合成されて、R2O,Bの各原色信号(以下R,
G、B映像信号という)が出力される。それらのR,G
、B各映像信号は180組のサンプルホールド回路(3
1−1)〜(31−n)に加えられる。各サンプルホー
ルド回路(31−1) 〜(31−n)はそれぞれR1
用、G1用、B1用、R2用、G2用、B2用の6個の
サンプルホールド回路を有している。それらのサンプル
ホールド出力は各々保持用のメモリ(32−1)〜(3
2−n)に加えられる。
Next, the modulation control portion of the electron beam will be explained. First, the composite video signal applied to the television signal input terminal (23) is applied to the color demodulation circuit (30), where the R-Y and B-Y color difference signals are demodulated and the G-Y color difference signal is demodulated. The signals are combined with Madrisk, and further, they are combined with the luminance signal Y to obtain each primary color signal of R2O and B (hereinafter R,
G, B video signals) are output. Those R,G
, B. Each video signal is processed by 180 sample and hold circuits (3
1-1) to (31-n). Each sample hold circuit (31-1) to (31-n) is R1
It has six sample and hold circuits: 1, G1, B1, R2, G2, and B2. Those sample and hold outputs are stored in the holding memories (32-1) to (32-1), respectively.
2-n).

一方、基準クロック9.振器(33)はPLL (フェ
ーズロックドループ)回路等により構成されており、こ
の例では色副搬送波fscの6倍の基準クロック6fs
cと2倍の基準りaツク2fscを発生する。その基準
りaツクは水平同期信号Hに対して常に一定の位相を有
するように制御さ九ている。
On the other hand, reference clock 9. The vibrator (33) is composed of a PLL (phase-locked loop) circuit, etc., and in this example, a reference clock of 6 fs, which is six times the color subcarrier fsc, is used.
c and twice the standard a to generate 2fsc. The reference axis is controlled so that it always has a constant phase with respect to the horizontal synchronizing signal H.

基準クロック2fscは偏向用パルス発生回路(42)
に加えられ、水平同期信号Hの6倍の信号6HとH/6
ごとの信号切替パルスr1+ gt+ ))tt rz
eg z p 、b 2 (第3図(b)B)のパルス
を得てシする。一方基準クロック6fscはサンプリン
グパルス発生回路(34)に加えられ、ここでシフトレ
ジスタにより、クロック1周期ずつ遅延されるなど駿て
、水平櫻期(63,5μsec )のうちの有効水平走
査期間(約50μ5ec)の間に1080個のサンプリ
ングパルスR□、。
The reference clock 2fsc is a deflection pulse generation circuit (42)
signals 6H and H/6, which are six times the horizontal synchronization signal H.
Signal switching pulse per r1+ gt+ ))tt rz
A pulse of eg z p , b 2 (FIG. 3(b)B) is obtained. On the other hand, the reference clock 6fsc is applied to the sampling pulse generation circuit (34), where it is delayed by one clock cycle by a shift register, and is then delayed during the effective horizontal scanning period (approximately 1080 sampling pulses R□, during 50μ5ec).

G工4.B工□、R1□、Gx2.Bi、、R,□、G
21.B、1.R,2゜G、、、B、□〜Rn、、Gn
、、Bn□、Rn、、On、tBn、(第。
G-engineer 4. B engineering□, R1□, Gx2. Bi,,R,□,G
21. B.1. R, 2゜G, , B, □~Rn, , Gn
,,Bn□,Rn,,On,tBn,(th.

3図(b) A )が順次発生され、その後に1個の転
送パルスtが発生される。このサンプリングパルスR1
,〜Bn2は表示すべき映像の1ライン分を水平方向3
60の絵素に分割したときのそれぞれの絵素に対応し、
その位置は水平同期信号Hに対して常に一定になるよう
に制御される。
3(b) A) are generated sequentially, and then one transfer pulse t is generated. This sampling pulse R1
, ~Bn2 is one line of the video to be displayed by 3 in the horizontal direction.
Corresponding to each picture element when divided into 60 picture elements,
Its position is controlled so that it is always constant with respect to the horizontal synchronizing signal H.

この1080個のサンプリングパルスR11〜Bn2が
それぞれ180組のサンプルホールド回路(31−1)
〜(31−n )に6個ずつ加えられ、これによって各
サンプルホールド回路(31−1) 〜(31−n )
には1ラインを180個に区分したときのそれぞれの2
絵素分のR1,G工、B1.R,、G、、、B、の各映
像信号が個別にサンプリングされホールドされる。その
サンプルホールドされた180組のR工、G工、B□、
R2゜G、、B2の映像信号は1ライン分のサンプルホ
ールド終了後に180組のメモリ (32−1)〜(3
2−n)に転送パルスtによって一斉に転送され、ここ
で次の一水平期間の間保持される。この保持されたRo
Each of these 1080 sampling pulses R11 to Bn2 is connected to 180 sets of sample hold circuits (31-1).
~(31-n) are added six times each, thereby each sample hold circuit (31-1) ~(31-n)
When one line is divided into 180 parts, each 2
Picture elements R1, G, B1. Each of the R, G, B, video signals is individually sampled and held. The 180 sample-held groups R, G, B□,
R2゜G,,B2 video signals are stored in 180 sets of memories (32-1) to (3
2-n), they are transferred all at once by a transfer pulse t, and are held here for the next horizontal period. This retained Ro
.

G□、B、、R,、G、、B、の信号はスイッチング回
路(35−1)〜(35−n)に加えられる。スイッチ
ング回路(35−1)〜(35−n)はそれぞれがR,
、G、、B、。
The signals G□, B, , R, , G, , B are applied to switching circuits (35-1) to (35-n). The switching circuits (35-1) to (35-n) each have R,
,G,,B,.

Rz 、Gx−Bzの個別入力端子とそれらを順次切換
えて出力する共通出力端子とを有するトライステートあ
るいはアナログゲートにより構成されたちのである。
It is composed of a tri-state or analog gate having individual input terminals for Rz, Gx-Bz and a common output terminal for sequentially switching and outputting them.

各スイッチング回路(35−1)〜(35−n)の出力
は180組のパルス幅変調(PWM)回路(37−1)
〜(37−n)に加えられ、ここで、サンプルホールド
されたRx、Glt Ble Rxe ’Gt−Bz映
像信号の大きさに応じて基準パルス信号がパルス幅変調
され     )て出力される。その基準パルス信号の
くり返し周期は上記の信号切換パルスrxv glv 
bxs rz+g’zt b2のパルス幅よりも充分小
さいもつであることが望ましく、たとえば、1:10〜
1 : Zoo程度のものが用いられる。
The output of each switching circuit (35-1) to (35-n) is 180 sets of pulse width modulation (PWM) circuit (37-1)
(37-n), and here, the reference pulse signal is pulse width modulated according to the magnitude of the sampled and held Rx, Glt Ble Rxe 'Gt-Bz video signal) and is output. The repetition period of the reference pulse signal is the above signal switching pulse rxv glv
It is desirable that the pulse width be sufficiently smaller than the pulse width of bxs rz + g'zt b2, for example, 1:10 to
1: Something about Zoo level is used.

このパルス幅変調回路(37−1)〜(37−n)の出
力は電子ビームを変調するための制御信号として表示素
子の制御電極(5)の180本の導電板(15−1)〜
(15−n)にそれぞれ個別に加えら−れる。各スイッ
チング回路(35−1)〜(35−n )はスイッチン
グパルス発生回路(36)から加えられるスイッチング
パルスr1e gte b、u ’r’z* gze 
bzによって同時に切換制御される。スイッチングパル
ス発生回路(36)は先述の偏向用パルス発生回路(4
2)からの信号切換パ/L’X  rat guy b
le rye gze bi Lよ7て制御されており
、各水平期間を、6分割してH/6ずつスイッチング回
路(35−1)〜(35−n)を切換え、R1,G工、
B1.R2,G、、B2の各映像信号を時分割して順次
出力し5、パルス幅変調回路(37−1)〜(37−n
)に供給するように切換信号r1p gLt ’bz*
rz+ gzt bzを発生する。
The outputs of the pulse width modulation circuits (37-1) to (37-n) are used as control signals for modulating the electron beam to the 180 conductive plates (15-1) to the control electrodes (5) of the display element.
(15-n) respectively. Each switching circuit (35-1) to (35-n) receives a switching pulse r1e gte b, u'r'z* gze applied from a switching pulse generating circuit (36).
Switching is controlled simultaneously by bz. The switching pulse generation circuit (36) is the same as the deflection pulse generation circuit (4) described above.
2) Signal switching from /L'X rat guy b
Each horizontal period is divided into 6 and the switching circuits (35-1) to (35-n) are switched by H/6.
B1. Each video signal of R2, G, B2 is time-divided and outputted sequentially 5, and pulse width modulation circuits (37-1) to (37-n
) to supply the switching signal r1p gLt 'bz*
Generate rz+ gzt bz.

ここで注意すべきことは、スイッチング回路(35−1
)〜(35=n)におけるR1. G、t 81. R
,。
What should be noted here is that the switching circuit (35-1
) to (35=n) R1. G,t 81. R
,.

G、、B、の映像信号の供給切換えと、水平偏向駆動回
路(41)による電子ビームRit Gll Bit 
RatGztBtの蛍光体への照射切換え水平偏向とが
、タイミングにおいても順序においても完全に一致する
ように同期制御されていることである。これにより、電
子ビームがR1蛍光体に照射されているときにはその電
子ビームの照射量がR1映像信号によって制御され、G
工、Bユe Rt * G 2 g B z について
も同様に制御されて、各絵素のR1,G1.B□。
Switching the supply of video signals G, , B, and electron beam Rit Gll Bit by the horizontal deflection drive circuit (41)
The irradiation switching horizontal deflection of RatGztBt to the phosphor is synchronously controlled so that it completely matches both the timing and the order. As a result, when the electron beam is irradiating the R1 phosphor, the irradiation amount of the electron beam is controlled by the R1 video signal, and the G
G, B, Rt * G 2 g B z are controlled in the same way, and R1, G1 . B□.

R2l G ! = B を各蛍光体の発光がその絵素
のR工、G1゜B i t Rm 、G 2 、B 2
の映像信号によってそれぞれ制御されることになり、各
絵素が入力の映像信号に従って発光表示されるのである
。かかる制御が1ライン分の180組(各2絵素づつ)
について同時に行なわれて1ライン360絵素の映像が
表示され、さらに240H分のラインについて上方のラ
インから順次行われて、5スクリーン(9)上に1つの
映像が表示されることにな・る。       、そし
て1以上の如き諸動作が入力テレビジョン信号の 1フ
イールド毎にくり返され、その結果、通常のテレビジョ
ン受像機と同様にスクリーン(9)上に動画のテレビジ
ョン映像が映出される。
R2l G! = B is the luminescence of each phosphor is R of that picture element, G1゜B it Rm , G 2 , B 2
Each picture element is controlled by the input video signal, and each picture element is displayed by emitting light according to the input video signal. There are 180 sets of such controls for one line (2 pixels each)
This is done at the same time to display an image of 360 pixels per line, and then 240H lines are performed sequentially starting from the upper line, resulting in one image being displayed on 5 screens (9). . , and one or more operations are repeated for each field of the input television signal, and as a result, a moving television image is displayed on the screen (9) in the same way as in a normal television receiver.

ところで、以上のような画像表示装置において、スクリ
ーン上に表示される輝度は、ビーム流制御電極(5)に
加えられるパルス幅で制御されるが、第3図に示したよ
うな構成においては、R,G。
Incidentally, in the above image display device, the brightness displayed on the screen is controlled by the pulse width applied to the beam flow control electrode (5), but in the configuration shown in FIG. R,G.

B映像信号に対応するパルス幅の最大値は約H/6の周
期(Hは一水平周期)となる。また、このような装置に
おいてホワイトバランスの調整は、従来CRTのホワイ
トバランスの調整法の考え方と同様に、色復調回路(3
0)のR,G、Bの三原色出力信号の振幅および直流レ
ベルを変えてハイライトとローライトの色温度調整を行
なっていた。
The maximum value of the pulse width corresponding to the B video signal is about a period of H/6 (H is one horizontal period). In addition, white balance adjustment in such devices is performed using a color demodulation circuit (3
The color temperature of highlights and lowlights was adjusted by changing the amplitude and DC level of the three primary color output signals of R, G, and B.

第8図はその調整結果の一例を示すもので、この例では
ホワイトバランスをとるためにR:G:B= 80: 
 90:100としている。第8図において。
Fig. 8 shows an example of the adjustment result. In this example, in order to achieve white balance, R:G:B=80:
The ratio is 90:100. In FIG.

横軸はR,G、B映像信号レベルを示し、その100%
は映像信号の白レベルに相当するレベルである。
The horizontal axis shows the R, G, and B video signal levels, and their 100%
is a level corresponding to the white level of the video signal.

また縦軸はPWM出力パルス幅を示し、その100%は
上記PWM出力パルス幅の最大値(約H/6)である。
The vertical axis indicates the PWM output pulse width, and 100% thereof is the maximum value (approximately H/6) of the PWM output pulse width.

第8図の例では、できるだけ輝度を高くとるために、B
(青)の映像信号レベルが100%のときにPWM出力
パルス幅として100%が出るようにしている。このよ
うな調整状態でテレビジョン受信映像を映出していると
き、送信側の映像変調レベルが過変調になってR,G、
B各映像信号レベルが100% を越えた時、第8図の
ような変換特性においては、まず青のPWM出力パルス
幅が飽和するため、白ピーク部でホワイトバランスがく
ずれて黄色っぽくなり、さらに過変調がすすむと、緑の
PWM出力パルス幅も飽和して白ピーク部が赤っぽくな
ってくる。これは特に白文字が出た時など、その白色性
が損われるという問題があった・ 発明の目的 本発明は上記従来の欠点を解消するもので、映像変調が
過変調になった時には、100%変調時のホワイトバラ
ンス条件を保つようにすることによって、白文字等で起
りやすい過変調時にもその白色性の良いまた輝度の高い
画像表示装置を提供することを目的とする。
In the example of FIG. 8, in order to make the brightness as high as possible,
When the (blue) video signal level is 100%, 100% is output as the PWM output pulse width. When displaying a received television image in such an adjusted state, the image modulation level on the transmitting side becomes overmodulated and R, G,
B When each video signal level exceeds 100%, in the conversion characteristics shown in Figure 8, the blue PWM output pulse width first saturates, causing the white balance to collapse at the white peak, resulting in a yellowish appearance. As overmodulation progresses, the green PWM output pulse width also becomes saturated and the white peak portion becomes reddish. This has the problem that the whiteness is impaired especially when white characters appear.Purpose of the InventionThe present invention solves the above-mentioned drawbacks of the conventional technology. It is an object of the present invention to provide an image display device with good whiteness and high brightness even during overmodulation, which tends to occur with white characters, by maintaining white balance conditions during % modulation.

発明の構成 上記目的を達成するため1本発明の画像表示装置は、電
子ビームが照射されることにより発光する複数色の蛍光
体が塗布されたスクリーンと、上記スクリーン上の画面
を玉座方向に複数に区分した各垂直区分毎に電子ビーム
を発生する電子ビーム源と、上記電子ビーム源で発生さ
れた電子ビームを上記スクリーン上の画面を水平方向に
複数に区分した各水平区分毎に分離して上記スクリーン
に照射する水平分離手段と、上記電子ビームを上記スク
リーンに至るまでの間で玉座方向及び水平方向に複数段
階に偏向する偏向電極と、上記スクリーンに照射する電
子ビーム量を制御して画面上の各絵素の発光量を制御す
るビーム流制御電極と、各絵素においで電子ビームによ
る蛍光体面上での発光サイズを制御する集束電極と、電
子ビームの発光量を制御する背面電極と、受信したカラ
ーテレビジョン信号から上記各水平区分毎の映像信号を
サンプリング保持するサンプリング手段と、上記各水平
区分毎に上記電子ビームの水平偏向による上記複数色の
蛍光体の照射と同期して上記サンプリング手段により保
持した映像信号により上記各水平区分毎の電子ビームを
順次各色毎にパルス幅変調して上記ビーム流制御電極に
供給するパルス幅変調□手段と、上記パルス幅変調手段
の入力信号となる各色の映像信号のレベルを一定の比率
に調整するレベル調整と、上記各色の映像信号の輝度レ
ベルが各々定格の所定値以上になった時上記各色の映像
信号によるパルス幅変調の出力パルス幅を上記一定比率
に保持する保持手段とを備えた構成としたものである。
Structure of the Invention In order to achieve the above object, an image display device of the present invention includes a screen coated with phosphors of multiple colors that emit light when irradiated with an electron beam, and a plurality of screens arranged on the screen in the direction of the throne. an electron beam source that generates an electron beam for each vertical section divided into two; and an electron beam source that separates the electron beam generated by the electron beam source into each horizontal section that divides the screen on the screen into a plurality of horizontal sections. horizontal separation means for irradiating the screen; a deflection electrode for deflecting the electron beam in multiple steps in the direction of the throne and in the horizontal direction before reaching the screen; A beam flow control electrode that controls the amount of light emitted from each pixel on the top, a focusing electrode that controls the size of light emitted by the electron beam on the phosphor surface in each pixel, and a back electrode that controls the amount of light emitted by the electron beam. , sampling means for sampling and holding a video signal for each of the horizontal sections from the received color television signal; a pulse width modulation means which pulse width modulates the electron beam for each horizontal section sequentially for each color using a video signal held by the sampling means and supplies the beam flow control electrode to the beam flow control electrode; and an input signal of the pulse width modulation means; Level adjustment that adjusts the level of the video signal of each color to a certain ratio, and output pulse width of pulse width modulation by the video signal of each color when the brightness level of the video signal of each color exceeds a predetermined rated value. and a holding means for holding the ratio at the above-mentioned constant ratio.

すなわち本発明は、第3図に示すように映像出力部に最
大パルス幅が有限なPWM回路を用いた構成で、色復調
回路のR,G、B映像出力レベル比、すなわちPWM回
路の入力R,G、B映像信号レベル比を映像変調度によ
らず一定とするようにしたもので、過変調時にもホワイ
トバランス条件がくずれることがなく、またそのホワイ
トバランス条件で輝度も最大のものが得られる。
That is, the present invention has a configuration in which a PWM circuit with a finite maximum pulse width is used in the video output section as shown in FIG. , G, and B video signal level ratios are kept constant regardless of the video modulation degree, so that the white balance condition does not collapse even in the event of overmodulation, and maximum brightness can be obtained under the white balance condition. It will be done.

実施例の説明 以下1本発明の一実施例について、図面に基づいて説明
する。
DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

第9図は本発明の一実施例における画像表示装置の要部
の回路図で、第3図に示す構成要素と同一の構盛要素に
は同一の符号を付してその説明を省略する。第9図にお
いて、色復調回路(30)のRlG、B映像信号出力の
黒レベルは等しくなっているものとする。 (51)(
52) (53)は各々色復調されたR、G、B映像信
号の入力端子である。 (54)(55)(56)は各
々R,G、B映像信号の出力端子であり、その出力は第
3図のサンプルホールド回路(31−1)〜(31−n
)、メモリ(32−1) 〜(32−n)、及びスイッ
チング回路(35−1)〜(35−n)を通してPWM
H路(37−1)〜(37−n)に入力される。 (5
7)(5g)(59)は各々R,G、B映像信号のレベ
ル調整ボリューム、(60)(61)はスイッチングダ
イオード、(62)(63)は各々V 1 g ■@な
る電圧の電圧源である6色復調回路(30)からのR,
G’、B映像信号出力は、レベル調整ボリューム(57
) (58) (59)で調整され、R2O,B映像信
号レベルに対して第8図に示すようなPWMパルス幅が
得られる。スイッチングダイオード(60)は、R映像
信号のレベルが第10図で100%を越えた時、vlな
る電圧にクリップするものであり、スイッチングダイオ
ード(61)は同様に。
FIG. 9 is a circuit diagram of a main part of an image display device according to an embodiment of the present invention, and the same structural elements as those shown in FIG. 3 are given the same reference numerals and their explanations will be omitted. In FIG. 9, it is assumed that the black levels of the RlG and B video signal outputs of the color demodulation circuit (30) are equal. (51)(
52) (53) are input terminals for R, G, and B video signals which are each color demodulated. (54), (55), and (56) are output terminals for R, G, and B video signals, respectively, and the outputs are from the sample hold circuits (31-1) to (31-n) in FIG.
), memory (32-1) to (32-n), and PWM through switching circuits (35-1) to (35-n).
It is input to H paths (37-1) to (37-n). (5
7) (5g) and (59) are level adjustment volumes for R, G, and B video signals, (60) and (61) are switching diodes, and (62 and 63) are voltage sources with a voltage of V 1 g ■@, respectively. R from the six-color demodulation circuit (30),
The G' and B video signal outputs are controlled by the level adjustment volume (57
) (58) and (59) to obtain a PWM pulse width as shown in FIG. 8 for the R2O and B video signal levels. The switching diode (60) clips to the voltage vl when the level of the R video signal exceeds 100% in FIG. 10, and the switching diode (61) does the same.

G映像信号のレベルが100%を越えた時、v2なる電
圧にクリップするものである。従って、スイッチングダ
イオード(60)(61)のオン電圧を無視すれば、v
lはPWMパルス幅が80%1m、 v、はPWMパル
ス幅が90%になるような電圧とすることにより、第1
0図に示すようなPWM変換特性が得られる。他の構成
は従来例と同様である。
When the level of the G video signal exceeds 100%, it clips to the voltage v2. Therefore, if the on-voltage of the switching diodes (60) and (61) is ignored, v
By setting l to a voltage such that the PWM pulse width is 80% and v to a voltage such that the PWM pulse width is 90%, the first
PWM conversion characteristics as shown in Figure 0 are obtained. Other configurations are similar to the conventional example.

第10図のPWM変換特性は、第8図と同様に、ホワイ
トバランスをとる為のパルス幅変調回路の出力パルス幅
の比をR: G : B=80:90: 100として
いる。第8図と第10図の違いは、R,G、B映像信号
レベルがそれぞれIC0%(映像信号の白し    1
ベルに相当するレベル)を越えると、それに対応するP
WM出力パルス幅は飽和してR,G、B映像信号レベル
がそれぞれ100%時のパルス幅に維持される点にある
。このような特性にすれば、テレビジョン放送の受信画
像を映出する場合、白文字等の部分で過変調になっても
、ホワイトバランスの為のR,G、Bパルス幅比は10
0%の自レベルの時のものが維持されるので、白色性は
損なわれない0本実施例では、飽和ポイントをR,G。
In the PWM conversion characteristics shown in FIG. 10, as in FIG. 8, the ratio of the output pulse widths of the pulse width modulation circuit for white balance is set to R:G:B=80:90:100. The difference between Fig. 8 and Fig. 10 is that the R, G, and B video signal levels are each IC0% (white of the video signal).
level), the corresponding P
The WM output pulse width is at the point where it is saturated and the R, G, and B video signal levels are each maintained at the pulse width at 100%. With these characteristics, when displaying a received image of television broadcasting, even if there is overmodulation in areas such as white characters, the R, G, B pulse width ratio for white balance will be 10.
Since the self level of 0% is maintained, whiteness is not impaired. In this embodiment, the saturation points are R and G.

B映像信号の100%に設定したが1丁度100%でな
くてもよいことは勿論である。しかしこのように100
%にすることにより、ホワイトバランスに加え、輝度も
高いものが得られる。
Although it is set to 100% of the B video signal, it goes without saying that it does not have to be exactly 100%. But like this 100
%, you can obtain high brightness as well as white balance.

なお上記実施例においては、ホワイトバランス条件を 
R:G:B =80:90:100としたが、R2O,
Bのホワイトバランス条件が違う時も、レベル調整ボリ
ュームの調整、スイッチングダイオード(60)、電圧
源(62)、及びスイッチングダイオード(61)、電
圧源(63)よりなるクリップ回路のR2O,B 出力
回路接続の選択、及び電圧源(62) (63)の出力
電圧V1.V、の設定により、自由□に設計できること
は勿論である。
In the above example, the white balance condition is
R:G:B = 80:90:100, but R2O,
Even when the white balance conditions of B are different, the output circuit R2O of the clip circuit consisting of the level adjustment volume adjustment, switching diode (60), voltage source (62), switching diode (61), and voltage source (63) Selection of connections and output voltage V1. of voltage sources (62) (63). Of course, it is possible to freely design by setting V.

また本発明は上記具体的な回路構成に限定されるもので
なく、第10図に示すようなPWM変換特性が得られる
ような回路であれば、他のいかなる構成であってもよい
Further, the present invention is not limited to the specific circuit configuration described above, and any other configuration may be used as long as the circuit can obtain the PWM conversion characteristics as shown in FIG.

発明の詳細 な説明したように本発明によれば、最大パルス幅が有限
なPWM回路を用いてR,G、B蛍光体へのビーム流を
制御する場合、PWM回路へ映像入力レベルがオーバー
して最大パルス幅で飽和した時にもホワイトバランス条
件が維持される。
DETAILED DESCRIPTION OF THE INVENTION According to the present invention, when the beam flow to the R, G, and B phosphors is controlled using a PWM circuit with a finite maximum pulse width, the video input level to the PWM circuit will not exceed. The white balance condition is maintained even when the pulse width is saturated at the maximum pulse width.

従ってテレビジョン放送において白文字部等で映像変調
が過変調になった時にもホワイトバランスがくずれず、
白色性の良い画像が表示される。また、上記ホワイトバ
ランス条件で輝度も高くとれる。
Therefore, even when the image modulation becomes overmodulated in areas such as white characters during television broadcasting, the white balance will not be distorted.
An image with good whiteness is displayed. Furthermore, the brightness can be high under the above white balance conditions.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の画像表示装置の電極構成図、第2図はス
クリーン上での最小絵素を示す図、第3図は駆動回路の
ブロック図および各部の波形図、第4図は装置偏向信号
と、同期信号の関係図、第5図はカウンタのタイミング
チャート、第6図は駆動出力パルスの相関図、第7図は
水平偏向信号と同期信号の関係図、第8図はPWM変換
特性の説明図、第9図は本発明の一実施例における画像
表示装置の要部の回路図、第10図は同画像表示装置の
PWM変換特性の説明図である。 (1)・・・背面電極、 (2)(2a)〜(20)・
・・線陰極、(3)(3′)・・・垂直集束電極、(4
)・・・垂直偏向電極、(5)・・・ビーム流制御電極
、(7)・・・水平偏向電極、(9)・・・スクリーン
、(10)・・・スリット、(20)・・・蛍光体、 
(24)・・・同期分離回路、(25)・・・垂直偏向
用カウンタ、(26)・・・線陰極駆動回路、 (27
)・・・メモリ、(28)・・・水平偏向用カウンタ、
(29)・・・メモリ、 (30)・・・色復調回路、
(31−1)〜(31−n)・・・サンプルホールド回
路、(31−2)〜(32−n)・・・メモリ、 (3
3)・・・基準クロック発振器、(34)・・・サンプ
リングパルス発生回路、 (35−1)〜(35−n)
・・・スイッチング回路、(36)・・・スイッチング
パルス発生回路、(37−1)〜(37−n) −P 
W M回路、 (38)(39)・・・D/A変換器、
 (40)・・・垂直偏向駆動回路、(41)・・・水
平偏向駆動回路、 (42)・・・偏向用パルス発生回
路、 (51)〜(53)・・・入力端子、(54)〜
(56)・・・出力端子、(57)〜(59)・・・ 
レベル調整ボリューム、(60)〜(61)・・・スイ
ッチングダイオード、(62) (63)・・・電圧源 代理人   森  本  義  弘 第4図 L−]: 1ユ」 第5図 Ca) (b) 第7図 第3図 g、     白 第10図 星         ロ
Figure 1 is an electrode configuration diagram of a conventional image display device, Figure 2 is a diagram showing the smallest picture element on the screen, Figure 3 is a block diagram of the drive circuit and waveform diagrams of each part, and Figure 4 is the device deflection. Relationship diagram between signals and synchronization signals, Figure 5 is a counter timing chart, Figure 6 is a correlation diagram of drive output pulses, Figure 7 is a relationship diagram between horizontal deflection signals and synchronization signals, and Figure 8 is PWM conversion characteristics. FIG. 9 is a circuit diagram of a main part of an image display device according to an embodiment of the present invention, and FIG. 10 is an explanatory diagram of PWM conversion characteristics of the image display device. (1)...Back electrode, (2)(2a)-(20)・
... Line cathode, (3) (3') ... Vertical focusing electrode, (4
)... Vertical deflection electrode, (5)... Beam flow control electrode, (7)... Horizontal deflection electrode, (9)... Screen, (10)... Slit, (20)...・phosphor,
(24)...Synchronization separation circuit, (25)...Vertical deflection counter, (26)...Line cathode drive circuit, (27)...
)...Memory, (28)...Horizontal deflection counter,
(29)...Memory, (30)...Color demodulation circuit,
(31-1) to (31-n)...sample hold circuit, (31-2) to (32-n)...memory, (3
3)...Reference clock oscillator, (34)...Sampling pulse generation circuit, (35-1) to (35-n)
... switching circuit, (36) ... switching pulse generation circuit, (37-1) to (37-n) -P
W M circuit, (38) (39)...D/A converter,
(40) Vertical deflection drive circuit, (41) Horizontal deflection drive circuit, (42) Deflection pulse generation circuit, (51) to (53) Input terminal, (54) ~
(56)...Output terminal, (57)-(59)...
Level adjustment volume, (60) to (61)... Switching diode, (62) (63)... Voltage source agent Yoshihiro Morimoto Figure 4L-]: 1U'' Figure 5Ca) ( b) Figure 7 Figure 3 g, white Figure 10 star b)

Claims (1)

【特許請求の範囲】[Claims] 1、電子ビームが照射されることにより発光する複数色
の蛍光体が塗布されたスクリーンと、上記スクリーン上
の画面を垂直方向に複数に区分した各垂直区分毎に電子
ビームを発生する電子ビーム源と、上記電子ビーム源で
発生された電子ビームを上記スクリーン上の画面を水平
方向に複数に区分した各水平区分毎に分離して上記スク
リーンに照射する水平分離手段と、上記電子ビームを上
記スクリーンに至るまでの間で垂直方向及び水平方向に
複数段階に偏向する偏向電極と、上記スクリーンに照射
する電子ビーム量を制御して画面上の各絵素の発光量を
制御するビーム流制御電極と、各絵素において電子ビー
ムによる蛍光体面上での発光サイズを制御する集束電極
と、電子ビームの発光量を制御する背面電極と、受信し
たカラーテレビジョン信号から上記各水平区分毎の映像
信号をサンプリング保持するサンプリング手段と、上記
各水平区分毎に上記電子ビームの水平偏向による上記複
数色の蛍光体の照射と同期して上記サンプリング手段に
より保持した映像信号により上記各水平区分毎の電子ビ
ームを順次各色毎にパルス幅変調して上記ビーム流制御
電極に供給するパルス幅変調手厚と、上記パルス幅変調
手段の入力信号となる各色の映像信号のレベルを一定の
比率に調整するレベル調整と、上記各色の映像信号の輝
度レベルが各々定格の所定値以上になった時上記各色の
映像信号によるパルス幅変調の出力パルス幅を上記一定
比率に保持する保持手段とを備えた画像表示装置。
1. A screen coated with phosphors of multiple colors that emit light when irradiated with an electron beam, and an electron beam source that generates an electron beam for each vertical division of the screen on the screen. a horizontal separation means for separating the electron beam generated by the electron beam source into each horizontal section of the screen on the screen and irradiating the electron beam onto the screen; a beam flow control electrode that controls the amount of electron beam irradiated onto the screen to control the amount of light emitted from each pixel on the screen; , a focusing electrode that controls the size of light emitted by the electron beam on the phosphor surface in each pixel, a back electrode that controls the amount of light emitted by the electron beam, and a video signal for each horizontal section from the received color television signal. A sampling means for sampling and holding, and a video signal held by the sampling means in synchronization with the irradiation of the plurality of colors of phosphors by horizontal deflection of the electron beam for each horizontal section, and the electron beam for each horizontal section is A pulse width modulation thickness that is sequentially pulse width modulated for each color and supplied to the beam flow control electrode, and a level adjustment that adjusts the level of the video signal of each color, which is an input signal to the pulse width modulation means, to a constant ratio. and a holding means for maintaining the output pulse width of pulse width modulation by the video signals of the respective colors at the constant ratio when the luminance level of the video signals of the respective colors exceeds a predetermined rated value.
JP21180784A 1984-10-09 1984-10-09 Picture display device Granted JPS6190590A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21180784A JPS6190590A (en) 1984-10-09 1984-10-09 Picture display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21180784A JPS6190590A (en) 1984-10-09 1984-10-09 Picture display device

Publications (2)

Publication Number Publication Date
JPS6190590A true JPS6190590A (en) 1986-05-08
JPH0316074B2 JPH0316074B2 (en) 1991-03-04

Family

ID=16611922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21180784A Granted JPS6190590A (en) 1984-10-09 1984-10-09 Picture display device

Country Status (1)

Country Link
JP (1) JPS6190590A (en)

Also Published As

Publication number Publication date
JPH0316074B2 (en) 1991-03-04

Similar Documents

Publication Publication Date Title
JPH0314382B2 (en)
JPS6190590A (en) Picture display device
JPS61264876A (en) Picture display device
JP2652387B2 (en) Image display device
JPH0520033B2 (en)
JPS6190581A (en) Picture display device
JPH0524610B2 (en)
JPS60191571A (en) Picture display device
JPS6190582A (en) Picture display device
JPS613580A (en) Picture display device
JPS61242490A (en) Image display device
JPS61242489A (en) Image display device
JPS613581A (en) Picture display device
JPH0339436B2 (en)
JPH01143571A (en) Picture display device
JPS6190593A (en) Picture display device
JPS61242487A (en) Image display device
JPS61242488A (en) Image display device
JPS62186677A (en) Picture display device
JPS6220482A (en) Image display device
JPS6190578A (en) Picture display device
JPS61242486A (en) Image display device
JPS6190583A (en) Picture display device
JPS61117983A (en) Picture display device
JPS62186678A (en) Picture display device