JPS62186677A - Picture display device - Google Patents

Picture display device

Info

Publication number
JPS62186677A
JPS62186677A JP2978386A JP2978386A JPS62186677A JP S62186677 A JPS62186677 A JP S62186677A JP 2978386 A JP2978386 A JP 2978386A JP 2978386 A JP2978386 A JP 2978386A JP S62186677 A JPS62186677 A JP S62186677A
Authority
JP
Japan
Prior art keywords
electron beam
electrode
screen
horizontal
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2978386A
Other languages
Japanese (ja)
Inventor
Toyohiro Iwao
岩尾 豊宏
Takuya Nishide
卓也 西出
Minoru Ueda
稔 上田
Tsutomu Watanabe
力 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2978386A priority Critical patent/JPS62186677A/en
Publication of JPS62186677A publication Critical patent/JPS62186677A/en
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)

Abstract

PURPOSE:To normally display a picture even when the irregularity is produced at the time of working and assembling of an electrode by controlling the gain of plural signal amplifier and output circuits. CONSTITUTION:The two outputs of a D/A converter 39 are inputted to the signal amplifier and output circuits 43, 43', the two outputs V1, V1' and V2, V2' of the circuits 43, 43' are supplied to one conductor 13 and the other conductor 13' of a vertical deflection electrode 4. At the time of the working and the assembling of the electrodes 13, 13', when they are assembled in an irregular mode, an uneven picture having the difference in amplitude between the central part and the peripheral part of a picture is obtained. In such a case, the amplitude of the circuits 43, 43' is individually controlled by the gain control circuit 44, thereby, adjusted so as to have the even picture.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、スクリーン上の画面を垂直方向に複数の区分
に分割したときのそれぞれの区分毎に電子ビームを発生
させ、各区分毎にそれぞれの電子ビームを垂直方向に偏
向して複数のラインを表示し、全体としてテレビジョン
画像を表示する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention generates an electron beam for each division when a screen on a screen is vertically divided into a plurality of divisions, and generates an electron beam for each division. The present invention relates to an apparatus for displaying a plurality of lines by vertically deflecting a beam to display a television image as a whole.

従来の技術 従来、カラーテレビジョン画像表示用の表示素子として
は、ブラウン管が主として用いられているが、従来のブ
ラウン管では画面の大きさに比して奥行きが非常に長く
、薄型のテレビジョン受像機を作成することは不可能で
あった。また、平板状の表示素子として最近EL表示素
子、プラズマ表示装置、液晶表示素子等が開発されてい
るが、いずれも輝度、コントラスト、カラー表示等の性
能の面で不充分であり、実用化されるには至っていない
Conventional technology Traditionally, cathode ray tubes have been mainly used as display elements for displaying color television images, but conventional cathode ray tubes have a very long depth compared to the screen size, making it difficult to use in thin television receivers. It was impossible to create. In addition, although EL display elements, plasma display devices, liquid crystal display elements, etc. have recently been developed as flat display elements, all of them are insufficient in terms of performance such as brightness, contrast, and color display, and have not been put into practical use. It has not yet been reached.

そこで電子ビームを用いて平板状の表示装置を達成する
ものとして、本出願人は特願昭56−20618号(特
開昭57−135590号公報)により、新規な表示装
置を提案した。
Therefore, the present applicant proposed a new display device in Japanese Patent Application No. 56-20618 (Japanese Unexamined Patent Publication No. 57-135590) to achieve a flat display device using electron beams.

これは、スクリーン上の画面を垂直方向に複数の区分に
区分したときのそれぞれの区分毎に電子ビームを発生さ
せ、各区分毎にそれぞれの電子ビームを垂直方向に偏向
して複数のラインを表示し、全体としてテレビジョン画
像を表示するものである。
This method generates an electron beam for each section when the screen is vertically divided into multiple sections, and displays multiple lines by deflecting each electron beam vertically for each section. However, it displays a television image as a whole.

まず、ここで用いられる画像表示素子の基本的な一構成
を第5図に示して説明する。この表示素子は、後方から
前方に向って順に、背面電極(1)、ビーム源としての
線陰極(2)、垂直集束電極(3)(3′)、垂直偏向
電極(4)、ビーム流制御電極(5)、水平集束電極(
6)、水平偏向電極(7)、ビーム加速電極(8)およ
びスクリーン(9)が配置されて構成されており、これ
らが扁平なガラスバルブ(図示せず)の真空になされた
内部に収納されている。ビーム源としての線陰極(2)
は水平方向に線状に分布する電子ビームを発生するよう
に水平方向に張架されており、かかる線陰極(2)が適
宜間隔を介して垂直方向に複数本(図では(2a)〜(
2d)の4本のみ示している)設けられている。この例
では15本設けられているものとする。それらを(2a
)〜(20)とする。これらの線陰極(2)はたとえば
10〜20μφのタングステン線の表面に熱電子放出用
の酸化物陰極材料が塗着されて構成されている。そして
、これらの線陰極(2a)〜(2o)は電流が流される
ことにより熱電子ビームを発生しつるように加熱されて
おり、後述するように、上記の線陰極(2a)から順に
一定時間ずつ電子ビームを放出するように制御される。
First, a basic configuration of the image display element used here will be explained with reference to FIG. This display element consists of, in order from the back to the front, a back electrode (1), a line cathode (2) as a beam source, vertical focusing electrodes (3) (3'), a vertical deflection electrode (4), and a beam flow control Electrode (5), horizontal focusing electrode (
6) It consists of a horizontal deflection electrode (7), a beam acceleration electrode (8), and a screen (9), which are housed inside a flat glass bulb (not shown) that is evacuated. ing. Line cathode as beam source (2)
is stretched horizontally so as to generate an electron beam distributed linearly in the horizontal direction, and a plurality of such linear cathodes (2) are arranged vertically at appropriate intervals ((2a) to (2) in the figure).
2d) only four are shown). In this example, it is assumed that 15 are provided. them (2a
) to (20). These wire cathodes (2) are constructed by coating the surface of a tungsten wire with a diameter of 10 to 20 μΦ with an oxide cathode material for thermionic emission. These line cathodes (2a) to (2o) are heated by generating a thermionic beam when a current is passed through them, and as described later, the line cathodes (2a) to (2o) are heated sequentially for a certain period of time. It is controlled to emit an electron beam at a time.

背面電極(1)は、その一定時間電子ビームを放出すべ
く制御される線陰極以外の他の線陰極からの電子ビーム
の発生を抑止し、かつ、発生された電子ビームを前方向
だけに向けて押し出す作用をする。この背面電極(1)
はガラスバルブの後壁の内面に付着された導電材料の塗
膜によって形成されていてもよい。また、これら背面電
極(1)と線陰極(2)とのかわりに、面状の電子ビー
ム放出陰極を用いてもよい。
The back electrode (1) suppresses the generation of electron beams from other line cathodes other than the line cathode that is controlled to emit electron beams for a certain period of time, and directs the generated electron beams only in the forward direction. It has the effect of pushing out. This back electrode (1)
may be formed by a coating of conductive material applied to the inner surface of the rear wall of the glass bulb. Moreover, a planar electron beam emitting cathode may be used instead of the back electrode (1) and the linear cathode (2).

垂直集束電極(3)は線陰極(2a)〜(2o)のそれ
ぞれと対向する水平方向に長いスリット(10)を有す
る導電板(11)であり、線陰極(2)から放出された
電子ビームをそのスリット(10)を通して取り出し、
かつ、垂直方向に集束させる。水平方向1ライン分(3
60絵素分)の電子ビームを同時に取り出す。図では、
そのうちの水平方向の1区分のもののみを示している。
The vertical focusing electrode (3) is a conductive plate (11) having a horizontally long slit (10) facing each of the line cathodes (2a) to (2o), and collects the electron beam emitted from the line cathode (2). taken out through the slit (10),
and vertically focused. 1 horizontal line (3
60 pixels worth of electron beams are taken out at the same time. In the diagram,
Of these, only one section in the horizontal direction is shown.

スリット(10)は途中に適宜の間隔で桟が設けられて
いてもよく、あるいは、水平方向に小さい間隔(はとん
ど接する程度の間隔)で多数個値べて設けられた貫通孔
の列で実質的にスリットとして構成されてもよい。垂直
集束電極(3′)も同様のものである。
The slits (10) may be provided with crosspieces at appropriate intervals in the middle, or may be a row of through holes provided in large numbers at small intervals in the horizontal direction (intervals that are almost touching). may be configured substantially as a slit. The vertical focusing electrode (3') is also similar.

垂直偏向電極(4)は上記スリット(lO)のそれぞれ
の中間の位置に水平方向にして複数個配置されており、
それぞれ、絶縁基板(12)の上面と下面とに導電体(
13) (13’)が設けられたもので構成されている
。そして、相対向する導電体(13) (13’ )の
間に垂直偏向用電圧が印加され、電子ビームを垂直方向
に偏向する。この例では、一対の導電体(13) (1
3’ )によって1本の線陰極(2)からの電子ビーム
を垂直方向に16ライン分の位置に偏向する。
A plurality of vertical deflection electrodes (4) are arranged horizontally at intermediate positions between the slits (lO),
Conductors (
13) (13') is provided. Then, a vertical deflection voltage is applied between the opposing conductors (13) (13') to deflect the electron beam in the vertical direction. In this example, a pair of conductors (13) (1
3') deflects the electron beam from one line cathode (2) vertically to positions corresponding to 16 lines.

そして16個の垂直偏向電極(4)によって15本の線
陰極(2)のそれぞれに対応する15対の導電体対が構
成され、結局、スクリーン(9)上に240本の水平ラ
インを描くように電子ビームを偏向する。
The 16 vertical deflection electrodes (4) constitute 15 conductor pairs corresponding to each of the 15 line cathodes (2), so that 240 horizontal lines are drawn on the screen (9). Deflect the electron beam to

次に、制御電極(5)はそれぞれが垂直方向に長いスリ
ット(14)を有する導電板(15)で構成されており
、所定間隔をあけて水平方向に複数個並設されている。
Next, the control electrodes (5) are composed of conductive plates (15) each having a long slit (14) in the vertical direction, and a plurality of control electrodes (5) are arranged in parallel in the horizontal direction at a predetermined interval.

 この例では180本の制御電極用導電板(15−1)
〜(15−n)が設けられている。(図では9本のみ示
している)。この制御電極(5)はそれぞれが電子ビー
ムを水平方向に2絵素分ずつに区分して取り出し、かつ
その通過量をそれぞれの絵素を表示するための映像信号
に従って制御する。従って。
In this example, 180 control electrode conductive plates (15-1)
~(15-n) are provided. (Only 9 lines are shown in the figure). Each of the control electrodes (5) separates and extracts the electron beam into two picture elements in the horizontal direction, and controls the amount of electron beam passing therethrough in accordance with a video signal for displaying each picture element. Therefore.

制御電極(5)用導電板(15−1)〜(15−n)を
180本設ければ水平1ライン分当り360絵素を表示
することができる。また、映像をカラーで表示するため
に、各絵素はR,G、Hの3色の蛍光体で表示すること
とし、各制御電極(5)には2絵素分のR,G。
If 180 conductive plates (15-1) to (15-n) for control electrodes (5) are provided, 360 pixels can be displayed per horizontal line. Furthermore, in order to display images in color, each picture element is displayed using phosphors of three colors, R, G, and H, and each control electrode (5) has R and G for two picture elements.

B の各映像信号が順次加えられる。また、180本の
制御電極(5)用導電板(15−1)〜(15−n)の
それぞれには1ライン分の180組(1組あたり2絵素
)の映像信号が同時に加えられ、1ライン分の映像が一
時に表示される。
Each video signal of B is added sequentially. In addition, 180 pairs of video signals for one line (2 pixels per pair) are simultaneously applied to each of the 180 conductive plates (15-1) to (15-n) for control electrodes (5). One line of video is displayed at one time.

水平集束電極(6)は制御電極(5)のスリット(14
)と相対向する垂直方向に長い複数本(180本)のス
リット(16)を有する導電板(17)で構成され、水
平方向に区分されたそれぞれの絵素毎の電子ビームをそ
れぞれ水平方向に集束して細い電子ビームにする。
The horizontal focusing electrode (6) is connected to the slit (14) of the control electrode (5).
) is composed of a conductive plate (17) having a plurality of vertically long slits (16) facing each other, and the electron beam for each pixel divided horizontally is transmitted horizontally. Focus into a narrow beam of electrons.

水平偏向電極(7)は上記スリット(16)のそれぞれ
の両側の位置に垂直方向にして複数本配置された導電板
(18) (18’ )で構成されており、それぞれの
電極(+8)(18’)に6段階の水平偏向用電圧が印
加されて、各絵素毎の電子ビームをそれぞれ水V方向に
偏向し、スクリーン(9)上で2絹のR,G。
The horizontal deflection electrode (7) is composed of a plurality of conductive plates (18) (18') arranged vertically on both sides of the slit (16), and each electrode (+8) ( 18') is applied with six levels of horizontal deflection voltage to deflect the electron beam of each picture element in the direction of water V, and the two silks R and G are displayed on the screen (9).

Bの各蛍光体を順次照射して発光させるようにする。そ
の偏向範囲は、この実施例では各電子ビーム毎に2絵素
分の幅である。
Each phosphor of B is sequentially irradiated to emit light. In this embodiment, the deflection range is two picture elements wide for each electron beam.

加速電極(8)は垂直偏向電極(4)と同様の位置に水
平方向にして設けられた複数個の導電板(19)で構成
されており、電子ビームを充分なエネルギーでスクリー
ン(9)に衝突させるように加速する。
The accelerating electrode (8) is composed of a plurality of conductive plates (19) installed horizontally in the same position as the vertical deflection electrode (4), and it directs the electron beam to the screen (9) with sufficient energy. Accelerate to cause a collision.

スクリーン(9)は電子ビームの照射によって発光され
る蛍光体(20)がガラス板(21)の裏面に塗布され
、また、メタルバック層(図示せず)が付加されて構成
されている。蛍光体(20)は制御電極(5)の1つの
スリット(14)に対して、すなわち水平方向に区分さ
れた各1本の電子ビームに対して、RlG、Bの3色の
蛍光体が2対ずつ設けられており。
The screen (9) is constructed by applying a phosphor (20) that emits light when irradiated with an electron beam to the back surface of a glass plate (21), and adding a metal back layer (not shown). Two phosphors (20) of three colors RlG and B are used for one slit (14) of the control electrode (5), that is, for each one electron beam divided in the horizontal direction. They are provided in pairs.

垂直方向にストライプ状に塗布されている。第5図中で
スクリーン(9)に記入した破線は複数本の線陰極(2
)のそれぞれに対応して表示される垂直方向での区分を
示し、2点鎖線は複数本の制御電極(5)のそれぞれに
対応して表示される水平方向での区分を示す。これら両
者で仕切られた1つの区画には、第6図に拡大して示す
ように、水平方向では2絵素分のR,G、Bの蛍光体(
20)があり、垂直方向では16ライン分の幅を有して
いる。1つの区画の大きさは、たとえば、水平方向が1
m+。
It is applied in vertical stripes. In Fig. 5, the broken lines drawn on the screen (9) represent multiple line cathodes (2
), and the two-dot chain line indicates a horizontal division displayed corresponding to each of the plurality of control electrodes (5). As shown in the enlarged view in Figure 6, one section partitioned by these two has R, G, and B phosphors for two picture elements in the horizontal direction (
20), and has a width of 16 lines in the vertical direction. For example, the size of one section is 1 in the horizontal direction.
m+.

垂直方向が9+nmである。The vertical direction is 9+nm.

なお、第5図においては、わかり易くするために水平方
向の長さが垂直方向に対して非常に大きく引き伸ばして
描かれている点に注意されたい。
Note that in FIG. 5, the length in the horizontal direction is greatly enlarged relative to the length in the vertical direction for clarity.

また、この例では1本の制御電極(5)すなわち1本の
電子ビームに対して、R,G、Bの蛍光体(20)が2
絵素分の1対のみ設けられているが、もちろん、1絵素
あるいは3絵素以上設けられていてもよく、その場合に
は制御電極(5)には1絵素あるいは3絵素以上のため
のR,G、B映像信号が順次加えられ、それと同期して
水平偏向がなされる。
In addition, in this example, two R, G, and B phosphors (20) are used for one control electrode (5), that is, one electron beam.
Although only one pair of picture elements is provided, of course, one picture element or three or more picture elements may be provided, and in that case, the control electrode (5) has one picture element or three or more picture elements. R, G, and B video signals are sequentially applied for the purpose, and horizontal deflection is performed in synchronization with the R, G, and B video signals.

次に、この表示素子にテレビジョン映像を表示するため
の駆動回路の基本構成および各部の波形を第7図に示し
て説明する。最初に、電子ビームをスクリーン(9)に
照射してラスターを発光させるための駆動部分について
説明する。
Next, the basic configuration and waveforms of each part of a drive circuit for displaying television images on this display element will be explained with reference to FIG. First, a driving portion for irradiating the screen (9) with an electron beam to emit raster light will be explained.

電源回路(22)は表示素子の各電極に所定のバイアス
電圧(動作電圧)を印加するための回路で、背面電極(
1)には−V1、垂直集束電極(3)(3’)にはV1
HV3’、水平集束電極(6)にはVい加速電極(8)
にはV、、スクリーン(9)にはvgの直流電圧を印加
する。
The power supply circuit (22) is a circuit for applying a predetermined bias voltage (operating voltage) to each electrode of the display element.
-V1 for 1), V1 for vertical focusing electrode (3) (3')
HV3', horizontal focusing electrode (6) has V accelerating electrode (8)
A DC voltage of V is applied to the screen (9), and a DC voltage of vg is applied to the screen (9).

次に、入力端子(23)にはテレビジョン信号の複合映
像信号が加えられ、同期分離回路(24)で垂直同期信
号Vと水平同期信号I(とが分離抽出される。
Next, a composite video signal of a television signal is applied to the input terminal (23), and a vertical synchronizing signal V and a horizontal synchronizing signal I are separated and extracted in a synchronization separation circuit (24).

垂直偏向駆動回路(40)は、垂直偏向用カウンタ(2
5)、垂直偏向信号記憶用のメモリ(27)、ディジタ
ル−アナログ変換器(39) (以下D−A変換器とい
う)によって構成される。垂直偏向駆動回路(40)の
入力パルスとしては、第8図に示す垂直同期信号Vと水
平同期信号Hを用いる。垂直偏向用カウンタ(25)(
8ビツト)は、垂直同期信号Vによってリセットされて
水平同期信号Hをカウントする。
The vertical deflection drive circuit (40) includes a vertical deflection counter (2
5), a memory for vertical deflection signal storage (27), and a digital-to-analog converter (39) (hereinafter referred to as a DA converter). As input pulses to the vertical deflection drive circuit (40), a vertical synchronizing signal V and a horizontal synchronizing signal H shown in FIG. 8 are used. Vertical deflection counter (25) (
8 bits) are reset by the vertical synchronizing signal V and counting the horizontal synchronizing signal H.

この垂直偏向用カウンタ(25)は垂直周期のうちの垂
直帰線期間を除いた有効走査期間(ここでは240H分
の期間とする)をカウントし、このカウント出力はメモ
リ(27)のアドレスへ供給される。メモリ(27)か
らは各アドレスに応じた垂直偏向信号のデータ(ここで
は8ビツト)が出力され、D−A変換器(39)で第8
図(第7図(b)D)に示すυ9υ′の垂直偏向信号に
変換される。この回路では240H分のそれぞれのライ
ンに対応する垂直偏向信号を記憶するメモリアドレスが
あり、16H分ごとに規則性のあるデータをメモリに記
憶させることにより、16段階の垂直偏向信号を得るこ
とができる。
This vertical deflection counter (25) counts the effective scanning period (in this case, a period of 240H) excluding the vertical blanking period of the vertical period, and this count output is supplied to the address of the memory (27). be done. The memory (27) outputs vertical deflection signal data (here, 8 bits) corresponding to each address, and the D-A converter (39) outputs the data of the vertical deflection signal corresponding to each address.
It is converted into a vertical deflection signal of υ9υ' shown in the figure (FIG. 7(b)D). This circuit has memory addresses for storing vertical deflection signals corresponding to each line for 240H, and by storing regular data in the memory every 16H, it is possible to obtain 16 levels of vertical deflection signals. can.

一方、線陰極駆動回路(26)は垂直同期信号Vと垂直
偏向用カウンタ(25)の出力を用いて線陰極駆動パル
スa〜0を作成する。第9図(a)は垂直同期信号V、
水平同期信号Hおよび垂直偏向用カウンタ(25)の下
位5ビツトの関係を示す。第9図(b)はこれら各信号
を用いて16Hごとの線陰極駆動パルスa′〜0′をつ
くる方法を示す。第9図で、LSBは最低ビットを示し
、(LSB+1)はLSBより1つ上位のビットを意味
する。
On the other hand, the line cathode drive circuit (26) uses the vertical synchronization signal V and the output of the vertical deflection counter (25) to create line cathode drive pulses a to 0. FIG. 9(a) shows the vertical synchronization signal V,
The relationship between the horizontal synchronizing signal H and the lower 5 bits of the vertical deflection counter (25) is shown. FIG. 9(b) shows a method of creating line cathode drive pulses a' to 0' every 16H using these signals. In FIG. 9, LSB indicates the lowest bit, and (LSB+1) means the bit one higher than the LSB.

最初の線陰極駆動パルスa′は垂直同期信号Vと垂直偏
向用カウンタ (25)の出力(LSB+4)を用いて
R−Sフリップフロップなどで作成することができ、線
陰極駆動パルスb′〜0′はシフトレジスタを用いて、
線陰極駆動パルスa′を垂直偏向用カウンタ(25)の
出力(LSB+3)の反転したものをクロックとし転送
することにより得ることができる。この駆動パルスa′
〜oIは反転されて各パルス期間のみ低電位にされ、そ
れ以外の期間には約20ボルトの高電位にされた線陰極
駆動パルスa−Oに変換され(第7図(b)E)、各線
陰極(2a)〜(2o)に加えられる。
The first line cathode drive pulse a' can be created by an R-S flip-flop using the vertical synchronization signal V and the output (LSB+4) of the vertical deflection counter (25), and the line cathode drive pulse b'~0 ′ uses a shift register,
This can be obtained by transferring the line cathode drive pulse a' using the inverted version of the output (LSB+3) of the vertical deflection counter (25) as a clock. This drive pulse a'
~oI is inverted and converted into a line cathode driving pulse a-O, which has a low potential only during each pulse period and a high potential of about 20 volts during other periods (FIG. 7(b)E), It is added to each line cathode (2a) to (2o).

各線陰極(2a)〜(2o)はその駆動パルスa−oの
高電位の間に電流が流されて加熱されており、駆動パル
スa〜0の低電位期間に電子を放出しうるように加熱状
態が保持される。これにより、15本の線陰極(2a)
〜(2o)からはそれぞれに低電位の駆動パルスa〜0
が加えられた16H期間にのみ電子が放出される。高電
位が加えられている期間には、背面電極(1)と垂直集
束電極(3)とに加えられているバイアス電圧によって
定められた線陰極(2)の位置における電位よりも線陰
極(2a)〜(2o)に加えられている高電位の方がプ
ラスになるために、線陰極(2a)〜(2o)からは電
子が放出されない。かくして、線陰極(2)においては
、有効垂直走査期間の間に、上方の線陰極(2a)から
下方の線陰極(2o)に向って順に16H期間ずつ電子
が放出される。放出された電子は背面電極(1)により
前方の方へ押し出され、垂直集束電極(3)のうち対向
するスリット(10)を通過し、垂直方向に集束されて
、平板状の電子ビームとなる。
Each line cathode (2a) to (2o) is heated by passing a current during the high potential period of the drive pulse a-o, and is heated so that it can emit electrons during the low potential period of the drive pulse a-0. State is preserved. As a result, 15 wire cathodes (2a)
From ~(2o), low potential drive pulses a~0 are respectively applied.
Electrons are emitted only during the 16H period when . During periods when a high potential is applied, the line cathode (2a ) to (2o) is more positive, so no electrons are emitted from the line cathodes (2a) to (2o). Thus, in the line cathode (2), electrons are sequentially emitted from the upper line cathode (2a) to the lower line cathode (2o) for each 16H period during the effective vertical scanning period. The emitted electrons are pushed forward by the back electrode (1), pass through the opposing slits (10) of the vertical focusing electrode (3), and are focused in the vertical direction to form a flat electron beam. .

次に、線陰極駆動パルスa−oと垂直偏向信号υ、υ′
との関係について、第10図を用いて説明する。第10
図(a)は線陰極駆動パルスの波形図、(b)は垂直偏
向信号の波形図、(C)は水平偏向信号の波形図である
。第10図(b)の垂直偏向信号υ。
Next, the line cathode drive pulse a-o and the vertical deflection signals υ, υ′
The relationship will be explained using FIG. 10. 10th
Figure (a) is a waveform diagram of a line cathode drive pulse, (b) is a waveform diagram of a vertical deflection signal, and (C) is a waveform diagram of a horizontal deflection signal. Vertical deflection signal υ in FIG. 10(b).

υ′は第1O図(a)の各線陰極パルスa ” oの1
6H期間の間にIH分ずつ変化して16段階に変化する
υ′ is 1 of each line cathode pulse a ” o in Figure 1(a)
During the 6H period, the IH value changes in 16 steps.

垂直偏向信号υとυ′とはともに中心電圧がV、のちの
で、υは順次増加し、υ′は順次減少してゆくように、
互いに逆方向に変化するようになされている。これら垂
直偏向信号υとυ′はそれぞれ垂直偏向電極(4)の電
極(13)と(13’)に加えられ、その結果、それぞ
れの線陰極(2a)〜(2o)から発生された電子ビー
ムは垂直方向に16段階に偏向され。
The center voltage of both vertical deflection signals υ and υ' is V, so that υ increases sequentially and υ' decreases sequentially.
They are designed to change in opposite directions. These vertical deflection signals υ and υ' are applied to the electrodes (13) and (13') of the vertical deflection electrode (4), respectively, resulting in an electron beam generated from the respective line cathodes (2a) to (2o). is vertically deflected in 16 steps.

先に述べたようにスクリーン(9)上では1つの電子ビ
ームで16ライン分のラスターを上から順に順次1ライ
ン分ずつ描くように偏向される。
As mentioned above, one electron beam is deflected on the screen (9) so that a raster of 16 lines is drawn one line at a time from the top.

以上の結果、15本の線陰極(2a)〜(20)上方の
ものから順に16H期間ずつ電子ビームが放出され、か
つ各電子ビームは垂直方向の15の区分内で上方から下
方に順次1ライン分ずつ偏向されることによって、スク
リーン(9)上では上端の第1ライン目から下端の24
0ライン目まで順次1ライン分ずつ電子ビームが垂直偏
向され、 合計240ラインのラスターが描かれる。
As a result of the above, electron beams are emitted from the 15 line cathodes (2a) to (20) sequentially for a period of 16H starting from the top, and each electron beam is sequentially emitted one line from top to bottom within 15 sections in the vertical direction. On the screen (9), from the first line at the top to the 24th line at the bottom.
The electron beam is vertically deflected one line at a time until the 0th line, and a total of 240 lines are drawn.

このように垂直偏向された電子ビームは制御電極(5)
と水平集束電極(6)とによって水平方向に180の区
分に分割されて取り出される。第6図ではそのうちの1
区分のものを示している。この電子ビームは各区分毎に
、制御電極(5)によって通過量が制御され、水平集束
電極(6)によって水平方向に集束されて1本の細い電
子ビームとなり。
The vertically deflected electron beam is sent to the control electrode (5).
It is divided into 180 sections in the horizontal direction by a horizontal focusing electrode (6) and taken out. In Figure 6, one of them
The classification is shown. The amount of electron beam passing through each section is controlled by a control electrode (5), and is focused in the horizontal direction by a horizontal focusing electrode (6) to become one narrow electron beam.

次に述べる水平偏向手段によって水平方向に6段階に偏
向されてスクリーン(9)上の2絵素分のRlG、B各
蛍光体(20)に順次照射される。第6図に垂直方向お
よび水平方向の区分を示す。制御電極(5)のそれぞれ
(15−1)〜(15−n)に対応する蛍光体は2絵素
分のR,G、Bとなるが説明の便宜上、1絵素をR,、
G□、Bよとし他方をR,、G、、B。
The light is deflected horizontally in six steps by the horizontal deflection means described below, and is sequentially irradiated onto each of the RlG and B phosphors (20) for two picture elements on the screen (9). FIG. 6 shows the vertical and horizontal divisions. The phosphors corresponding to each of (15-1) to (15-n) of the control electrode (5) are R, G, and B for two picture elements, but for convenience of explanation, one picture element is R,...
G□, B and the other R,,G,,B.

とする。shall be.

つぎに、水平偏向駆動回路(41)は、水平偏向用カウ
ンタ(28) (11ビツト)、水平偏向信号を記憶し
ているメモリ(29)、D−A変換器(38)から構成
されている。水平偏向駆動回路(41)の入力パルスは
第11図に示すように垂直同期信号Vと水平同期信号H
に同期し、水平同期信号Hの6倍のくり返し周波数のパ
ルス6Hを用いる。水平偏向用カウンタ(28)は垂直
同期信号■によってリセットされて水平の6倍パルス6
 F(をカウントする。この水平偏向用カウンタ(28
)はL Hの開に6回、1■の!用に240HX6/H
=1440回カウントし、このカウント出力はメモリ(
29)のアドレスへ供給される。
Next, the horizontal deflection drive circuit (41) is composed of a horizontal deflection counter (28) (11 bits), a memory (29) that stores horizontal deflection signals, and a DA converter (38). . The input pulses of the horizontal deflection drive circuit (41) are a vertical synchronizing signal V and a horizontal synchronizing signal H, as shown in FIG.
A pulse 6H with a repetition frequency six times that of the horizontal synchronizing signal H is used. The horizontal deflection counter (28) is reset by the vertical synchronization signal ■ and receives the horizontal six times the pulse 6.
This horizontal deflection counter (28
) is 6 times in the opening of L H, 1 ■! for 240HX6/H
= 1440 times, and this count output is stored in the memory (
29).

メモリ(29)からはアドレスに応じた水平偏向信号の
データ(ここでは8ビツト)が出力され、D−A変換器
(38)で、第11図(第7図(b)C)に示すり、h
’のような水平偏向信号に変換される。この回路では6
 X 240ライン分のそれぞれに対応する水平偏向信
号を記憶するメモリアドレスがあり、1ラインごとに規
則性のある6個のデータをメモリに記憶させることによ
り、IH期間に6段階波の水平偏向信号を得ることがで
きる。
The memory (29) outputs horizontal deflection signal data (here, 8 bits) according to the address, and the D-A converter (38) outputs the data as shown in FIG. 11 (FIG. 7(b)C). ,h
' is converted into a horizontal deflection signal such as '. In this circuit, 6
There is a memory address for storing the horizontal deflection signal corresponding to each of the 240 lines, and by storing 6 pieces of regular data for each line in the memory, a 6-step wave horizontal deflection signal is generated during the IH period. can be obtained.

この水平偏向信号は第11図に示すように6段階に変化
する一対の水平偏向信号りとh′であり、ともに中心電
圧がv7のもので、hは順次減少し、h’は順次増加し
てゆくように、互いに逆方向に変化する。これら水平偏
向信号り、h’はそれぞれ水平偏向電極(7)の電極(
18)と(18’)とに加えられる。その結果、水平方
向に区分された各電子ビームは各水平期間の間にスクリ
ーン(9)のR,G。
This horizontal deflection signal is a pair of horizontal deflection signals ri and h' that change in six steps as shown in FIG. They change in opposite directions as they move forward. These horizontal deflection signals, h' are the electrodes (
18) and (18'). As a result, each horizontally segmented electron beam is applied to the R, G of the screen (9) during each horizontal period.

B、R,G、B (R工、G工= Bt、Rz、Gt−
Bz)の蛍光体に順次H/6期間ずつ照射されるように
水平偏向される。かくして、各ラインのラスターにおい
ては水平方向180個の各区分毎に電子ビームがRよ、
 G1. B、、 R2,G、、 B2の各蛍光体(2
0)に順次照射される。
B, R, G, B (R work, G work = Bt, Rz, Gt-
It is horizontally deflected so that the phosphor of Bz) is sequentially irradiated for H/6 periods. Thus, in each line raster, the electron beam is R for each of the 180 sections in the horizontal direction.
G1. B,, R2, G,, B2 each phosphor (2
0) are sequentially irradiated.

そこで各ラインの各水平区分毎に電子ビームをR1,G
、、 B工、R2,G、、B、の映像信号によって変調
することにより、スクリーン(9)の上にカラーテレビ
ジョン画像を表示することができる。
Therefore, the electron beam is set to R1, G for each horizontal section of each line.
, B, R2, G, , B, by modulating the video signals, a color television image can be displayed on the screen (9).

次に、その電子ビームの変調制御部分について説明する
。まず、テレビジョン信号入力端子(23)に加えられ
た複合映像信号は色復調回路(30)に加えられ、ここ
で、R−YとB−Yの色差信号が復調され、G−Yの色
差信号がマトリクス合成され、さらに、それらが輝度信
号Yと合成されて、R2O,Bの各原色信号(以下R,
G、B映像信号という)が出力される。それらのR,G
、B各映像信号は180組のサンプルホールド回路(3
1−1)〜(31−口)に加えられる。各サンプルホー
ルド回路(31−1)〜(31−n)はそれぞれR1用
、G4用、B、用、R2用、G2用、B2用の6個のサ
ンプルホールド回路を有している。それらのサンプルホ
ールド出力は各々保持用のメモリ(32−1)〜(32
−n)に加えられる。
Next, the modulation control portion of the electron beam will be explained. First, the composite video signal applied to the television signal input terminal (23) is applied to the color demodulation circuit (30), where the R-Y and B-Y color difference signals are demodulated and the G-Y color difference signal is demodulated. The signals are matrix-synthesized, and further, they are combined with the luminance signal Y to form each primary color signal of R2O and B (hereinafter R,
G, B video signals) are output. Those R,G
, B. Each video signal is processed by 180 sample and hold circuits (3
1-1) to (31-mouth) are added. Each sample-and-hold circuit (31-1) to (31-n) has six sample-and-hold circuits for R1, G4, B, R2, G2, and B2. These sample and hold outputs are stored in the holding memories (32-1) to (32-1), respectively.
−n).

一方、基準クロック発振器(33)はPLL (フェー
ズロックドループ)回路等により構成されており、この
例では色副搬送波fscの6倍の基準クロック6fsc
と2倍の基準クロック2fscを発生する。その基準ク
ロックは水平同期信号Hに対して常に一定の位相を有す
るように制御されている。
On the other hand, the reference clock oscillator (33) is composed of a PLL (phase-locked loop) circuit, etc., and in this example, the reference clock 6fsc is six times the color subcarrier fsc.
and a double reference clock 2fsc is generated. The reference clock is controlled to always have a constant phase with respect to the horizontal synchronizing signal H.

基準クロック2fscは偏向用パルス発生回路(42)
に加えられ、水平同期信号Hの6倍の信号6HとI(/
6ごとの信号切替パルスr1+ g1+ blp rz
tgz+t)z(第7図(b) B )のパルスを得て
いる。一方基準クロッグ6fscはサンプリングパルス
発生回路(34)に加えられ、ここでシフトレジスタに
より、クロック1周期ずつ遅延されるなどして、水平周
期(63,5μ5ec)のうちの有効水平走査期間(約
50μ5ec)の間に1080個のサンプリングパルス
R1□、G1□+Bt□、 R,2,G12. B12
.R21,G21゜B、1.R22,G2z、 B22
〜Rn、、 Gnl、 Bn、、Rn2゜Go2. B
n2(第7図(b)A)が順次発生され、その後に1個
の転送パルスしが発生される。このサンプリングパルス
長工、〜Bn2は表示すべき映像の1ライン分を水平方
向360の絵素に分割したときのそれぞれの絵素に対応
し、その位置は水平同期信号Hに対して常に一定になる
ように制御される。
The reference clock 2fsc is a deflection pulse generation circuit (42)
, and the signals 6H and I (/
Signal switching pulse every 6 r1+ g1+ blp rz
A pulse of tgz+t)z (FIG. 7(b) B) is obtained. On the other hand, the reference clock 6fsc is applied to the sampling pulse generation circuit (34), where it is delayed by one clock cycle by a shift register, so that the effective horizontal scanning period (approximately 50μ5ec) of the horizontal period (63,5μ5ec) is applied. ), 1080 sampling pulses R1□, G1□+Bt□, R,2, G12 . B12
.. R21, G21°B, 1. R22, G2z, B22
~Rn,, Gnl, Bn,, Rn2°Go2. B
n2 (FIG. 7(b) A) are generated sequentially, and then one transfer pulse is generated. This sampling pulse length, ~Bn2, corresponds to each picture element when one line of the video to be displayed is divided into 360 picture elements in the horizontal direction, and its position is always constant with respect to the horizontal synchronizing signal H. controlled so that

この1080個のサンプリングパルスR11〜Bn、、
がそれぞれ180組のサンプルホールド回路(31−1
)〜(31−n )に6個ずつ加えられ、これによって
各サンプルホールド回路(31−1)〜(31−n )
には1ラインを180個に区分したときのそれぞれの2
絵素分のR□、 G、、 B、、 R2,G、、 B、
の各映像信号が個別にサンプリングされホールドされる
。そのサンプルホールドされた180組のR工、G1.
B□、R2゜G、、B2の映像信号は1ライン分のサン
プルホールド終了後に180組のメモリ (32−1)
〜(32−n)に転送パルスしによって一斉に転送され
、ここで次の一水平期間の間保持される。この保持され
たR1゜G□、B、、R2,G2.B2の信号はスイッ
チング回路(35−1)〜(35−n)に加えられる。
These 1080 sampling pulses R11 to Bn,,
each has 180 sets of sample and hold circuits (31-1
) to (31-n), and thereby each sample-hold circuit (31-1) to (31-n)
When one line is divided into 180 parts, each 2
Picture elements R□, G,, B,, R2, G,, B,
Each video signal is individually sampled and held. The 180 sets of R engineering, G1.
B□, R2゜G,, B2 video signals are stored in 180 sets of memory after one line of sample and hold is completed (32-1)
~(32-n) are transferred all at once by a transfer pulse and held here for the next horizontal period. This held R1°G□, B, , R2, G2 . The B2 signal is applied to switching circuits (35-1) to (35-n).

スイッチング回路(35−1)〜(35−n)はそれぞ
れがR,、G1.B、。
The switching circuits (35-1) to (35-n) each have R, , G1 . B.

R,、G、、B2の個別入力端子とそれらを順次切換え
て出力する共通出力端子とを有するトライステートある
いはアナログゲートにより構成されたものである。
It is composed of a tri-state or analog gate having individual input terminals for R, G, B2 and a common output terminal that sequentially switches and outputs them.

各スイッチング回路(35−1)〜(35−n)の出力
は180組のパルス幅変調(PWM)回路(37−1)
〜(37−n)に加えられ、ここで、サンプルホールド
されたR1. G1. B工、 R2,G2. B、映
像信号の大きさに応じて基準パルス信号がパルス幅変調
されて出力される。その基準パルス信号のくり返し周期
は上記の信号切換パルスr工t gtt bx+ ra
ygxe bzのパルス幅よりも充分小さいものである
ことが望ましく、たとえば、1:10〜1 : 100
程度のものが用いられる。
The output of each switching circuit (35-1) to (35-n) is 180 sets of pulse width modulation (PWM) circuit (37-1)
~(37-n), where the sample-held R1. G1. B engineering, R2, G2. B. The reference pulse signal is pulse width modulated according to the magnitude of the video signal and output. The repetition period of the reference pulse signal is the above signal switching pulse t gtt bx+ ra
It is desirable that the pulse width is sufficiently smaller than the pulse width of ygxe bz, for example, 1:10 to 1:100.
A certain degree is used.

このパルス幅変調回路(37−1)〜(37−n)の出
力は電子ビームを変調するための制御信号として表示素
子の制御電極(5)の180本の導電板(15−1)〜
(15−n)にそれぞれ個別に加えられる。各スイッチ
ング回路(35−1)〜(35−n )はスイッチング
パルス発生回路(36)から加えられるスイッチングパ
ルスrit gtp blt rzt gtt b2に
よって同時に切換制御される。スイッチングパルス発生
回路(36)は先述の偏向用パルス発生回路(42)か
らの信号切換パルス T’xt gap t)tt r
zt gap b2 によって制御されており、各水平
期間を6分割してH/6ずつスイッチング回路(35−
1)〜(35−n)を切換え、R,、G工、 B1. 
R2,G2. B2の各映像信号を時分割して順次出力
し、パルス幅変調回路(37−1)〜(37−n)に供
給するように切換信号r1t gay bl。
The outputs of the pulse width modulation circuits (37-1) to (37-n) are used as control signals for modulating the electron beam to the 180 conductive plates (15-1) to the control electrodes (5) of the display element.
(15-n) respectively. The switching circuits (35-1) to (35-n) are simultaneously controlled by switching pulses rit gtp blt rzt gtt b2 applied from the switching pulse generating circuit (36). The switching pulse generation circuit (36) is a signal switching pulse T'xt gap t)tt r from the aforementioned deflection pulse generation circuit (42).
zt gap b2, each horizontal period is divided into 6 and a switching circuit (35-
1) to (35-n), R, G, B1.
R2, G2. The switching signal r1tgaybl is configured to time-divide and sequentially output each video signal of B2 and supply it to the pulse width modulation circuits (37-1) to (37-n).

rzt gzt btを発生する。Generate rzt gzt bt.

ここで注意すべきことは、スイッチング回路(35−1
) 〜(35−n)におけるR、、G、、B□、R,。
What should be noted here is that the switching circuit (35-1
) R,,G,,B□,R, in ~(35-n).

G、、B2の映像信号の供給切換えと、水平偏向駆動回
路(41)による電子ビームR□、G工* Be1l 
R21G、、B2の蛍光体への照射切換え水平偏向とが
G, , B2 video signal supply switching and electron beam R□, G engineering * Be1l by horizontal deflection drive circuit (41)
R21G, , horizontal deflection of irradiation switching to the phosphor of B2.

タイミングにおいても順序においても完全に一致するよ
うに同期制御されていることである。これにより、電子
ビームがR1蛍光体に照射されているときにはその電子
ビームの照射量がR4映像信号によって制御され、 G
 L −B 1− Rs 、G z 、 B t につ
いても同様に制御されて、各絵素のR、、Go、 B1
゜R,、G、、Bt各蛍光体の発光がその絵素のR1,
G1゜B1.R,、G、、B、の映像信号によってそれ
ぞれ制御されることになり、各絵素が入力の映像信号に
従って発光表示されるのである。かかる制御が1ライン
分の180組(各2絵素づつ)について同時に行なわれ
て1ライン360絵素の映像が表示され、さらに240
H分のラインについて上方のラインから順次行われて、
スクリーン(9)上に1つの映像が表示されることにな
る。
They are synchronously controlled to completely match both timing and order. As a result, when the electron beam is irradiating the R1 phosphor, the irradiation amount of the electron beam is controlled by the R4 video signal, and the G
L -B 1- Rs , G z , B t are also controlled in the same way, and R, , Go, B 1 of each picture element
゜R, , G, , Bt each phosphor emits light from R1,
G1°B1. Each picture element is controlled by the R, G, B video signals, and each picture element is displayed by emitting light according to the input video signal. Such control is performed simultaneously for 180 sets (2 picture elements each) for one line, and an image of 360 picture elements per line is displayed, and an image of 360 picture elements for one line is displayed.
The H minute line is performed sequentially from the upper line,
One image will be displayed on the screen (9).

そして1以上の如き諸動作が入力テレビジョン信号の1
フイールド毎にくり返され、その結果、通常のテレビジ
ョン受像機と同様にスクリーン(9)上に動画のテレビ
ジョン映像が映出される。
and one or more such operations are performed on one or more of the input television signals.
This is repeated for each field, and as a result, a moving television image is displayed on the screen (9) in the same way as a normal television receiver.

発明が解決しようとする問題点 しかしながら」二記のような構成では、電極の加工・組
立時にバラツキが生じた場合、画面全体に均一な画像を
表示することができないという問題点を有していた。
Problems to be Solved by the Invention However, the configuration described in Section 2 has the problem that if variations occur during electrode processing and assembly, it is not possible to display a uniform image over the entire screen. .

本発明は上記問題点を解決するもので、電極の加工・組
立時にバラツキが生じても、均一な画像を表示できるよ
うにした画像表示装置を提供することを目的とするもの
である。
The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide an image display device that can display a uniform image even if variations occur during processing and assembly of electrodes.

問題点を解決するための手段 上記問題点を解決するために本発明の画像表示装置は、
複数(!11数倍)に分割した垂直偏向電極を駆動する
複数の信号増幅・出力回路を設け、この信号増幅・出力
回路の利得を同時または個別に制御可能に構成したもの
である。
Means for Solving the Problems In order to solve the above problems, the image display device of the present invention includes:
A plurality of signal amplification/output circuits are provided to drive vertical deflection electrodes divided into a plurality (!11 times), and the gain of the signal amplification/output circuits can be controlled simultaneously or individually.

作用 本発明は、上記回路構成によって、電極の加工・組立時
にバラツキが生じて、スクリーン上に表示された画像が
各垂直区分毎の画面の中央部と周辺部に於いて振幅が異
なり、不均一な画像が表示されるような場合でも、垂直
偏向電極を駆動する複数の駆動回路の利得を個別に制御
(調整)することにより各垂直区分毎の振幅を揃えるこ
とができ、かつ上述の複数の駆動回路の利得を同時に制
御(調整)することにより均一な画像が表示される。
Effect of the present invention is that due to the circuit configuration described above, variations occur during processing and assembly of the electrodes, and the amplitude of the image displayed on the screen differs between the center and the periphery of the screen in each vertical section, resulting in non-uniformity. Even when a large image is displayed, by individually controlling (adjusting) the gains of multiple drive circuits that drive the vertical deflection electrodes, it is possible to make the amplitudes of each vertical segment the same, and the above-mentioned multiple A uniform image is displayed by simultaneously controlling (adjusting) the gains of the drive circuits.

実施例 以下、本発明の一実施例の画像表示装置について、図面
を用いて説明する。第1図は本発明の一実施例における
画像表示装置のブロック図を示す。
Embodiment Hereinafter, an image display device according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a block diagram of an image display device according to an embodiment of the present invention.

第1図において、(39)は第7図に示すD−A変換器
、(43) (43’ )はD−A変換(39)の2つ
の出力がそれぞれ入力される信号増幅・出力回路で、該
回路(43) (43’ )のそれぞれの2つの出力V
 1 T V 1′およびv、、v、’は垂直偏向電極
(4)のブ方の導電体(13)および他方の導電体(1
3’ )に供給される。 (44)は利得制御回路で、
その出力信号Va、、va2はそれぞれ信号増幅・出力
回路(43) (43’ )に供給され、振幅を制御す
る。
In Figure 1, (39) is the D-A converter shown in Figure 7, and (43) and (43') are signal amplification/output circuits into which the two outputs of the D-A converter (39) are respectively input. , the respective two outputs V of the circuits (43) (43')
1 T V 1' and v,,v,' are the conductor (13) on the side of the vertical deflection electrode (4) and the conductor (13) on the other side of the vertical deflection electrode (4).
3'). (44) is a gain control circuit,
The output signals Va, , va2 are respectively supplied to signal amplification/output circuits (43) (43') to control the amplitude.

このように構成された画像表示装置において、以下第1
図〜第4図を用いて説明する。第2図は第1図の利得制
御回路(44)の具体回路例を示す。
In the image display device configured as described above, the first
This will be explained using FIGS. FIG. 2 shows a specific circuit example of the gain control circuit (44) shown in FIG.

トランジスタQ、、、 Q3. Q、はカレントミラー
回路で、抵抗R1,R,、R,を同じ抵抗値(Rz=R
x=R4)にすると、トランジスタQ、、Q3.Q、に
流れる電流j□+ 12113 は等しくなる。トラン
ジスタQ2のベース電圧Eは可変ボリウムVR1の抵抗
値r□に流れる電流を積算した電圧、E=i1Xr、と
なる。また、利得制御回路(44)の出力であるvaX
とva2の電圧は、可変ボリウムVR,の抵抗値をr、
とすると、次のようになる。
Transistor Q...Q3. Q is a current mirror circuit, and the resistors R1, R,, R, are set to the same resistance value (Rz=R
x=R4), transistors Q, , Q3 . The currents j□+12113 flowing through Q become equal. The base voltage E of the transistor Q2 is a voltage obtained by integrating the current flowing through the resistance value r□ of the variable volume VR1, E=i1Xr. Also, vaX which is the output of the gain control circuit (44)
The voltage of and va2 is the resistance value of variable volume VR, r,
Then, it becomes as follows.

Va1== E−VOE  (r2 X l 3)  
・・・(1)VG2=E−VBE−(RzXiz)  
−(2)ここで、VBEはトランジスタQ2のベース・
エミッタ間の電圧 各電流11と12とj、は等しいため、(1)(2)式
%式%(3) 出力電圧V O1とVazの電圧を同時に変更しようと
すれば、rlすなわち可変ボリウムVR,の抵抗値を変
化することにより変化することができ、また個別に変化
する場合は可変ボリウムVR2の抵抗値r2を変化(抵
抗値の可変幅は抵抗R2の抵抗値より大きく、または小
さくすることができること)することによりVO,を変
えて可変することができる。
Va1 == E-VOE (r2 X l 3)
...(1) VG2=E-VBE-(RzXiz)
-(2) Here, VBE is the base of transistor Q2.
Since the voltage between the emitters and the currents 11, 12, and j are equal, (1) and (2) formula % formula % (3) Output voltage V If you try to change the voltages of O1 and Vaz at the same time, rl, that is, variable volume VR , can be changed by changing the resistance value of the resistor R2, and when changing them individually, change the resistance value r2 of the variable volume VR2 (the variable range of the resistance value can be made larger or smaller than the resistance value of the resistor R2). By doing this, it is possible to vary VO by changing VO.

第3図は垂直偏向電極(4)に信号増幅・出力回路(4
3) (43’ )の出力VL?VL’およびyztV
、’が供給される状態を示し、垂直偏向電極(4)の導
電体はそれぞれビーム流方向で前後に2分割(13a)
(13b)および(13a’ )(13b’ )され、
一方の出力V l l■2は一方の導電体(13a) 
(13b)に、他方の出力V 21V 2 ’は他方の
導電体(13a’ )(13b’ )にそれぞれ供給さ
れている。
Figure 3 shows the signal amplification/output circuit (4) connected to the vertical deflection electrode (4).
3) Output VL of (43')? VL' and yztV
, ' are supplied, and the conductor of the vertical deflection electrode (4) is divided into two parts (13a) in the front and back in the beam flow direction.
(13b) and (13a') (13b'),
One output V l l ■2 is one conductor (13a)
(13b), the other output V21V2' is supplied to the other conductors (13a') and (13b'), respectively.

以上のような回路構成において、各電極の加工・組立時
にバラツキが生じて組立てられた画像表示装置において
、再生された画像の一部を示すと、第4図(a)のよう
に画面の中央部と周辺部で振幅が異なる不均一な画像と
なるが、このような場合でも、信号増幅・出力回路(4
3) (4’3’ )の振幅を利得制御回路(44)に
より個別に制御することにより。
In the circuit configuration as described above, in an image display device assembled due to variations in processing and assembly of each electrode, a part of the reproduced image is shown in Figure 4(a), in the center of the screen. This results in an uneven image with different amplitudes between the central and peripheral areas, but even in such a case, the signal amplification/output circuit (4
3) By individually controlling the amplitude of (4'3') by a gain control circuit (44).

第4図(b)に示すような均一な画像になるように、調
整することができる。
Adjustments can be made to obtain a uniform image as shown in FIG. 4(b).

発明の効果 以上のように本発明によれば、複数の信号増幅・出力回
路の利得を制御することにより、電極の加工・組立時に
バラツキが生じた場合でも、正常に画像を表示すること
ができる。
Effects of the Invention As described above, according to the present invention, by controlling the gains of a plurality of signal amplification/output circuits, images can be displayed normally even if variations occur during electrode processing/assembly. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例における画像表示装置の要部
を示すブロック図、第2図は利得制御回路の一例を示す
回路図、第3図は本発明における垂直偏向電極の構成例
と接続の仕方を示す斜視図。 第4図(a) (b)は従来と本発明の動作の相違を説
明するためのスクリーンの一部を示す図、第5図は本発
明が適用される画像表示装置の基本電極構成を示す斜視
図、第6図はスクリーン上での本画像装置の最小単位構
成を示す図、第7図(a) (b)は同装置に於ける駆
動回路のブロック図および波形図、第8図は垂直偏向電
圧と水平同期信号との相関図、第9図は各種タイミング
チャー1〜図、第10図は陰極駆動パルス、垂直偏向信
号、水平偏向信号の関係を示す図、第11図は水平偏向
電圧と水平同期信号との相関図である。 (1)・・・背面電極、(2)、 (2a)〜(20)
・・・線陰極、(4)・・・垂直偏向電極、(5)・・
・ビーム流制御電極、(7)・・・水平偏向電極、(9
)・・・スクリーン、(13) (13’ )・・・導
電体、(24)・・・同期分離回路、 (25)・・・
垂直偏向用カウンタ、(z7)・・・メモリ、(28)
・・・水平偏向用カウンタ、(29)・・・メモリ、(
30)・・・色復調回路、(33) (39)・・・D
/A変換器、(40)・・・垂直偏向駆動回路、 (4
1)・・・水平偏向駆動回路、 (42)・・・偏向用
パルス発生回路、(43) (43’ )・・・信号増
幅・出力回路、 (44)・・・利得制御回路 代理人   森  本  義  私 消1図 G2 第2図 第3図 II’; v2vI’  7.2’ 第4図 第6図 D ↑ 末平力向−1i今 第 7図 (1)ノ Cp 第1図 第9図 ta> (ジノ 6・ ′
FIG. 1 is a block diagram showing essential parts of an image display device according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing an example of a gain control circuit, and FIG. 3 is a configuration example of a vertical deflection electrode according to the present invention. FIG. 3 is a perspective view showing how to connect. 4(a) and 4(b) are diagrams showing a part of a screen for explaining the difference in operation between the conventional method and the present invention, and FIG. 5 shows the basic electrode configuration of an image display device to which the present invention is applied. FIG. 6 is a perspective view showing the minimum unit configuration of this image device on the screen, FIGS. 7(a) and (b) are block diagrams and waveform diagrams of the drive circuit in the same device, and FIG. Correlation diagram between vertical deflection voltage and horizontal synchronization signal, Figure 9 is a diagram showing various timing charts 1 to 1, Figure 10 is a diagram showing the relationship between cathode drive pulse, vertical deflection signal, and horizontal deflection signal, Figure 11 is horizontal deflection FIG. 3 is a correlation diagram between voltage and horizontal synchronization signal. (1)...Back electrode, (2), (2a) to (20)
... line cathode, (4) ... vertical deflection electrode, (5) ...
・Beam flow control electrode, (7)...Horizontal deflection electrode, (9
)...Screen, (13) (13')...Conductor, (24)...Synchronization separation circuit, (25)...
Vertical deflection counter, (z7)...memory, (28)
... Horizontal deflection counter, (29) ... Memory, (
30)...Color demodulation circuit, (33) (39)...D
/A converter, (40)...Vertical deflection drive circuit, (4
1)...Horizontal deflection drive circuit, (42)...Deflection pulse generation circuit, (43) (43')...Signal amplification/output circuit, (44)...Gain control circuit representative Mori Hon Gi Private Eraser 1 Figure G2 Figure 2 Figure 3 II';v2vI'7.2' Figure 4 Figure 6 D ↑ Suehira Iku-1i Now Figure 7 (1) No Cp Figure 1 Figure 9 Figure ta> (Jino 6・'

Claims (1)

【特許請求の範囲】[Claims] 1、電子ビームが照射されることにより発光する蛍光体
が塗布されたスクリーンと、上記スクリーン上の画面を
垂直方向に複数に区分した各垂直区分毎に電子ビームを
発生する電子ビーム源と、上記電子ビーム源で発生され
た電子ビームを水平方向に区分した各水平区分毎に分離
して上記スクリーンに照射する分離手段と、上記電子ビ
ームを上記スクリーンに至るまでの間で垂直方向および
水平方向に複数段階に偏向する偏向電極と、上記水平区
分毎に分離された電子ビームを上記スクリーンに照射す
る量を制御して上記スクリーンの画面上の各絵素の発光
量を制御するビーム流制御電極と、各絵素において電子
ビームによる蛍光体面上での発光サイズを制御する集束
電極と、上記電子ビーム源からの電子ビーム量を制御す
る背面電極と、上記スクリーンまで電子ビームを加速照
射せしめる加速電極とを備え、上記電子ビームを垂直方
向に偏向する垂直偏向電極をビーム流方向の前後で複数
(整数倍)に分割し、前記垂直偏向電極を駆動する複数
の信号増幅・出力回路を設け、前記信号増幅の出力回路
の利得を同時または個別に制御可能に構成した画像表示
装置。
1. A screen coated with a phosphor that emits light when irradiated with an electron beam; an electron beam source that generates an electron beam for each vertical section of the screen divided into a plurality of vertical sections; separating means for separating the electron beam generated by the electron beam source into each horizontal section and irradiating the screen onto the screen; a deflection electrode that deflects in a plurality of stages; a beam flow control electrode that controls the amount of light emitted from each pixel on the screen by controlling the amount of electron beams separated into the horizontal sections irradiated onto the screen; , a focusing electrode that controls the size of light emitted by the electron beam on the phosphor surface in each pixel, a back electrode that controls the amount of electron beam from the electron beam source, and an accelerating electrode that accelerates the electron beam to the screen. , the vertical deflection electrode for vertically deflecting the electron beam is divided into a plurality (integral multiples) before and after the beam flow direction, and a plurality of signal amplification/output circuits for driving the vertical deflection electrode are provided, An image display device in which the gain of the amplification output circuits can be controlled simultaneously or individually.
JP2978386A 1986-02-12 1986-02-12 Picture display device Pending JPS62186677A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2978386A JPS62186677A (en) 1986-02-12 1986-02-12 Picture display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2978386A JPS62186677A (en) 1986-02-12 1986-02-12 Picture display device

Publications (1)

Publication Number Publication Date
JPS62186677A true JPS62186677A (en) 1987-08-15

Family

ID=12285608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2978386A Pending JPS62186677A (en) 1986-02-12 1986-02-12 Picture display device

Country Status (1)

Country Link
JP (1) JPS62186677A (en)

Similar Documents

Publication Publication Date Title
JPH0332175B2 (en)
JPH0314382B2 (en)
JPS62186677A (en) Picture display device
JPS6190591A (en) Picture display device
JPS61264876A (en) Picture display device
JP2679827B2 (en) Image display device
JPH0524610B2 (en)
JPS61242490A (en) Image display device
JPS6190582A (en) Picture display device
JPH0520033B2 (en)
JPS61242486A (en) Image display device
JPS6238086A (en) Picture display device
JPH0434255B2 (en)
JPS61242487A (en) Image display device
JPS6190583A (en) Picture display device
JPH0329358B2 (en)
JPS6190593A (en) Picture display device
JPS61117983A (en) Picture display device
JPS61242485A (en) Image display device
JPS6190578A (en) Picture display device
JPS6190580A (en) Picture display device
JPS6188675A (en) Picture display device
JPH0339436B2 (en)
JPS61114666A (en) Picture display device
JPS6220483A (en) Image display device