JPS58106974A - Picture display - Google Patents

Picture display

Info

Publication number
JPS58106974A
JPS58106974A JP56205469A JP20546981A JPS58106974A JP S58106974 A JPS58106974 A JP S58106974A JP 56205469 A JP56205469 A JP 56205469A JP 20546981 A JP20546981 A JP 20546981A JP S58106974 A JPS58106974 A JP S58106974A
Authority
JP
Japan
Prior art keywords
line
signal
electron beam
horizontal
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56205469A
Other languages
Japanese (ja)
Other versions
JPS616587B2 (en
Inventor
Mitsuya Masuda
増田 満也
Shizuo Inohara
猪原 静夫
Sadahiro Takuhara
宅原 貞裕
Minoru Ueda
稔 上田
Hirosuke Yamamoto
啓輔 山本
Yoshio Yasumoto
安本 吉雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56205469A priority Critical patent/JPS58106974A/en
Publication of JPS58106974A publication Critical patent/JPS58106974A/en
Publication of JPS616587B2 publication Critical patent/JPS616587B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/66Transforming electric information into light information

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は、スクリーン上の画面を垂直方向に複数の区分
に分割したそれぞれの区分毎に′[Lr−ビームを発生
させ、各区分毎にそれぞれの電子ビームを垂直方向に偏
向して複数のラインを表示し、全体としてテレビジョン
画像を表示する装置に関するものであり1画面上で各ラ
インを所定の位置に正しく表示することができるような
正確な垂直偏向を行なうことのできる装置を提供するも
のである。
DETAILED DESCRIPTION OF THE INVENTION According to the present invention, a screen on a screen is vertically divided into a plurality of sections, a '[Lr- beam is generated in each section, and each electron beam is divided into a plurality of sections in the vertical direction. This relates to a device for displaying a television image as a whole by displaying a plurality of lines by deflecting the image into the vertical direction, and performing accurate vertical deflection so that each line can be correctly displayed in a predetermined position on one screen. The purpose is to provide a device that can do this.

従来、カラーテレビジョン画像表示用の表示素子として
は、ブラウン管が主として用いられているが、従来のブ
ラウン管では画面の大きさに比して奥行きが非常に長く
、薄形のテレビジョン受像機を作成することは不可能で
あった。また、平板状の表示素子として最近RL光表示
素子。ラズマ表示装置、液籠表示素子等が開発されてい
るが。
Conventionally, cathode ray tubes have been mainly used as display elements for displaying color television images, but conventional cathode ray tubes have a very long depth compared to the screen size, making it difficult to create thin television receivers. It was impossible to do so. In addition, RL optical display elements have recently been used as flat display elements. Lasma display devices, liquid cage display elements, etc. have been developed.

いずれも輝度、コントラスト、カラー表示の色再現性等
の性能の面で不充分であり、実用化されるには至ってい
ない。
All of them are insufficient in terms of performance such as brightness, contrast, and color reproducibility of color display, and have not yet been put into practical use.

そこで、電子ビームを用いてカラーテレビジョン画像を
平板状の表示装置により表示することのできる装置を達
成することを目的とし、スクリーン上の画面を垂直方向
に複数の区分に分割してそれぞれの区分毎に電子ビーム
を発生させ、各区分毎にそれぞれの電子ビームを垂直方
向に偏向して複数のラインを表示し、さらに、水平方向
に複数の区分に分割して各区分毎にR,G、B等の螢光
体を順次発光させるようにし、そのR,G、B等の螢光
体への電子ビームの照射量をカラー映像信号によって制
御するようにして、全体としてテレビジョン画像を表示
するものが考案された。
Therefore, we aimed to achieve a device that can display color television images on a flat display device using electron beams, and we divided the screen on the screen vertically into multiple sections. For each section, each electron beam is deflected in the vertical direction to display a plurality of lines, and further divided into a plurality of sections horizontally, and each section is divided into R, G, A television image is displayed as a whole by causing the B, etc. phosphors to emit light sequentially, and by controlling the amount of electron beam irradiation to the R, G, B, etc. phosphors using a color video signal. something was invented.

まず、ここで用いられる画像表示素子の基本的な一構成
例を第1図に示して説明する。
First, a basic configuration example of the image display element used here will be explained with reference to FIG.

この表示素子は、後方か)ら前方に向って順に。This display element is arranged in order from the rear (from the rear) to the front.

背面電極1、電子ビーム源としての線陰極2.垂直集束
電極3.3′、垂直偏向電極4.電子ビーム流制御電極
5.水平集束電極6、水平偏向電極7、電子ビーム加速
電極8およびスクリーン板9が配置されて構成されてお
り、これらが扁平なガラスバルブ(図示せず)の真空に
なされた内部に収納されている。電子ビーム源としての
線陰極2は水平方向に線状に分布する電子ビームを発生
するように水平方向に張架されてP9.かかる線陰極2
が適宜間隔を介して垂直方向に複数本(ここでは2イ〜
2二の4本のみ示している)設けられている。この実施
例では16本設けられ・ているものとする。2イ〜2ヨ
とする。これらの線陰極2はたとえば10〜2oμφの
タン−ゲステン線の表面に酸化物陰極材料が塗着されて
構成されている。そして、後述するように、上方の線陰
極2イから順に一定時間づつ電子ビームを放出するよう
に制御される。背面電極1は、後述の垂直集束電極3と
の間で電位勾配を作り出し、前述の一定時間電子ビーム
を放出すべく制御される線陰極2以外の他の線陰極2か
らの電子ビームの発生を抑止し、かつ1発生された電子
ビームを前方向だけに向けて押し出す作用をする。この
背面電極1はガラスバルブの後壁の内面に付着された導
電材料の塗膜によって形成されていてもよい。また、こ
れら背面電極1と線陰極2とのかわりに1面状の電子ビ
ーム放出陰極を用いてもよい。
A back electrode 1, a line cathode as an electron beam source 2. Vertical focusing electrode 3.3', vertical deflection electrode 4. Electron beam flow control electrode5. It consists of a horizontal focusing electrode 6, a horizontal deflection electrode 7, an electron beam accelerating electrode 8, and a screen plate 9, which are housed in a vacuum inside a flat glass bulb (not shown). . A line cathode 2 serving as an electron beam source is stretched horizontally so as to generate an electron beam distributed linearly in the horizontal direction.P9. Such a line cathode 2
are vertically spaced at appropriate intervals (here, 2 to 2)
(Only 4 pieces of 22 are shown). In this embodiment, it is assumed that 16 pieces are provided. Let's say 2i~2yo. These wire cathodes 2 are constructed by coating the surface of a tungsten wire with a diameter of 10 to 2 .mu..phi. with an oxide cathode material. Then, as will be described later, the electron beams are controlled to be emitted sequentially from the upper line cathode 2a for a fixed period of time. The back electrode 1 creates a potential gradient with a vertical focusing electrode 3, which will be described later, and prevents the generation of electron beams from other line cathodes 2 other than the line cathode 2 which is controlled to emit electron beams for a certain period of time. It acts to suppress and push out the generated electron beam only in the forward direction. This back electrode 1 may be formed by a coating of electrically conductive material applied to the inner surface of the rear wall of the glass bulb. Further, instead of the back electrode 1 and the line cathode 2, a one-plane electron beam emitting cathode may be used.

垂直集束電極3は線陰極2イ〜2ヨのそれぞれと対向す
る水平方向に長いスリット1oを有する導電板11であ
シ、線陰極2から放出された電子ビームをそのスリット
1oを通して取り出し、かつ、垂直方向に集束させる。
The vertical focusing electrode 3 is a conductive plate 11 having a horizontally long slit 1o facing each of the line cathodes 2a to 2yo, and extracts the electron beam emitted from the line cathode 2 through the slit 1o, and Focus vertically.

スリット1oは途中に適宜の間隔で桟fJi設けられて
いてもよく、あるいは、水平方向に小さい間隔(はとん
ど接する程度の間隔)で多数個釜べて設けられた貫通孔
の列で実質的にスリットとして構成されていてもよい。
The slits 1o may be provided with crosspieces fJi at appropriate intervals in the middle, or may be a row of through holes provided in a large number at small intervals in the horizontal direction (so that they almost touch each other). Alternatively, it may be configured as a slit.

垂直集束電極3′も同様のものである。The vertical focusing electrode 3' is also similar.

垂直偏向電極4は上記スリット1oのそれぞれの中間の
位置に水平方向にして複数個配置されており、それぞれ
、絶縁基板12の上面と下面とに導電体13 、13’
が設けられたもので構成されている。そして、相対向す
る導電体13 、13’の間に垂直偏向用電圧が印加さ
れ、電子ビームを垂直方向に偏向する。この構成例では
、一対の導電体13 、13’によって1本の線陰極2
からの電r−ビームを垂直方向に16ライン分の位置に
偏向する。
A plurality of vertical deflection electrodes 4 are arranged horizontally at intermediate positions of the slits 1o, and conductors 13, 13' are provided on the upper and lower surfaces of the insulating substrate 12, respectively.
It consists of a set of Then, a vertical deflection voltage is applied between the opposing conductors 13 and 13' to deflect the electron beam in the vertical direction. In this configuration example, one wire cathode 2 is formed by a pair of conductors 13 and 13'.
The electric r-beam is deflected vertically to a position corresponding to 16 lines.

そして、16個の垂直偏向電極4によって16本の線陰
極2のそれぞれに対応する16対の導電体対が構成され
、結局、スクリーン9上に240本の水平ラインを描く
ように電子ヒームを偏向子る。
The 16 vertical deflection electrodes 4 constitute 16 pairs of conductors corresponding to each of the 16 line cathodes 2, and the electron beam is deflected to draw 240 horizontal lines on the screen 9. Have a child.

次に、制御電極6はそれぞれが垂直方向に長いスリット
14を有する導電板16で構成されており、所定間隔を
介して水平方向に複数個並設されている。この構成例で
は32.0本の制御電極用導電板15a〜15nが設け
られている(図では10本のみ示している)。この制御
電極5は、それぞれが電子ビームを水平方向に1絵素分
ずつに区分して取シ出し、かつ、その通過量をそれぞれ
の絵素を表示するための映像信号に従って制御する。
Next, the control electrodes 6 are composed of conductive plates 16 each having a vertically long slit 14, and a plurality of control electrodes 6 are arranged horizontally in parallel at predetermined intervals. In this configuration example, 32.0 control electrode conductive plates 15a to 15n are provided (only 10 are shown in the figure). Each of the control electrodes 5 divides the electron beam horizontally into one picture element and extracts it, and controls the amount of the electron beam passing therethrough in accordance with a video signal for displaying each picture element.

従って、制御電極6を320本設ければ水平1ライン分
当り320絵素を表示することができる。
Therefore, if 320 control electrodes 6 are provided, 320 picture elements can be displayed per horizontal line.

また、映像をカラーで表示するために、各絵素はR,G
、Hの3色の螢光体で表示することとし。
In addition, in order to display images in color, each picture element is R, G.
, H will be displayed using phosphors in three colors.

各制御電極6にはそのR,G、Hの各映像信号が順次加
えられる。また、320本の制御電極6には1ライン分
の320組の映像信号が同時に加えられ、1ライン分の
映像が一時に表示される。
The R, G, and H video signals are sequentially applied to each control electrode 6. In addition, 320 sets of video signals for one line are simultaneously applied to the 320 control electrodes 6, and the video for one line is displayed at one time.

水平集束電極6は制御電極6のスリット14と相対向す
る垂直方向に長い複数本(320本)のス’) ソ) 
16を有する導電板17で構成され、水平方向に区分さ
れたそれぞれの絵素毎の電子ビームをそれぞれ水平方向
に集束して細い電子ビームにする。
The horizontal focusing electrode 6 has a plurality of vertically long (320) lines facing the slit 14 of the control electrode 6.
It is composed of a conductive plate 17 having a conductive plate 16, and focuses electron beams for each picture element divided horizontally into a narrow electron beam.

水平偏向電極7は上記ス’J y ト16のそれぞれの
中間の位置に垂直方向にして複数本配置された導電板1
8で構成されており、それぞれの間に水平偏向用電圧が
印加されて、各絵素毎の電子ビームをそれぞれ水平、方
向に偏向し、スクリーン9上でR,G、Bの各螢光体を
順次照射して発光させるようにする。その偏向範囲は、
この実施例では各電子ビーム毎に1絵素分の幅である。
The horizontal deflection electrode 7 is a plurality of conductive plates 1 arranged vertically at intermediate positions between the above-mentioned strips 16.
8, a horizontal deflection voltage is applied between each of them to deflect the electron beam of each picture element in the horizontal direction, and each of the R, G, and B phosphors on the screen 9. are sequentially irradiated to emit light. The deflection range is
In this embodiment, each electron beam has a width of one picture element.

加速電極8は垂直偏向電極4と同様の位置に水平方向に
して設けられた複数個の導電板19で構成されており、
電子ビームを充分な工不ルキーでスクリーン9に衝突さ
せるように加速する。
The acceleration electrode 8 is composed of a plurality of conductive plates 19 provided horizontally at the same position as the vertical deflection electrode 4.
The electron beam is accelerated so as to collide with the screen 9 with sufficient force.

スクリーン9は電子ビームの照射によって発光される螢
光体2oがガラス板21の裏面に塗布され、また、メタ
ルバック層(図示せず)が付加されて構成されている。
The screen 9 is constructed by applying a phosphor 2o that emits light when irradiated with an electron beam to the back surface of a glass plate 21, and adding a metal back layer (not shown).

螢光体20は制御電極601′−)のスリット14に対
して、すなわち、水平方向に区分された各1本の電子ビ
ームに対して、RlG、Bの3色の螢光体が1対づつ設
けられており、垂直方向にストライブ状に塗布されてい
る。第1図中でスクリーン9に記入した破線は複数本の
線陰極2のそれぞれに対応して表示される垂直方向での
区分を示し、2点鎖線は複数本の制御電極6のそれぞれ
に対応して表示される水平方向での区分を示す。これら
両者で仕切られた1つの区画には、第2図に拡大して示
すように、水平方向では1絵素分のR,G、Bの螢光体
20があり、垂直方向では16ライン分の幅を有してい
る。1つの区画の大きさは、たとえば、水平方向が1M
M、垂直方向が16MMである。
For each slit 14 of the control electrode 601'-), that is, for each horizontally divided electron beam, one pair of phosphors 20 is provided for each of the three colors RlG and B. It is applied in vertical stripes. In FIG. 1, the broken lines drawn on the screen 9 indicate divisions in the vertical direction that are displayed corresponding to each of the plurality of line cathodes 2, and the two-dot chain lines correspond to each of the plurality of control electrodes 6. Indicates the horizontal division displayed. As shown in the enlarged view in Fig. 2, one section partitioned by these two has R, G, and B phosphors 20 for one pixel in the horizontal direction, and 16 lines in the vertical direction. It has a width of For example, the size of one section is 1M in the horizontal direction.
M, the vertical direction is 16MM.

なお、第1図においては、わがシ易くするために水平方
向の長さが垂直方向に対して非常に大きく引き伸ばして
描かれている点に注意されたい。
Note that in FIG. 1, the length in the horizontal direction is greatly expanded relative to the length in the vertical direction to make it easier to read.

また、この実施例では1本の制御電極6すなわち1本の
電子ビームに対してR,G、Bの螢光体20が1絵素分
の1対のみ設けられているが、2絵素以上分の2対以上
設けられていてももちろんよく、その場合には制御電極
5には2つ以上の絵素のためのR,(r、B映像信号が
順次加えられ。
Further, in this embodiment, only one pair of R, G, and B phosphors 20 for one picture element is provided for one control electrode 6, that is, one electron beam, but for two or more picture elements. Of course, two or more pairs of picture elements may be provided, and in that case, R, (r, B video signals for two or more picture elements are sequentially applied to the control electrode 5.

それと同期して水平偏向がなされる。Horizontal deflection is performed in synchronization with this.

次に、この表示素子にテレビジョン映像を表示するため
の駆動回路の基本構成を第3図に示して説明する。最初
に、電子ビームをスクリーン、9に照射して螢光体を発
光させ、ラスターを発生させるための駆動部分について
説明する。
Next, the basic configuration of a drive circuit for displaying television images on this display element will be explained with reference to FIG. First, a driving section for irradiating the screen 9 with an electron beam to cause the phosphor to emit light and generate a raster will be described.

電源回路22は表示素子の各電極に所定のバイアス電圧
(動作電圧)を印加するための回路で゛。
The power supply circuit 22 is a circuit for applying a predetermined bias voltage (operating voltage) to each electrode of the display element.

背面電極1には−V+、垂直集束電極3.3′にはVs
 、 Vs’、水平集束電極6にはV嶋加速電極8には
0 Va、スクリーン9にはv9の直流電圧を印加する。
-V+ on back electrode 1, Vs on vertical focusing electrode 3.3'
, Vs', a DC voltage of 0 Va is applied to the horizontal focusing electrode 6, a DC voltage of 0 Va is applied to the V-shima accelerating electrode 8, and a DC voltage of V9 is applied to the screen 9.

次に、入力端子23にはテレビジョン信号の複合映像信
号が加えられ、同期分離回路24で垂直同期信号Vと水
平同期信号Hとが分離抽出される。
Next, a composite video signal of a television signal is applied to the input terminal 23, and a synchronization separation circuit 24 separates and extracts a vertical synchronization signal V and a horizontal synchronization signal H.

垂直駆動パルス発生回路26は垂直帰線パルスによって
リセツトされて水平パルスをカウントするカウンター等
によって構成され、垂直周期のうちの垂直帰線期1間を
除いた有効垂直走査期間(ここでは240H分の期間と
する)に順次16H期間ずらの長さの16個の駆動パル
ス〔イ〕、〔口〕・・・・・・〔ヨ〕を発生する。この
駆動パルス〔イ〕・・・・・・〔ヨ〕ハ線陰極駆動回路
26に加えられ、−ここで反転されて、各パルス期間の
み低電位になされそれ以外の期間には約20ボルトの高
電位になされた線陰極駆動パル又〔イ’) 、 (−’
:]・・・・・・〔ヨ′〕に変換され、各線陰極、2イ
、20.・・・・・・2ヨに力0えられる。各線陰極2
イ。
The vertical drive pulse generation circuit 26 is configured with a counter etc. that is reset by the vertical retrace pulse and counts the horizontal pulses, and is used for an effective vertical scanning period (in this case, 240H) excluding one vertical retrace period of the vertical period. 16 drive pulses [a], [mouth], . This driving pulse is applied to the wire cathode drive circuit 26, and is inverted here to be at a low potential only during each pulse period, and at a voltage of approximately 20 volts during the other periods. Linear cathode drive pulses made to high potential (A'), (-'
:]......[Yo'], each line cathode, 2i, 20. ......I lost my strength to 0 after 2yo. Each line cathode 2
stomach.

・・・・・・2ヨはその駆動パルス〔イ′〕〜〔ヨ′〕
の高電位の間に電流が流されており、駆動パルス〔イ′
〕〜〔ヨ′〕の低電位期間にも電子を放出しうるように
加熱状態が保持される。これによシ、16本の線陰極2
イ〜2ヨからはそれぞれに低電位の駆動パルス〔イ′〕
〜〔ヨ′〕が加えられた16H期間にのみ電子が放出さ
れる。高電位が加えられている期間には。
・・・・・・2yo is the driving pulse [A′] ~ [Yo′]
A current is flowing between the high potentials of
The heated state is maintained so that electrons can be emitted even during the low potential period from ] to [yo']. With this, 16 wire cathodes 2
Low potential drive pulses from A to 2 Yo respectively [A']
Electrons are emitted only during the 16H period when ~[Y'] is added. During periods when high potentials are applied.

背面電極1と垂直集束電極3とに加えられているバイア
ス電圧によって定められた線陰極2の位置における電位
よりも線陰極2イ〜2ヨに加えられている高電位の方が
プラスになるために、線陰極2イ〜2ヨからは電子が放
出されない。かくして。
This is because the high potential applied to the line cathodes 2i to 2yo is more positive than the potential at the position of the line cathode 2 determined by the bias voltage applied to the back electrode 1 and the vertical focusing electrode 3. In addition, no electrons are emitted from the line cathodes 2i to 2yo. Thus.

線陰極2においては、有効垂直走査期間の間に。At the line cathode 2, during the effective vertical scanning period.

上方の線陰極2イから下方の線陰極2ヨに向って順に1
6H期間づつ電子が放出される。放出された電子は背面
電極1により前方の方へ押し出され。
1 in order from the upper line cathode 2A to the lower line cathode 2Y.
Electrons are emitted every 6H period. The emitted electrons are pushed forward by the back electrode 1.

垂直集束電極3のうち対向するスリット10を通過し、
垂直方向に集束されて、平板状の電子ビームとなる。
passing through opposing slits 10 of the vertical focusing electrode 3;
The beam is vertically focused into a flat electron beam.

次に、垂直偏向駆動回路27は後述するように、垂直同
期信号によってリセ7)され水平同期信号をカウントす
るカウンターと、そのカウント出力によってアドレス指
定されるディジタルメモリーと、そのディジタルメモリ
ーから読出したディジ構成されており、各垂直駆動パル
ス〔イ〕〜〔ヨ〕の16H期間の間に1Hずつ16段階
に変化する一対の階段状波形垂直偏向信号v 、 v’
を発生する。
Next, as will be described later, the vertical deflection drive circuit 27 includes a counter that is reset 7) by the vertical synchronization signal and counts the horizontal synchronization signal, a digital memory addressed by the count output, and a digital memory read from the digital memory. A pair of step-like waveform vertical deflection signals v, v' that change in 16 steps by 1H during the 16H period of each vertical drive pulse [A] to [Y].
occurs.

垂直偏向信号VとV′とはともに中心電圧がv4のもの
で、マは順次増加し v/は順次減少してゆくように、
互いに逆方向に変化するようになされている。これら垂
直偏向信号VとV′はそれぞれ垂直偏向電極4の電極1
3と13′に加えられ、その結果。
The vertical deflection signals V and V' both have a center voltage of v4, so that m increases sequentially and v/ decreases sequentially.
They are designed to change in opposite directions. These vertical deflection signals V and V' are applied to the electrode 1 of the vertical deflection electrode 4, respectively.
3 and 13' and the result.

それぞれの線陰極2イ〜2ヨから発生された電子ビーム
は垂直方向に16段階に偏向され、先に述べたようにス
クリーン9上では1つの電子ビームで16ライン分のラ
スターを上から順に順次1ライン分ずつ描くように偏向
される。
The electron beams generated from each of the line cathodes 2a to 2o are vertically deflected in 16 steps, and as mentioned earlier, on the screen 9, one electron beam sequentially scans 16 lines of raster lines from the top. It is deflected to draw one line at a time.

以上の結果、160線陰極2イ〜2ヨの上方のものから
順に16H期間ずつ電子ビームが放出され、かつ各電子
ビームは垂直方向の16の区分内で上方から下方に順次
1ライン分ずつ偏向されることによって、スクリーン9
上では上端の第1ライン目から下端の第240ライン目
まで順次1う3 47分ずつ電子ビームが垂直偏向され1合計240ライ
ンのラスターが描かれる。
As a result of the above, electron beams are emitted for 16H periods in order from above the 160-line cathodes 2A to 2Y, and each electron beam is deflected by 1 line from above to below within 16 sections in the vertical direction. Screen 9
At the top, the electron beam is vertically deflected sequentially from the first line at the top end to the 240th line at the bottom end by 1347 minutes to draw a raster of 240 lines in total.

このように垂直偏向された電子ビームは制御電極6と水
平集束電極6とによって水平方向に320の区分に分割
されて取り出される。第1図ではそのうちの1区分のも
のを示している。この電子ビームは各区分毎に、制御電
極6によって通過量が制御され、水平集束電極6によっ
て水平方向に集束されて1本の細い電子ビームとなり1
次に述べる水平偏向手段によって水平方向に3段階に偏
向されてスクリーン9上のR,G、Hの各螢光体20に
順次照射する。
The electron beam thus vertically deflected is horizontally divided into 320 sections by the control electrode 6 and the horizontal focusing electrode 6 and extracted. Figure 1 shows one of these categories. The amount of electron beam passing through each section is controlled by a control electrode 6, and is focused in the horizontal direction by a horizontal focusing electrode 6 to become one thin electron beam.
The light is deflected horizontally in three stages by the horizontal deflection means described below, and is sequentially irradiated onto each of the R, G, and H phosphors 20 on the screen 9.

げなわち、水平駆動パルス発生回路28は3個縦続接続
された単安定マルチバイブレータ等で構成されていて、
水平同期信号によってトリガされて、1水平期間のうち
にパルス幅の等しい3つの水平駆動パルスr、g、bを
発生する。ここでは。
That is, the horizontal drive pulse generation circuit 28 is composed of three monostable multivibrators connected in cascade, etc.
Triggered by a horizontal synchronization signal, three horizontal drive pulses r, g, and b of equal pulse width are generated within one horizontal period. here.

−例として、それぞれのパルス幅を約17μ露トして、
有効水平走査期間である60μ式の間に3つのパルスr
+ g + bが発生されるようにしてい4 る。それらの水平駆動パルスr、g、bは水平偏向駆動
回路29に加えられる。この水平偏向駆動回路29は水
平駆動パルスr1g、bによってスイッチングされて3
段階に変化する一対の水平偏向信号りとh′を発生する
。水平偏向信号h 、 h’はともに中心電圧がv7の
もので、hは順次増加し。
- By way of example, each pulse width is exposed to approximately 17μ,
Three pulses r during the effective horizontal scanning period of 60μ
+ g + b is generated. These horizontal drive pulses r, g, and b are applied to the horizontal deflection drive circuit 29. This horizontal deflection drive circuit 29 is switched by the horizontal drive pulses r1g and b.
A pair of step-varying horizontal deflection signals 1 and h' are generated. Both horizontal deflection signals h and h' have a center voltage of v7, and h increases sequentially.

h′は順次減少してゆくように、互いに逆方向に変化す
る。これら水平偏向信号h 、 h’はそれぞれ水平偏
向電極7の電極18と18′とに加えられる。
h' change in opposite directions so as to decrease sequentially. These horizontal deflection signals h 1 and h' are applied to electrodes 18 and 18' of the horizontal deflection electrode 7, respectively.

その結果、水平方向に区分された各電子ビームは各水平
期間の間にスクリーン90R,G、Bの螢光体に順次1
7μ気づつ照射されるように水平偏向される。ただし、
第1図の表示素子では、水平偏向電極子においては1つ
の導電体18又は18’。
As a result, each horizontally segmented electron beam sequentially hits the phosphors of screens 90R, G, and B during each horizontal period.
It is horizontally deflected so that 7μ is irradiated. however,
In the display element of FIG. 1, one conductor 18 or 18' in the horizontal deflection electrode.

が隣接する2つの区分の電子ビームの偏向のために用い
られていてそれら隣接する電子ビームに対して互いに逆
方向への偏向作用を生じるようになされているため、3
20区分の電子ビームは、奇数番目の区分のものがR−
G−Bの順に偏向されるとすれば偶数番目の区分のもの
は逆にB−G−R16 の順に偏向されるというように、1区分おきに逆方向に
偏向される。
are used to deflect the electron beams of two adjacent sections, and are designed to produce deflection effects in mutually opposite directions on the adjacent electron beams, so 3.
Of the 20 sections of electron beams, the odd-numbered sections are R-
If the beams are deflected in the order of G-B, the even-numbered sections are deflected in the reverse order of B-G-R16, and so on, so that every other section is deflected in the opposite direction.

かくして、各ラインのラスターにおいては水平方向の3
20個の各区分毎に電子ビームがR,G。
Thus, in each line raster, the horizontal 3
The electron beams are R and G for each of the 20 sections.

Bの各螢光体2oに順次照射される。Each phosphor 2o of B is sequentially irradiated with light.

そこで、各ラインの各水平区分毎に電子ビームをR,G
、Bの映像信号によって変調することにより、スクリー
ン9上−にカラーテレビジョン画像を表示することがで
きる。
Therefore, for each horizontal section of each line, the R and G electron beams are
, B, a color television image can be displayed on the screen 9.

次に、その電子ビームの変調制御部分について説明する
Next, the modulation control portion of the electron beam will be explained.

まず、テレビジョン信号入力端子23に加えられた複合
映像信号は色復調回路30に加えられ。
First, the composite video signal applied to the television signal input terminal 23 is applied to the color demodulation circuit 30.

ここで、R−YとB−Yの色差信号が復調さ0れ。Here, the R-Y and B-Y color difference signals are demodulated and zeroed.

G−Yの色差信号がマトリクス合成され、さらに。G-Y color difference signals are matrix-synthesized, and further.

それらが輝度信号Yと合成されて、R,G、Hの各原色
信号(以下、R,G、B映像信号という)が出力される
。それらのR,(r、B各映像信号は320組のサンプ
ルホールド回路組311L〜31nに加えられる。各サ
ンプルホールド回路組311L特開昭58−10697
4 (5) 〜31nはそれぞれR用、G用、B用の3個のサンプル
ホールド回路を有している。それらのサンプルホールド
回路組313〜31nのサンプルホールド出力は各々保
持用のメモリ組32a〜32nに加えられる。
These are combined with the luminance signal Y, and R, G, and H primary color signals (hereinafter referred to as R, G, and B video signals) are output. These R, (r, and B video signals are applied to 320 sample and hold circuit sets 311L to 31n. Each sample and hold circuit set 311L JP-A-58-10697
4 (5) to 31n each have three sample and hold circuits for R, G, and B. The sample and hold outputs of these sample and hold circuit sets 313 to 31n are applied to holding memory sets 32a to 32n, respectively.

一方、サンプリング用基準クロック発振器33はPI、
L (フェーズ・ロックドループ)回路等により構成さ
れており、この実施例では約6,4庫の基準クロックを
発生する。その基準クロックは水平同期信号Hに対して
常に一定の位相を有するように制御されている。この基
準クロックはサンプリングパルス発生回路34に加えら
れ、ここでシフトレジスタによりクロック1周期ずつ遅
延される。
On the other hand, the sampling reference clock oscillator 33 is a PI,
It is composed of an L (phase locked loop) circuit and the like, and in this embodiment, it generates reference clocks for approximately 6.4 clocks. The reference clock is controlled to always have a constant phase with respect to the horizontal synchronizing signal H. This reference clock is applied to the sampling pulse generation circuit 34, where it is delayed by one clock period by a shift register.

等の結果、水平周期(ea、6μ5eC)のうちの有効
水平走査期間(約60μ気)の間に320個のサンプリ
ングパルスa−nが酸欠発生され、その後に1個の転送
パルスが発生される。このサンプリングパルスa−nは
表示すべき□映像の1ラインを水平方向に320の絵素
に分割したときのそれぞれの絵素に対応し、その位置は
水平同期信号Hに対し7 て常に一定になるように制御される。
As a result, 320 sampling pulses a-n are generated during the effective horizontal scanning period (approximately 60μ) out of the horizontal period (ea, 6μ5eC), and then one transfer pulse is generated. Ru. This sampling pulse a-n corresponds to each picture element when one line of the video to be displayed is divided horizontally into 320 picture elements, and its position is always constant at 7% relative to the horizontal synchronizing signal H. controlled so that

この320個のサンプリングパルスa−nがそれぞれ上
記の320組のサンプルホールド回路組$1a〜3In
に加えられ、これによって各サンプルホールド回路組3
1a〜32nには1ラインを320個の絵素に区分した
ときのそれぞれの絵素のR,G、Bの各映像信号が個別
にサンプリングされ、ホールドされる。そのサンプルホ
ールドされた320組のR,G、B映像信号は1ライン
分のサンプルホールド終了後に320組のメモリ321
〜32Hに転送パルスtによって一斉に転送され、ここ
で次の1水平走査期間の間保持される。
These 320 sampling pulses a-n are connected to the 320 sample-and-hold circuit sets $1a to 3In, respectively.
is added to each sample-and-hold circuit set 3.
In 1a to 32n, R, G, and B video signals of each picture element when one line is divided into 320 picture elements are individually sampled and held. The sampled and held 320 sets of R, G, and B video signals are stored in the memory 320 after completing the sample and hold for one line.
~32H, they are transferred all at once by a transfer pulse t, and are held here for the next one horizontal scanning period.

メモリ32a〜32nに保持された1ライン分のR,G
、B映像信号はそれぞれ320個のスイッチング回路3
51L〜35nに加えられる。スイッチング回路36&
〜35nはそれぞれがR,(、。
One line of R, G stored in the memories 32a to 32n
, B video signals each have 320 switching circuits 3.
51L to 35n. Switching circuit 36&
~35n are each R, (,.

Bの個別入力端子とそれらを順次切換えて出力する共通
出力端子とを有するもので、各スイッチング回路35f
L〜36nの出力は電子ビームを変調B するだめの制御信号として表示素子の制御電極6032
0本の導電板16a〜15nにそれぞれ個別に加えられ
る。各スイッチング回路315a〜35nはスイッチン
グパルス発生回路36から加えられるスイッチングパル
スによって同時に切換制御される。スイッチングパルス
発生回路36は先述の水平駆動パルス発生回路28から
のパルスr、g。
Each switching circuit 35f has individual input terminals of B and a common output terminal that sequentially switches and outputs them.
The output of L~36n is used as a control signal to modulate the electron beam B to the control electrode 6032 of the display element.
It is individually applied to each of the 0 conductive plates 16a to 15n. The switching circuits 315a to 35n are simultaneously controlled by switching pulses applied from the switching pulse generating circuit 36. The switching pulse generation circuit 36 receives pulses r and g from the horizontal drive pulse generation circuit 28 described above.

bによって制御さ、れており、各水平期間の有効水平走
査期間約60μ渡を3分割して約17μ就ずつスイッチ
ング回路351L〜36nを切換え、R1(1,、Bの
各映像信号を時分割して交互に順次出力し、制御電極1
51L〜15nに供給するように切換信号r、g、bを
発生する。ただし、スイッチング回路362L〜35H
において、奇数番目のスイッチング回路351L 、3
50・・・・・・はR−G−、Bの順序で切換えられ、
偶数番目のスイッチング回路35b 、35d・−・・
−36nは逆にB−+G−+Rの順序で切換えられるよ
うになされている。
The effective horizontal scanning period of about 60μ of each horizontal period is divided into three, and the switching circuits 351L to 36n are switched for about 17μ each, and each video signal of R1 (1, , B is time-divided). control electrode 1.
Switching signals r, g, and b are generated to be supplied to 51L to 15n. However, switching circuits 362L to 35H
In, the odd-numbered switching circuits 351L, 3
50... are switched in the order of RG-, B,
Even-numbered switching circuits 35b, 35d...
-36n is configured to be switched in the reverse order of B-+G-+R.

ここで注意すべきことは、スイッチング回路351L〜
35nにおけるR、G、Bの映像信号の19 供給切換えと、水平偏向駆動回路29による電子ビーム
のR,G、Bの螢光体への照射切換え水平偏向とが、タ
イミングにおいても順序においても完全に一致するよう
に同期制御されていることである。これにより、電子ビ
ームがR螢光体に照射されているときにはその電子ビー
ムの照射量がR映像信号によって制御され、G、Hにつ
いても同様に制御されて、各絵素のR,G、B各螢光体
の発ft、カその絵素のR,G、B映像信号によってそ
れぞれ制御されることになり、各絵素が入力の映像信号
に従って発光表示されるのである。かかる制御が1ライ
ン分の320個の絵素について同時に行われて1ライン
の映像が表示され、さらに240分のラインについて上
方のラインから順次行われて、スクリーン9上に1つの
映像が表示されることになる。
What should be noted here is that the switching circuits 351L~
19 supply switching of the R, G, and B video signals at 35n and the horizontal deflection of the electron beam irradiation switching to the R, G, and B phosphors by the horizontal deflection drive circuit 29 are completely performed in both timing and order. It is synchronously controlled to match. As a result, when the electron beam is irradiating the R phosphor, the irradiation amount of the electron beam is controlled by the R video signal, and the G and H are similarly controlled, so that the R, G, and B of each picture element are controlled in the same way. The emission of each phosphor is controlled by the R, G, and B video signals of that picture element, and each picture element is displayed by emitting light according to the input video signal. Such control is performed simultaneously for 320 picture elements for one line to display one line of video, and then sequentially performed for 240 minutes from the upper line to display one video on screen 9. That will happen.

そして1以上の如き諸動作が入力テレビジョン信号の1
フイールド毎にくり返され、その結果。
and one or more such operations are performed on one or more of the input television signals.
The result is repeated for each field.

通常のテレビジョン受像機と同様にスクリーン9上に動
画のテレビジョン映像が映出される。
A moving television image is displayed on the screen 9 in the same way as a normal television receiver.

特開昭58−106974 (6) 以上のようにして、この表示装置においてはテレビジョ
ン映像が映出される。
JP-A-58-106974 (6) As described above, television images are displayed on this display device.

なお1以上の説明における水平方向および垂直方向なる
用語は、映像を映出する際にライン単位の表示がなされ
る方向が水平方向であって、そのラインが積み重ねられ
てゆく方向が垂直方向であるという意味で用いられてお
シ、現実の画面における上下方向および左右方向と直接
関係するものではない。
Note that the terms "horizontal direction" and "vertical direction" used in the above explanations refer to the direction in which line units are displayed when displaying an image is the horizontal direction, and the direction in which the lines are stacked is the vertical direction. Although it is used in this sense, it is not directly related to the vertical and horizontal directions on the actual screen.

以上のようにして、この表示装置においてはテレビジョ
ン映像が映出されるのであるが、表示素子を製造する際
の各電極の組立誤差等にょシ垂直偏向が均等に行なわれ
ずに、そのためにスクリーンの画面上において各ライン
の間隔が不均一になったシ、各ラインの端部が上下にず
れたりして。
As described above, television images are projected on this display device, but due to assembly errors of each electrode during manufacturing of display elements, the vertical deflection is not uniform, and as a result, the screen The spacing between lines on the screen has become uneven, and the edges of each line have shifted vertically.

各ラインの走査線が重なったり隙間が空いたシすること
がある。
The scanning lines of each line may overlap or there may be gaps.

そこで1本発明は上記のような画像表示素子を用いる場
合にスクリーンの画面上でのラスターの各ラインを所定
の位置に所定の一定間隔で正しく表示することができる
ようにする装置を提供することを目的とするものである
Therefore, one object of the present invention is to provide a device that can correctly display each raster line on a screen at a predetermined position at a predetermined constant interval when using the above-mentioned image display element. The purpose is to

まず、従来の垂直偏向駆動回路について説明する。第4
図は垂直偏向駆動回路27の基本的な構成を示す。リン
グカウンタ37は垂直駆動パルス発生回路26からの垂
直駆動パルス〔イ〕〜〔ヨ〕のそれぞれの前縁でリセッ
トされ、その後水平同期信号Hをカウントして、16個
の出力端子から順次1水平期間毎に切換パルス亀〜πを
発生する。
First, a conventional vertical deflection drive circuit will be explained. Fourth
The figure shows the basic configuration of the vertical deflection drive circuit 27. The ring counter 37 is reset at the leading edge of each of the vertical drive pulses [A] to [Y] from the vertical drive pulse generation circuit 26, and then counts the horizontal synchronization signal H, sequentially outputting one horizontal signal from the 16 output terminals. A switching pulse ˜π is generated every period.

−万、可変抵抗器38には16個の出力端子が設けられ
ていて、それぞれから垂直偏向のための16段階の出力
電圧が取り出され、アナログスイッチ391L〜39π
を介して取出される。各アナログスイッチ39a〜39
πはそれぞれ切換パルスa〜πによって順次1水千期間
づつ導通するようにスイッチングされ、最低端子と最高
端子との間で16段階に分割され順次レベルが高くなる
階段状波形の出力が得られる。その出力電圧はエミッタ
フォロア接続されたトランジスタ40を介して取り出さ
れ、可変抵抗器41によって振幅が調2 整され、さらにトランジスタ42.43.44で構成さ
れたB級増幅回路46で増幅されて、出力端子46から
垂直偏向信号Vが作成される。一方垂直偏向信号V′も
全く同様の回路によって作成されるが、上記の場合とは
アナログスイッチ392L’〜39π′が逆の順序で切
換パルスa〜πによって切換えられる点のみが異なって
おり、それによって順次レベルが低くなる階段状の出力
V′が作成され、出力端子4e/から出力される。
- The variable resistor 38 is provided with 16 output terminals, from which 16 levels of output voltage for vertical deflection are taken out, and the analog switches 391L to 39π
is retrieved via. Each analog switch 39a to 39
π is sequentially switched to be conductive for one period at a time by switching pulses a to π, respectively, and an output of a stepped waveform is obtained which is divided into 16 stages between the lowest terminal and the highest terminal and whose level increases successively. The output voltage is extracted through a transistor 40 connected as an emitter follower, its amplitude is adjusted by a variable resistor 41, and further amplified by a class B amplifier circuit 46 composed of transistors 42, 43, and 44. A vertical deflection signal V is produced from the output terminal 46. On the other hand, the vertical deflection signal V' is also created by a completely similar circuit, but the only difference from the above case is that the analog switches 392L' to 39π' are switched in the reverse order by the switching pulses a to π; A step-like output V' whose level gradually decreases is created by this, and is output from the output terminal 4e/.

かくして作成された垂直偏向信号VとV′は、垂直偏向
電極4の導電板13と13′に加えらn、これによって
、電子ビームが垂直方向のそれぞれの1区分内において
16段階に偏向されて1本の電子ビームで16ラインの
ラスターが描かれる。
The vertical deflection signals V and V' thus created are applied to the conductive plates 13 and 13' of the vertical deflection electrode 4, so that the electron beam is deflected in 16 steps within each section in the vertical direction. A raster of 16 lines is drawn with one electron beam.

しかるに1表示素子において組立の際に垂直偏向電極4
の各電極板の取付寸法に誤差を生じる等して導電板13
と13′との間隔や前後方向の位置にばらつきを生じて
いると、スクリーン9上においてラスターの各ラインが
所定の位置に描かれずに、上方あるいは下方にずれてし
1い、ラスク−23 の各ラインを所定の位置に所定の一定間隔で正しく表示
することができないが、上記のような従来の回路ではそ
の偏向位置の修正や設定を正しくすることが困難である
However, in one display element, the vertical deflection electrode 4 is
Conductive plate 13 due to errors in mounting dimensions of each electrode plate.
If there are variations in the distance between and 13' and the position in the front-rear direction, each raster line will not be drawn at the specified position on the screen 9, but will shift upward or downward. Although it is not possible to correctly display each line at a predetermined position at a predetermined constant interval, it is difficult to correct or set the deflection position correctly using the conventional circuit as described above.

そこで、上記のような問題を解決することのできる本発
明の一実施例における垂直偏向駆動回路を第5図に示し
て説明する。第6図において、50は垂直方向240ラ
インのそれぞれのライン毎に垂直偏向信号の電圧をディ
ジタル信号として記憶しているディジタルメモリー、6
1は表示時にその読出アドレスを制御するアドレスカウ
ンター。
Therefore, a vertical deflection drive circuit according to an embodiment of the present invention that can solve the above problems will be described with reference to FIG. In FIG. 6, reference numeral 50 denotes a digital memory 6 that stores the voltage of the vertical deflection signal as a digital signal for each of 240 lines in the vertical direction.
1 is an address counter that controls the read address during display.

62はディジタルメモリー60から読出されたディジタ
ル信号をアナログ信号に変換して垂直偏向信号とするD
−ムコンバータ、53はディジクルメモリー60に各ラ
インの垂直偏向信号を設定して書込むときに任意のデー
タを入力するためのデータ設定回路、64はその設定時
にディジタルメモリー60のアドレスを任意に設定する
アドレス設定回路、スイッチ66は、ディジタルメモリ
ー60を書込状態(ト)と読出状態(6)のいずれかに
切換特開昭58−106974 (7) えるだめの設定用スイッチ、スイッチ回路66は書込状
態のときにアドレス設定回路64からのアドレス信号を
ゲインタルメモリー60に接続し。
62 is a D that converts the digital signal read out from the digital memory 60 into an analog signal to produce a vertical deflection signal.
53 is a data setting circuit for inputting arbitrary data when setting and writing the vertical deflection signal of each line in the digital memory 60; 64 is a data setting circuit for inputting arbitrary data when setting and writing the vertical deflection signal of each line in the digital memory 60; The address setting circuit to be set, switch 66, switches the digital memory 60 between the write state (G) and the read state (6). connects the address signal from the address setting circuit 64 to the gaintal memory 60 in the write state.

読出状態のときにアドレスカウンター61からのアドレ
ス信号をディジタルメモリー60に接続するためのスイ
ッチ回路である。
This is a switch circuit for connecting the address signal from the address counter 61 to the digital memory 60 in the read state.

このような構成に、より、ディジタルメモリー60を用
いて、こOディジクルメモリー−50に240ラインの
それぞれを正しく垂直偏向するための偏向データを各ラ
イン毎に予め記憶させておき、画像表示時に各ラインご
とにディジタルメモリー5oからディジタルデータを読
み出し、D−人コンバーター52でそのディジタル信号
をアナログ信号に変換して階段状波形の垂直偏向波形を
得る。
With this configuration, deflection data for correctly vertically deflecting each of the 240 lines is stored in advance in the digital memory 50 for each line using the digital memory 60, and the deflection data for each line is stored in advance in the digital memory 50. Digital data is read from the digital memory 5o for each line, and the D-person converter 52 converts the digital signal into an analog signal to obtain a step-like vertical deflection waveform.

このようにすると各ラインごとに任意の所定の偏向電圧
を得ることができるように各ライン毎にディジタル信号
をディジタルメモリー50に予め書込んでおくことによ
シ、:表示素子に組立誤差があってもそれに合わせるよ
うに各ラインごとに偏向位置を正しく設定することがで
きる。
In this way, a digital signal is written in the digital memory 50 for each line in advance so that an arbitrary predetermined deflection voltage can be obtained for each line. However, the deflection position can be set correctly for each line to match it.

6 ディジタルメモIJ −50への各ライン毎の偏向電圧
のディジタル信号の書込みは、まず、スイッチ66をW
側に設定してディジタルメモリー60を書込状態にする
とともにスイッチ回路66をアドレス設定回路64側に
切換えて接続するようにする。そして、偏向位置を設定
すべきラインに対応するアドレスをアドレス設定回路5
4で設定してディジタルメモリー60のアドレスを選択
し。
6 To write the digital signal of the deflection voltage for each line to the digital memo IJ-50, first turn the switch 66 to W.
The switch circuit 66 is switched to the address setting circuit 64 side to connect the digital memory 60 to the writing state. Then, the address setting circuit 5 sets the address corresponding to the line for which the deflection position is to be set.
4 to select the address of the digital memory 60.

そのときのラインのための偏向データをデータ設定回路
53で設定してディジタルメモリー60に入力する。こ
のとき、各ラインの偏向位置に応じたアドレスにそのラ
インを正しく表示するだめのアドレスを予め調整して正
しい偏向データを人力することができる。
Deflection data for the line at that time is set by the data setting circuit 53 and input into the digital memory 60. At this time, it is possible to manually input correct deflection data by adjusting in advance an address corresponding to the deflection position of each line to correctly display that line.

一方実際の画像表示のだめの偏向時には、スイッチ66
をR側に設定してディジタルメモリー60を読出状態に
するとともに、スイッチ回路66fニアドレスカウンタ
ー61側に切換えて接続するようにする。アドレスカウ
ンター61は垂直同期信号Vでリセットされ、その後水
平同期信号6 Hをカウントする。つまり各ラインに応じたアドレスデ
ータがアドレスカウンター61から出力され、ディジタ
ルメモリー60をアドレスする。ディジタルメモリー6
0は読出状態にあるのでアドレスカウンター61からの
アドレスデータに応じたラインのデ、(ジタル信号出力
が出力され、D−人コンバーター62でアナログ信号に
変換されて。
On the other hand, at the time of deflection for actual image display, the switch 66
is set to the R side to put the digital memory 60 in a read state, and the switch circuit 66f is switched to the near address counter 61 side for connection. The address counter 61 is reset by the vertical synchronizing signal V, and then counts the horizontal synchronizing signal 6H. That is, address data corresponding to each line is output from the address counter 61 and addresses the digital memory 60. Digital memory 6
Since 0 is in the read state, a digital signal is output from the line corresponding to the address data from the address counter 61, and is converted into an analog signal by the D-person converter 62.

偏向信号が得らnる。A deflection signal is obtained.

このように、ディジクルメモリー50に各ラインごとの
垂直偏向信号のディジタル信号データを記憶させておき
1表示時に各ラインごとに読出すことによシ、所望の偏
向波形を得ることができ。
In this manner, a desired deflection waveform can be obtained by storing the digital signal data of the vertical deflection signal for each line in the digital memory 50 and reading it out for each line during one display.

スクリーン9の画面上でのラスターの各ライン所定の位
置に所定の一定間隔で正しく表示することができる。
Each raster line can be correctly displayed at a predetermined position on the screen 9 at a predetermined constant interval.

D−ムコンバーター62の出力は、第4図に示した回路
のエミッタフォロワーのトランジスタ40に加え、トラ
ンジスタ42〜44で構成したB級増幅回路46を経て
、偏向出力波形Vとして出力するとよい。一方、偏向出
力波形V′も第6図27 と同じ回路で得ることができる。
The output of the D-me converter 62 is preferably outputted as a deflection output waveform V through a class B amplifier circuit 46 composed of transistors 42 to 44 in addition to the emitter follower transistor 40 of the circuit shown in FIG. On the other hand, the deflection output waveform V' can also be obtained by the same circuit as shown in FIG. 627.

なお本実施例ではディジタルメモリー 50として書込
、読出のできるメモIJ(RAM)を用いたが、読出専
用メモリ(ΣP−ROM)でも工場で予め調整しつつ設
定に記憶させておくことにより同じ効果を得ることがで
きる。
In this embodiment, a memo IJ (RAM) that can be written and read is used as the digital memory 50, but a read-only memory (ΣP-ROM) can also have the same effect by being adjusted in advance at the factory and stored in the settings. can be obtained.

かくして、この装置では簡単な回路構成で240ライン
のそれぞれの正確な位置調整が可能となり、部品点数が
少なく小型であるという面でも効果がある。
Thus, this device allows accurate position adjustment of each of the 240 lines with a simple circuit configuration, and is also effective in terms of small number of parts and small size.

以上のように、本発明によれば、スクリーン上の画面を
垂直方向に複数の区分に分割したそれぞれの′区分毎に
電子ビームを発生させ、各区分毎にそれぞれの電子ビー
ムを垂直方向に偏向して複数のラインを表示し、全体と
してテレビジ9ノ画像を表示する装置において、それぞ
れのラインを所定の位置に正しく表示するだめの垂直偏
向信号をディジタル信号として予めディジタルメモリー
に記憶しておき1表示時にそのディジタルメモIJ +
たら読み出し、D−ム変換して階段状波形の垂直1柵B
?358−106974 (8)偏向信号として画像表
示素子に加えるようにしたので、その表示素子の各部の
組立誤差等により各ラインの表示位置に誤差を生じるよ
うな場合にも予めその誤差を修正して各ラインを正しい
位置に表示することができるディジタル信号を調整・設
定してディジタルメモリーに記憶させて2くことより、
きわめて簡易な回路構成で各ラインを所定の正しい位置
に表示することができるように垂直偏向することのでき
る優れた表示装置を得ることができるものである。
As described above, according to the present invention, the screen on the screen is vertically divided into a plurality of sections, an electron beam is generated in each section, and each electron beam is deflected in the vertical direction for each section. In a device that displays a plurality of lines and displays nine television images as a whole, a vertical deflection signal for correctly displaying each line in a predetermined position is stored in advance in a digital memory as a digital signal. When displayed, the digital memo IJ +
Read out the data, convert it to D-m, and convert it to vertical 1st bar B of the stepped waveform.
? 358-106974 (8) Since it is added to the image display element as a deflection signal, even if an error occurs in the display position of each line due to assembly errors of various parts of the display element, the error can be corrected in advance. By adjusting and setting digital signals that can display each line in the correct position and storing them in digital memory,
With an extremely simple circuit configuration, it is possible to obtain an excellent display device that can be vertically deflected so that each line can be displayed at a predetermined correct position.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の画像表示装置に用いらする一例の画像
表示素子の基本構成を示す分解斜視図。 第2図はそのスクリーンの拡大図、第3図は同装置の駆
動回路の基本構成を示すブロック図、第4図はその垂直
偏向駆動回路の具体回路図、第6図は本発明の一実施例
における画像表示装置に用いる垂直偏向駆動回路の要部
のブロック図である。 2・・・・・・電子ビーム源としての線陰極、3.3’
・・・・・・垂直集束電極、4・・・・・・垂直偏向電
極、6・・・・・・電9 子ビーム流制御電極、6・・・・・・水平集束電極、7
・・・・・・水平偏向電極、8・・・・・・電子ビーム
加速電極、9・・・・・・スクリーン、20・・・・・
・螢光体、23・・・・・・入力端子、24・・・・・
・同期分離回路、26・・・・・・垂直駆動パルス発生
回路、26・・・・・・線陰極駆動回路、27・・・・
・・垂直偏向駆動回路、28・・・・・・水平駆動パル
ス発生回路、29・・・・・・水平偏向駆動回路、30
・・・・・・色復調回路、311〜31n・・・・・・
サンプルホールド回路組、321L〜32n・・・・・
・メモリ組、34・・・・・・サンプリングパルス発生
回路、351L〜36n・・・・・・スイッチング回路
%36・・・・・・スイッチングパルス発生回路、 5
0・・・・・・ディジタルメモリー。 61・・・・・・アドレスカウンター、62・・・・・
・D−ムコンバーター、63・・・・・・データ設定げ
路、64・・・・・・アドレス設定回路、66・・・・
・・スイッチ、66・・・・・・スイッチ回路。 代理人の氏名 弁理士 中 尾 敏 男 は力1名第2
図 1テ罰セrr=9T− 第3図 〉  2 区 ■)
FIG. 1 is an exploded perspective view showing the basic configuration of an example image display element used in the image display device of the present invention. Fig. 2 is an enlarged view of the screen, Fig. 3 is a block diagram showing the basic configuration of the drive circuit of the device, Fig. 4 is a specific circuit diagram of the vertical deflection drive circuit, and Fig. 6 is an embodiment of the present invention. FIG. 2 is a block diagram of main parts of a vertical deflection drive circuit used in an example image display device. 2... Line cathode as an electron beam source, 3.3'
...Vertical focusing electrode, 4...Vertical deflection electrode, 6... Electron 9 Beam flow control electrode, 6... Horizontal focusing electrode, 7
...Horizontal deflection electrode, 8...Electron beam acceleration electrode, 9...Screen, 20...
・Fluorescent material, 23... Input terminal, 24...
・Synchronization separation circuit, 26... Vertical drive pulse generation circuit, 26... Line cathode drive circuit, 27...
...Vertical deflection drive circuit, 28...Horizontal drive pulse generation circuit, 29...Horizontal deflection drive circuit, 30
...Color demodulation circuit, 311-31n...
Sample and hold circuit group, 321L to 32n...
・Memory group, 34...Sampling pulse generation circuit, 351L to 36n...Switching circuit %36...Switching pulse generation circuit, 5
0...Digital memory. 61...Address counter, 62...
・D-me converter, 63... Data setting path, 64... Address setting circuit, 66...
...Switch, 66...Switch circuit. Name of agent: Patent attorney Toshio Nakao
Figure 1 Penalty Serr = 9T- Figure 3〉 2 Ward ■)

Claims (1)

【特許請求の範囲】 スクリーン面を垂直方向に複数の区分に分割したそれぞ
れの区分毎に電子ビームを発生させ、各区分毎にそれぞ
れの電子ビームを垂直方向に偏向させて上記スクリーン
上に複数のラインを表示するようにした表示素子を設け
るとともに、上記各区分毎に上記電子ビームを垂直方向
に偏向する垂直偏向手段に階段状波形の垂直偏向信号を
印加するようにし、その垂直偏向信号を作成する手段と
して、水平同期信号をカウントするカウンターと。 そのカウンターの出力を各ライン毎の垂直偏向信号の値
をディジタル信号として記憶しているディジタルメモリ
ーにアドレス信号として供給するアドレス手段と、上記
ディジタルメモリーからそのアドレスに応じたラインの
ディジタル信号を読出す手段と、その読出したディジタ
ル信号をアナログ信号に変換して階段状波形の垂直偏向
信号とするD−ムコンバーターとを設け、上記ディジタ
ル信号により1ラインごとの垂直偏向位置を設定するよ
うにしたこ、とを特徴とする画像表示装置。
[Claims] A screen surface is vertically divided into a plurality of sections, an electron beam is generated in each section, and each electron beam is deflected in the vertical direction for each section, so that a plurality of electron beams are generated on the screen. A display element for displaying lines is provided, and a stepwise waveform vertical deflection signal is applied to vertical deflection means for vertically deflecting the electron beam for each section to create the vertical deflection signal. As a means to do this, we use a counter that counts horizontal synchronization signals. Addressing means supplies the output of the counter as an address signal to a digital memory that stores the value of the vertical deflection signal for each line as a digital signal, and reads out the digital signal of the line corresponding to the address from the digital memory. and a D-me converter for converting the read digital signal into an analog signal to produce a stepwise waveform vertical deflection signal, and the vertical deflection position for each line is set using the digital signal. An image display device characterized by:
JP56205469A 1981-12-18 1981-12-18 Picture display Granted JPS58106974A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56205469A JPS58106974A (en) 1981-12-18 1981-12-18 Picture display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56205469A JPS58106974A (en) 1981-12-18 1981-12-18 Picture display

Publications (2)

Publication Number Publication Date
JPS58106974A true JPS58106974A (en) 1983-06-25
JPS616587B2 JPS616587B2 (en) 1986-02-27

Family

ID=16507374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56205469A Granted JPS58106974A (en) 1981-12-18 1981-12-18 Picture display

Country Status (1)

Country Link
JP (1) JPS58106974A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS613580A (en) * 1984-06-15 1986-01-09 Matsushita Electric Ind Co Ltd image display device
JPS613581A (en) * 1984-06-15 1986-01-09 Matsushita Electric Ind Co Ltd Picture display device
JPS6190583A (en) * 1984-10-09 1986-05-08 Matsushita Electric Ind Co Ltd image display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181685U (en) * 1987-05-13 1988-11-24
JPH0270069U (en) * 1988-11-11 1990-05-28
JPH0270077U (en) * 1988-11-11 1990-05-28

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS613580A (en) * 1984-06-15 1986-01-09 Matsushita Electric Ind Co Ltd image display device
JPS613581A (en) * 1984-06-15 1986-01-09 Matsushita Electric Ind Co Ltd Picture display device
JPS6190583A (en) * 1984-10-09 1986-05-08 Matsushita Electric Ind Co Ltd image display device

Also Published As

Publication number Publication date
JPS616587B2 (en) 1986-02-27

Similar Documents

Publication Publication Date Title
JPS58106974A (en) Picture display
JPH0332175B2 (en)
JPS6228633B2 (en)
JPS6195683A (en) image display device
JPH023355B2 (en)
JPS644393B2 (en)
JPS58200679A (en) image display device
JPS644392B2 (en)
JPS644715B2 (en)
JPH0459743B2 (en)
JPS6227595B2 (en)
JP2543065B2 (en) Image display device
JPS646593B2 (en)
JPS5884580A (en) Picture display
JPS6227596B2 (en)
JPH0454432B2 (en)
JPH0524610B2 (en)
JPS6131671B2 (en)
JPH0213997B2 (en)
JPH0329234B2 (en)
JPH0434255B2 (en)
JPS6352834B2 (en)
JPS63206072A (en) image display device
JPH0252476B2 (en)
JPH0329233B2 (en)